JPH02237197A - 多層回路基板及びその製造方法並びにその用途 - Google Patents
多層回路基板及びその製造方法並びにその用途Info
- Publication number
- JPH02237197A JPH02237197A JP1056488A JP5648889A JPH02237197A JP H02237197 A JPH02237197 A JP H02237197A JP 1056488 A JP1056488 A JP 1056488A JP 5648889 A JP5648889 A JP 5648889A JP H02237197 A JPH02237197 A JP H02237197A
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit board
- multilayer circuit
- inner layer
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各層間の位置ずれが小さく、高精度の回路を
保持でき、高速信号伝送性、低消費電力の多層回路基板
，及びその多層回路基板の製造法、並びにその用途に関
する． 〔従来の技術〕 多層回路基板の製造方法としては、導体層と絶縁暦とを
順次に積層成形する方式が一般的である。
保持でき、高速信号伝送性、低消費電力の多層回路基板
，及びその多層回路基板の製造法、並びにその用途に関
する． 〔従来の技術〕 多層回路基板の製造方法としては、導体層と絶縁暦とを
順次に積層成形する方式が一般的である。
例えば、予め回路を形成した内層材を、接着層を介して
一括積層成形する方法がある。従来，内Ｍ材はガラスク
ロスなどの骨材に半硬化の樹脂を含浸塗工したプリプレ
グの上下に銅箔を重ねて積層成形した銅貼り積層板を銅
エッチングにより回路形成したものを用いている．また
、接着層にも前記のプリプレグを用いている． 内石材をプリプレグを介して積層成形する場合の問題点
は、積層成形時の圧力によりプリプレグ中の多量の含浸
樹脂が流動するために，各内層材間に位置ずれが生じ，
高精度の回路を保持した多層回路基板の提供がむずかし
いことである。
一括積層成形する方法がある。従来，内Ｍ材はガラスク
ロスなどの骨材に半硬化の樹脂を含浸塗工したプリプレ
グの上下に銅箔を重ねて積層成形した銅貼り積層板を銅
エッチングにより回路形成したものを用いている．また
、接着層にも前記のプリプレグを用いている． 内石材をプリプレグを介して積層成形する場合の問題点
は、積層成形時の圧力によりプリプレグ中の多量の含浸
樹脂が流動するために，各内層材間に位置ずれが生じ，
高精度の回路を保持した多層回路基板の提供がむずかし
いことである。
特に，回路の微細化（高アスベクト比化）に伴いこの解
決が求められている。この対策の一つとして，回路表面
の凹凸を、無電解めっき法を用いて平坦化した内層材を
、従来のプリプレグを介して、積層接着する手段が提案
されている。（特開昭６３ − ５３９９６号）。
決が求められている。この対策の一つとして，回路表面
の凹凸を、無電解めっき法を用いて平坦化した内層材を
、従来のプリプレグを介して、積層接着する手段が提案
されている。（特開昭６３ − ５３９９６号）。
該方法は、接着層として、プリプレグを用いるために、
各暦間の位置ずれについては、対応が充分なされている
とは言えない。
各暦間の位置ずれについては、対応が充分なされている
とは言えない。
上記の問題点の解決にはプリブレグの骨材として使用し
ているガラスクロスを薄くして、含浸樹脂量を減らすこ
と、あるいは補強効果のすぐれた新しい接着層材の開発
が必要となる．ガラスクロスの代替品として、ポリアミ
ド、ポリエステル、ポリイミドなどの有機繊維を用いた
新しい骨材がある。
ているガラスクロスを薄くして、含浸樹脂量を減らすこ
と、あるいは補強効果のすぐれた新しい接着層材の開発
が必要となる．ガラスクロスの代替品として、ポリアミ
ド、ポリエステル、ポリイミドなどの有機繊維を用いた
新しい骨材がある。
しかし，これらの骨材を用いたプリプレグを，接着層と
して用いても，各内層間の位置ずれの問題の解決はむず
かしい．ガラスクロスや有機繊維シートを用いた場合、
その中に含浸したワニスが積層接着時に流れ出し，その
ために位置ずれが起こりやすいためである。
して用いても，各内層間の位置ずれの問題の解決はむず
かしい．ガラスクロスや有機繊維シートを用いた場合、
その中に含浸したワニスが積層接着時に流れ出し，その
ために位置ずれが起こりやすいためである。
本発明の目的は、内層材を、積層接着時に位置ずれが零
または最小となるように工夫された接着暦を介して積層
接着することにより，各内層間の位置ずれの問題を解決
した多層回路基板を提供することにある，また、該多層
回路基板の製造方法を提供すること、および該製造方法
により得ら扛た多層回路基板の各種用途を提供すること
である。
または最小となるように工夫された接着暦を介して積層
接着することにより，各内層間の位置ずれの問題を解決
した多層回路基板を提供することにある，また、該多層
回路基板の製造方法を提供すること、および該製造方法
により得ら扛た多層回路基板の各種用途を提供すること
である。
本発明の目的は、少なくとも片面に非回路面と回路面が
平坦化された回路が形成された導体層を含む複数の内層
材と、該内層材間に配置され、ワニス不浸透性の有機物
質のフィルムと該フィルムの両面に塗布され積層成形温
度より低い溶融温度を有する有機接着剤とが積層接着さ
れてなることを特徴とする多層回路基板によって達成さ
れる。
平坦化された回路が形成された導体層を含む複数の内層
材と、該内層材間に配置され、ワニス不浸透性の有機物
質のフィルムと該フィルムの両面に塗布され積層成形温
度より低い溶融温度を有する有機接着剤とが積層接着さ
れてなることを特徴とする多層回路基板によって達成さ
れる。
また、本発明は少なくとも片面に非回路面と回路面が平
坦化された回路が形成された芯体層を含む複数の内層材
と、該内層材間に配置されたワニス不浸透性の有機物質
のフィルムあるいはシートを介して積層接着されてなる
多層回路基板の製造方法であって，該フィルムあるいは
シートが溶融温度が異なる有機物質で構成されてなるこ
とを特徴とする多層回路基板の製造方法を提供するもの
である． また、本発明はＬＳＩ素子を搭載してなるモ
ジュール基板、マイクロチップキャリア基板、ピングリ
ッドアレイ基板、あるいはこれら基板を複合的に組合せ
てなる大面積基板、あるいは又はこれら前記大面積基板
の少なくとも１個を用いることを特徴とする実装系を有
する計算機に関する。
坦化された回路が形成された芯体層を含む複数の内層材
と、該内層材間に配置されたワニス不浸透性の有機物質
のフィルムあるいはシートを介して積層接着されてなる
多層回路基板の製造方法であって，該フィルムあるいは
シートが溶融温度が異なる有機物質で構成されてなるこ
とを特徴とする多層回路基板の製造方法を提供するもの
である． また、本発明はＬＳＩ素子を搭載してなるモ
ジュール基板、マイクロチップキャリア基板、ピングリ
ッドアレイ基板、あるいはこれら基板を複合的に組合せ
てなる大面積基板、あるいは又はこれら前記大面積基板
の少なくとも１個を用いることを特徴とする実装系を有
する計算機に関する。
本発明の多層回路基板は、例えば、一般的には以下の手
段により，製造さわる。
段により，製造さわる。
まず、熱硬化性樹脂を主成分とした含浸用ワニスを作成
し、これをガラスクロスに含浸塗工，乾燥してプリプレ
グを得る。熱硬化性樹脂としては、エポキシ樹脂、フェ
ノール樹脂，ジアリル系樹脂、不飽和ポリエステル系樹
脂、ウレタン樹脂、付加反応型イミド系樹脂など公知の
熱硬化性樹脂を使用できる。更に、本発明の効果を高め
る上で、該熱硬化性樹脂の含フッ素化合物による変性、
あるいは置換、誘導した各種の含フッ素樹脂，あるいは
含フッ素化合物を添加した樹脂組成物の使用が有効であ
る。上記の含フッ素系化合物を含む樹脂系を用いると、
基板の低誘電率化が図れることから、信号伝送の高速化
に有効である。また、回路形成金属である銅，金，銀，
アルミニウム，鉄一ニッケル合金（４２７ロイ）などに
対する接看性の向上、引いては基板の耐湿性（吸水率，
透湿率の低減）の向上に効果がある。
し、これをガラスクロスに含浸塗工，乾燥してプリプレ
グを得る。熱硬化性樹脂としては、エポキシ樹脂、フェ
ノール樹脂，ジアリル系樹脂、不飽和ポリエステル系樹
脂、ウレタン樹脂、付加反応型イミド系樹脂など公知の
熱硬化性樹脂を使用できる。更に、本発明の効果を高め
る上で、該熱硬化性樹脂の含フッ素化合物による変性、
あるいは置換、誘導した各種の含フッ素樹脂，あるいは
含フッ素化合物を添加した樹脂組成物の使用が有効であ
る。上記の含フッ素系化合物を含む樹脂系を用いると、
基板の低誘電率化が図れることから、信号伝送の高速化
に有効である。また、回路形成金属である銅，金，銀，
アルミニウム，鉄一ニッケル合金（４２７ロイ）などに
対する接看性の向上、引いては基板の耐湿性（吸水率，
透湿率の低減）の向上に効果がある。
また、前記プリプレグの骨材は、ガラスクロスに限定さ
れるものではなく、ガラスマット、ガラスベーバー，ガ
ラス不織布、合成繊維クロス、合成繊維，熱硬化性フィ
ルム、ポリイミド，ボリアミド、ポリエステルなどの耐
熱性フィルムあるいはシート等が用いられる。
れるものではなく、ガラスマット、ガラスベーバー，ガ
ラス不織布、合成繊維クロス、合成繊維，熱硬化性フィ
ルム、ポリイミド，ボリアミド、ポリエステルなどの耐
熱性フィルムあるいはシート等が用いられる。
次に，上記で得たプリプレグを必要枚数重ねて，プレス
により積層成形し、絶縁基板を得る。該絶縁基板の所定
の箇所を穴明けしてスルホール部分を形成する。さらに
，触媒、レジスト，銅等との接着性を向上させるために
，クロム酸，硫酸，Ｗ１素プラズマ等により、基板表面
の粗化を行なう。
により積層成形し、絶縁基板を得る。該絶縁基板の所定
の箇所を穴明けしてスルホール部分を形成する。さらに
，触媒、レジスト，銅等との接着性を向上させるために
，クロム酸，硫酸，Ｗ１素プラズマ等により、基板表面
の粗化を行なう。
次に、粗化した基板表面に、パラジウム系等のめつき触
媒を付与した後，レジストを塗布し、回路を形成する．
回路形成された凹部に、レジストからなる絶縁部分と同
じ高さまで無電解銅めっきし，基板表面を平坦化して、
内層材を得る。また，レジストの比誘電率が、大きい場
合には、従来通りレジストを除去後，比誘電率の小さい
熱硬化性ワニスを塗布することにより平坦基板を得るこ
ともできる。その他、平坦基板の作成方法としては、回
路転写法、導体析出形成法等がある。
媒を付与した後，レジストを塗布し、回路を形成する．
回路形成された凹部に、レジストからなる絶縁部分と同
じ高さまで無電解銅めっきし，基板表面を平坦化して、
内層材を得る。また，レジストの比誘電率が、大きい場
合には、従来通りレジストを除去後，比誘電率の小さい
熱硬化性ワニスを塗布することにより平坦基板を得るこ
ともできる。その他、平坦基板の作成方法としては、回
路転写法、導体析出形成法等がある。
次に、前記で得た内層材を必要枚数重ね、その各内層材
間の両面に接着剤層を有する有機物質で構成されてなる
フィルムあるいはシートを介して、所定の圧力下で積層
成形することにより本発明の目的とする多層回路基板を
得る。
間の両面に接着剤層を有する有機物質で構成されてなる
フィルムあるいはシートを介して、所定の圧力下で積層
成形することにより本発明の目的とする多層回路基板を
得る。
前記フィルムあるいはシートとは、例えば積層成形温度
より高い溶融温度を有する有機物質の両面に積層成形温
度より低い溶融温度を有する接着剤を配置してなるもの
である。該フィルムあるいはシートを構成する有機物質
は，熱硬化性樹脂、熱可塑性樹脂の公知の組合せがある
。
より高い溶融温度を有する有機物質の両面に積層成形温
度より低い溶融温度を有する接着剤を配置してなるもの
である。該フィルムあるいはシートを構成する有機物質
は，熱硬化性樹脂、熱可塑性樹脂の公知の組合せがある
。
例えば、熱硬化性樹脂としては、エポキシ樹脂、フェノ
ール樹脂、ウレタン樹脂、不飽和ポリエステル樹脂，付
加反応型イミド樹脂、メラミン樹脂、尿素樹脂，シリコ
ーン樹脂などがある。また、熱可塑性樹脂とは、ポリエ
ステル、ボリアミド、ポリフルオロカーボン、ポリエー
テル、ポリフエノキシ、ポリブチラール、ポリイソブチ
レン、ポリブタジエンなどがあり、該ボリマの混合物、
あるいは変性物を用いることができる． 本発明において、該接着シートを構成する有機物質とし
て、積層成形温度より高い溶融温度を有する有機フィル
ムあるいはシートの両面には、内層材と接着性が付与で
きる程度の厚さの接着剤層を形成する。その接着剤層は
積層成形温度より低い溶融温度を有するワニスなとで、
塗布又はラミネート法などで形成される． 接着剤層の厚さは２０μｍ以下、特に５〜１０μｍであ
ることがよい。厚さが２０μｍ以上になると、積層成形
時の圧力により樹脂の溶融に伴なう流動により，各内層
材間にずれが生ずる恐れがある。
ール樹脂、ウレタン樹脂、不飽和ポリエステル樹脂，付
加反応型イミド樹脂、メラミン樹脂、尿素樹脂，シリコ
ーン樹脂などがある。また、熱可塑性樹脂とは、ポリエ
ステル、ボリアミド、ポリフルオロカーボン、ポリエー
テル、ポリフエノキシ、ポリブチラール、ポリイソブチ
レン、ポリブタジエンなどがあり、該ボリマの混合物、
あるいは変性物を用いることができる． 本発明において、該接着シートを構成する有機物質とし
て、積層成形温度より高い溶融温度を有する有機フィル
ムあるいはシートの両面には、内層材と接着性が付与で
きる程度の厚さの接着剤層を形成する。その接着剤層は
積層成形温度より低い溶融温度を有するワニスなとで、
塗布又はラミネート法などで形成される． 接着剤層の厚さは２０μｍ以下、特に５〜１０μｍであ
ることがよい。厚さが２０μｍ以上になると、積層成形
時の圧力により樹脂の溶融に伴なう流動により，各内層
材間にずれが生ずる恐れがある。
本発明においては、積層成形温度より高い溶融温度を有
するフィルムあるいはシートは，絶縁効果、機械強度の
補強効果を達成できる程度の厚さを有するものであれば
よい。
するフィルムあるいはシートは，絶縁効果、機械強度の
補強効果を達成できる程度の厚さを有するものであれば
よい。
また，該フィルムあるいはシートには、その両面に配置
される接着層との結合を高めるために、適宜、適当な箇
所に，適当な数の穴をあけ、フィルムあるいはシートの
両面で接着剤層が結合したものを用いることもできる。
される接着層との結合を高めるために、適宜、適当な箇
所に，適当な数の穴をあけ、フィルムあるいはシートの
両面で接着剤層が結合したものを用いることもできる。
本発明で用いるフィルムあるいはシートの属性としては
，積層成形時の加工によって厚さが本質的に変らないも
のであること、低誘電率多層板とするため有機物である
こと、厚さが約２０μｍ以下であることなどが挙げられ
る。
，積層成形時の加工によって厚さが本質的に変らないも
のであること、低誘電率多層板とするため有機物である
こと、厚さが約２０μｍ以下であることなどが挙げられ
る。
また、本発明のフィルムあるいはシートは，隣接する内
層材の回路間の絶縁を確保する骨材の役割がある．積層
成形時に流動する接着剤のみからなるフィルムあるいは
シートを用いると，隣接する内層材の回路間が短絡する
恐れがある。
層材の回路間の絶縁を確保する骨材の役割がある．積層
成形時に流動する接着剤のみからなるフィルムあるいは
シートを用いると，隣接する内層材の回路間が短絡する
恐れがある。
また、本発明の多層回路基板は，接着層用フィルムある
いはシート材料として、前記の熱硬化性樹脂、熱可塑性
樹脂に、各種の含フッ素系化合物を配合した組成物、あ
るいは含フッ素系樹脂を用いることにより，接着剤付フ
ィルムあるいはシートの比誘電率を３．０ 以下にする
ことができ、基板の信号伝送の高速化が可能となる．ま
た、フィルムあるいはシートの吸水率を０．５ ％以下
にすることができ，多層回路基板の回路の腐食防止、高
温高温状態での電気絶縁特性の低下の防止が計れる。
いはシート材料として、前記の熱硬化性樹脂、熱可塑性
樹脂に、各種の含フッ素系化合物を配合した組成物、あ
るいは含フッ素系樹脂を用いることにより，接着剤付フ
ィルムあるいはシートの比誘電率を３．０ 以下にする
ことができ、基板の信号伝送の高速化が可能となる．ま
た、フィルムあるいはシートの吸水率を０．５ ％以下
にすることができ，多層回路基板の回路の腐食防止、高
温高温状態での電気絶縁特性の低下の防止が計れる。
また、本発明の製造法により提供される多層回路基板は
、薄板化が達成できるために、特性インピーダンスを６
０Ω以下にすることができる．〔作用〕 本発明の多層回路基板において，必須の構成である接着
層の特徴の一つは、接着剤層を具えたフィルムあるいは
シートの中央部が積層成形温度以上の融点を有する有機
物質であるために、各層間の絶紳部分を確実に形成でき
ることである。また，フィルムあるいはシートの両面が
積層成形温度以下の融点を有する有機物であるために２
０ｋｇｆ／ｄ以下の比較的低圧で内層材を簡単に積層接
着できることである。
、薄板化が達成できるために、特性インピーダンスを６
０Ω以下にすることができる．〔作用〕 本発明の多層回路基板において，必須の構成である接着
層の特徴の一つは、接着剤層を具えたフィルムあるいは
シートの中央部が積層成形温度以上の融点を有する有機
物質であるために、各層間の絶紳部分を確実に形成でき
ることである。また，フィルムあるいはシートの両面が
積層成形温度以下の融点を有する有機物であるために２
０ｋｇｆ／ｄ以下の比較的低圧で内層材を簡単に積層接
着できることである。
特に、本発明において重要なことは接着剤の役目をする
積層温度以下の融点を有する有機物暦の厚さを極めて薄
くできる点にある． このために成形時の樹脂の流動による内層材の移動を小
さくでき、各内層間の位置ずれを最小限に抑えることが
可能となった。
積層温度以下の融点を有する有機物暦の厚さを極めて薄
くできる点にある． このために成形時の樹脂の流動による内層材の移動を小
さくでき、各内層間の位置ずれを最小限に抑えることが
可能となった。
次に、実施例により本発明をさらに具体的に説明するが
、本発明はこれらの実施例に限定されるものではない。
、本発明はこれらの実施例に限定されるものではない。
実施例１
内層材の作成
３，３′−ジメチル−４，４′−ジシアナミドフエニル
メタン１００重量部をメチルエチルケトン１００重量部
に溶解し、６０〜８０℃で６０分間のプレポリマ化反応
を進めたワニスを作成した。
メタン１００重量部をメチルエチルケトン１００重量部
に溶解し、６０〜８０℃で６０分間のプレポリマ化反応
を進めたワニスを作成した。
得られたワニスを石英ガラスクロス（ステイーブン入社
製、厚さ５０μｍ）に含浸塗工し、１５０℃、１０分間
恒温空気中で乾燥し、タックフリーのプリプレグを得た
。次に得られたブリプレグ１枚をプレス中で圧力３０ｋ
ｇｆ／ａＪ、温度２００’Ｃで１時間で硬化反応させて
絶縁基板（第１図，４）を得た。次に所定の箇所を穴あ
けした基板の表面をクロム酸、硫酸等で粗化し、パラジ
ウム系メッキ触媒を付与した．この基板にポリ（メチル
α−トリフルオ口メチルアクリレート）を主成分とする
永久レジストを用いて回路（第１図，５）を形成し、そ
の凹部分に７デイテイブ法により無電解めっき（第１図
，３）を施し、表面が平坦な内層材（第１図，２）を得
た。
製、厚さ５０μｍ）に含浸塗工し、１５０℃、１０分間
恒温空気中で乾燥し、タックフリーのプリプレグを得た
。次に得られたブリプレグ１枚をプレス中で圧力３０ｋ
ｇｆ／ａＪ、温度２００’Ｃで１時間で硬化反応させて
絶縁基板（第１図，４）を得た。次に所定の箇所を穴あ
けした基板の表面をクロム酸、硫酸等で粗化し、パラジ
ウム系メッキ触媒を付与した．この基板にポリ（メチル
α−トリフルオ口メチルアクリレート）を主成分とする
永久レジストを用いて回路（第１図，５）を形成し、そ
の凹部分に７デイテイブ法により無電解めっき（第１図
，３）を施し、表面が平坦な内層材（第１図，２）を得
た。
多層回路基板の作成
上記により得られた内層材を１０枚と、その各層間に接
着層としてポリイミドフィルム（厚さ１０μｍ，第１図
，１−ａ）の両面に含フッ素系ボリマからなる層（テト
ラフルオ口エチレンとへキサフルオ口プロピレン共重合
体の誘導体、厚さ上下各５μｍ。第１図，１−ｂ）を塗
布したフィルムを用いて２５０℃で１時間、圧力１０ｋ
ｇｆ／ｄ、で多層化接着成形し目的の多層回路基板（第
１図，縦断面図）を得た． 実施例２ ３，３′−ジメチル−４，４′−ジシアナミドフエニル
メタン５０重量部と、３，３′−ビス（トリフルオロメ
チル）−４．４’ −ジシアナミドフエニルメタン５０
重量部をＮ，Ｎ−ジメチルホルムアミド１００重量部に
溶解し、１００℃で６０分間のプレボリマ化反応を進め
たワニスを作成した６得られたワニスを石英ガラスクロ
ス（ステイーブン入社製，厚さ５０μｍ）に含浸塗工し
、１７０℃で、１０分間恒温空気中で乾燥し、タックフ
リーのプリプレグを得た。次に，得られたプリプレグ１
枚をプレス中で圧力３０ｋｇｆ／ａＪ、温度２００℃で
１時間で硬化反応させて絶縁基板を得た。次に実施例１
と同様に穴あけ、表面粗化、めっき触媒を付与した基板
にエポキシ系レジスト（チバガイギー社製、プロビマー
）を永久レジストとして用い回路を形成し、その凹部分
にアデイテイブ法により無電解めっきを施し、表面平滑
な内層材を得た。得られた内層材を１０枚と、その各層
間に接着シートとしてポリアミドイミド（厚さ３μｍ）
の両面に含フッ素系ポリマからなる層（テトラフルオロ
エチレンとヘキサフルオ口ブタジエン共重合物の誘導体
、厚さ上下各１０μｍ）を塗布したフィルムを用いて２
５０”Ｃで１時間、圧力２０ｋｇｆ／ａＪで多層化接着
し、目的の多層回路基板を得た． 実施例３ １，１，１，３，３，３−ヘキサフルオロ−２，２−ビ
ス［４（４−マレイミドフエノキシ）フエニルコプロパ
ン５０重量部とボリ［ （２，３，５．６−テトラブル
オロー４−ビニル）フエニルメタクリレート］５０重量
部をＮ，Ｎ−ジメチルホルムアミド１００重量部に溶解
し、１００℃で９０分間のプレポリマ化反応を進め，冷
却後硬化剤として２，５−ジメチル−２，５−ジ（ｔ−
ブチルパーオキシ）ヘキシン−３を０．５重量部添加し
ワニスを作成した。得られたワニスをポリアラミドクロ
ス（旭シエーベル社製、厚さ５０μｍ）に含浸塗工し，
１７０℃，１０分間恒温空気中で乾燥し、タックフリー
のプリプレグを得た。次に得られたプリプレグ１枚をプ
レス中で圧力２０ｋｇｆ／ｄ、温度２００℃で２時間の
条件で硬化反応させて絶縁基板を得た，次に実施例１と
同様に穴あけ、表面粗化、めっき触媒を付与した基板に
環化ボリブタジエンとポリ（ｐ−ビニルブロモフエニル
メタクリレート）の共重合体を主成分とする永久レジス
トを用いて回路を形成し、その凹部分に無電解めっきを
施し、表面平滑な内層材を得た。
着層としてポリイミドフィルム（厚さ１０μｍ，第１図
，１−ａ）の両面に含フッ素系ボリマからなる層（テト
ラフルオ口エチレンとへキサフルオ口プロピレン共重合
体の誘導体、厚さ上下各５μｍ。第１図，１−ｂ）を塗
布したフィルムを用いて２５０℃で１時間、圧力１０ｋ
ｇｆ／ｄ、で多層化接着成形し目的の多層回路基板（第
１図，縦断面図）を得た． 実施例２ ３，３′−ジメチル−４，４′−ジシアナミドフエニル
メタン５０重量部と、３，３′−ビス（トリフルオロメ
チル）−４．４’ −ジシアナミドフエニルメタン５０
重量部をＮ，Ｎ−ジメチルホルムアミド１００重量部に
溶解し、１００℃で６０分間のプレボリマ化反応を進め
たワニスを作成した６得られたワニスを石英ガラスクロ
ス（ステイーブン入社製，厚さ５０μｍ）に含浸塗工し
、１７０℃で、１０分間恒温空気中で乾燥し、タックフ
リーのプリプレグを得た。次に，得られたプリプレグ１
枚をプレス中で圧力３０ｋｇｆ／ａＪ、温度２００℃で
１時間で硬化反応させて絶縁基板を得た。次に実施例１
と同様に穴あけ、表面粗化、めっき触媒を付与した基板
にエポキシ系レジスト（チバガイギー社製、プロビマー
）を永久レジストとして用い回路を形成し、その凹部分
にアデイテイブ法により無電解めっきを施し、表面平滑
な内層材を得た。得られた内層材を１０枚と、その各層
間に接着シートとしてポリアミドイミド（厚さ３μｍ）
の両面に含フッ素系ポリマからなる層（テトラフルオロ
エチレンとヘキサフルオ口ブタジエン共重合物の誘導体
、厚さ上下各１０μｍ）を塗布したフィルムを用いて２
５０”Ｃで１時間、圧力２０ｋｇｆ／ａＪで多層化接着
し、目的の多層回路基板を得た． 実施例３ １，１，１，３，３，３−ヘキサフルオロ−２，２−ビ
ス［４（４−マレイミドフエノキシ）フエニルコプロパ
ン５０重量部とボリ［ （２，３，５．６−テトラブル
オロー４−ビニル）フエニルメタクリレート］５０重量
部をＮ，Ｎ−ジメチルホルムアミド１００重量部に溶解
し、１００℃で９０分間のプレポリマ化反応を進め，冷
却後硬化剤として２，５−ジメチル−２，５−ジ（ｔ−
ブチルパーオキシ）ヘキシン−３を０．５重量部添加し
ワニスを作成した。得られたワニスをポリアラミドクロ
ス（旭シエーベル社製、厚さ５０μｍ）に含浸塗工し，
１７０℃，１０分間恒温空気中で乾燥し、タックフリー
のプリプレグを得た。次に得られたプリプレグ１枚をプ
レス中で圧力２０ｋｇｆ／ｄ、温度２００℃で２時間の
条件で硬化反応させて絶縁基板を得た，次に実施例１と
同様に穴あけ、表面粗化、めっき触媒を付与した基板に
環化ボリブタジエンとポリ（ｐ−ビニルブロモフエニル
メタクリレート）の共重合体を主成分とする永久レジス
トを用いて回路を形成し、その凹部分に無電解めっきを
施し、表面平滑な内層材を得た。
得られた内層材を１０枚と、その各層間に接着暦として
ポリイミド（厚さ８μｍ）の両面に含フッ素系ポリマか
らなる層（ペンタフルオロスチレンとジビニルベンゼン
との共重合体プレボリマ、厚さ上下各５μｍ）を塗布し
たフィルムを用いて２２０℃で１時間、圧力１５ｋｇｆ
／ａＪで多層化接着し、目的の多層回路基板を得た。
ポリイミド（厚さ８μｍ）の両面に含フッ素系ポリマか
らなる層（ペンタフルオロスチレンとジビニルベンゼン
との共重合体プレボリマ、厚さ上下各５μｍ）を塗布し
たフィルムを用いて２２０℃で１時間、圧力１５ｋｇｆ
／ａＪで多層化接着し、目的の多層回路基板を得た。
実施例４
ペンタフルオロスチレンとヘキサフルオ口ブタジエンの
共重合体プレポリマ１００重量部をメチルイソブチルケ
トン１００重量部に溶解し、硬化剤としてジクミルパー
オキシド１重量部を添加しワニスを作成した。得られた
ワニスをポリイミドフィルム（宇部興産社製、厚さ４０
μｍ）に塗工し、１５０℃、１５分間恒温空気中で乾燥
し、タックフリーのプリプレグを得た。次に得られたブ
リプレグ１枚をプレス中で圧力１５ｋｇｆ／ｃｄ、温度
１８０℃で１時間の条件で硬化反応させて絶縁基板を得
た。次に実施例１と同様に穴あけ、表面粗化、めっき触
媒を付与した基板に感光性ポリイミド系レジストを用い
て回路を形成した。その後、レジストを除去し凹凸部を
ペンタフルオロチレンと４−ビニル−２，５−プロモフ
エニルメタクリレートとの共重合体を主成分とする熱硬
化性ブレポリマを塗布用ワニスとして用い、加熱硬化（
２００℃、１時間）により凹凸部を埋め込んで表面平滑
な内層材を得た。得られた内層材を１０枚と、その各層
間に接着層としてテトラフルオ口ジビニルベンゼンの硬
化物フィルム（厚さ５μｍ）の両面に含フッ素接着層（
ペンタフルオロスチレンとテトラフルオラビニルベンゼ
ンとの共重合プレポリマ、厚さ上下各５μｍ）を塗布し
たフィルムを用いて２００℃で１時間，圧力８ｋｇｆ／
ｃｏｔで多層化接着し、目的の多層回路基板を得た。
共重合体プレポリマ１００重量部をメチルイソブチルケ
トン１００重量部に溶解し、硬化剤としてジクミルパー
オキシド１重量部を添加しワニスを作成した。得られた
ワニスをポリイミドフィルム（宇部興産社製、厚さ４０
μｍ）に塗工し、１５０℃、１５分間恒温空気中で乾燥
し、タックフリーのプリプレグを得た。次に得られたブ
リプレグ１枚をプレス中で圧力１５ｋｇｆ／ｃｄ、温度
１８０℃で１時間の条件で硬化反応させて絶縁基板を得
た。次に実施例１と同様に穴あけ、表面粗化、めっき触
媒を付与した基板に感光性ポリイミド系レジストを用い
て回路を形成した。その後、レジストを除去し凹凸部を
ペンタフルオロチレンと４−ビニル−２，５−プロモフ
エニルメタクリレートとの共重合体を主成分とする熱硬
化性ブレポリマを塗布用ワニスとして用い、加熱硬化（
２００℃、１時間）により凹凸部を埋め込んで表面平滑
な内層材を得た。得られた内層材を１０枚と、その各層
間に接着層としてテトラフルオ口ジビニルベンゼンの硬
化物フィルム（厚さ５μｍ）の両面に含フッ素接着層（
ペンタフルオロスチレンとテトラフルオラビニルベンゼ
ンとの共重合プレポリマ、厚さ上下各５μｍ）を塗布し
たフィルムを用いて２００℃で１時間，圧力８ｋｇｆ／
ｃｏｔで多層化接着し、目的の多層回路基板を得た。
比較例１
実施例１で得た内層材１０枚とその各層間に接着層とし
て実施例１の内層材用のプリプレグ（５０μｍ厚さ）１
枚を用いて３０ｋｇｆ／ａｄ、２００゜Ｃ、１時間の条
件で多層化接着し多廖回路基板を得た。
て実施例１の内層材用のプリプレグ（５０μｍ厚さ）１
枚を用いて３０ｋｇｆ／ａｄ、２００゜Ｃ、１時間の条
件で多層化接着し多廖回路基板を得た。
実施例及び比較例で得られた多層回路基板の眉間のずれ
量，絶縁層厚、比誘電率等を第１表に示す。またこの時
の特性インピーダンス、伝送遅延時間を次式を用いて計
算した結果も併せて第１表に示す。
量，絶縁層厚、比誘電率等を第１表に示す。またこの時
の特性インピーダンス、伝送遅延時間を次式を用いて計
算した結果も併せて第１表に示す。
・特性インピーダンスＺ。（Ω）
・伝送遅延時間Ｔｉ（ｎｓ／ｍ）
Ｔ＋＋＝３．３４Ｘムコ下
ここで５ ｒはＭＡ縁層の比誘電率、ｈは絶縁層の厚さ
（μｍ） 、ｗ，ｔはそれぞれ信号配線の幅，厚さであ
る。今回ｗ，ｔはそれぞれ５０．３０μｍで計算した。
（μｍ） 、ｗ，ｔはそれぞれ信号配線の幅，厚さであ
る。今回ｗ，ｔはそれぞれ５０．３０μｍで計算した。
（配線のアスペクト比ｔ ／ ｗ ＝０．６０）
第１表に示すように，実施例はガラスクロス入りのプリ
ブレグを接着層として用いた比較例に比べ、低圧で多層
化接着が可能なため得られる多層基板の層間のずれ量が
大幅に改良できた。また本発明の多層回路基板は、低誘
電率化と同時に絶縁層を薄くすることができ、特性イン
ピーダンスを５５Ω前後と小さく保ったまま伝送遅延時
間を５．５ｎｓ／ｍｓ以下と低減することができ、信号
伝送に関して効率よく高速化が可能である．実施例５ 実施例１により得られる多層基板にＬＳＩチップを搭載
してピングリッドアレイ用多層基板を作製した．この基
板は６層構造から成り，それぞれ表面層，電源供給暦，
及び信号層を各２層ずつ有する。
ブレグを接着層として用いた比較例に比べ、低圧で多層
化接着が可能なため得られる多層基板の層間のずれ量が
大幅に改良できた。また本発明の多層回路基板は、低誘
電率化と同時に絶縁層を薄くすることができ、特性イン
ピーダンスを５５Ω前後と小さく保ったまま伝送遅延時
間を５．５ｎｓ／ｍｓ以下と低減することができ、信号
伝送に関して効率よく高速化が可能である．実施例５ 実施例１により得られる多層基板にＬＳＩチップを搭載
してピングリッドアレイ用多層基板を作製した．この基
板は６層構造から成り，それぞれ表面層，電源供給暦，
及び信号層を各２層ずつ有する。
実施例６
実施例１により得られる多層基板を用いてＬＳＩチップ
を搭載するマイクロチップキャリア多層基板を作製した
．この基板は６層構造から成り、それぞれ表面層、電源
供給層、及び信号層を各２Ｎずつ有する。
を搭載するマイクロチップキャリア多層基板を作製した
．この基板は６層構造から成り、それぞれ表面層、電源
供給層、及び信号層を各２Ｎずつ有する。
実施例７
実施例２より得られる多層基板を用いて実施例６により
得られたマイクロチップキャリア多潜基板を搭載するモ
ジュール基板を作成した．この基板は表面層２層，電源
！１０ｆｆｉ，信号層１６層，拡大層８層から成３６暦
構造を有する．またこの基板は上記マイクロチップキャ
リア多層基板を８１個（９Ｘ９）搭載することができる
．実施例８ 実施例３より得られる多層回路基板を用いて実施例７に
より得られたモジュール基板を搭載する大面積基板を作
製した．この基板は表面層２Ｎ、電源層２０層、信号Ｎ
２４層，拡大Ｎ８Ｎから成る５４層構造を有する．また
、この基板は上記モジュール基板を６４個（８Ｘ８）搭
載することができる． 実施例９ 実施例４より得られる多層基板を用いて実施例７より得
られたモジュール基板を搭載する大面積基板を作製した
。この基板は表面層２層，電源層１６層，信号層２０層
，拡大層８層から成る４６Ｋ構造する．またこの基板は
上記モジュール基板を３６個（６Ｘ６）搭載することが
できる．実施例１〜実施例４により得られた多層回路基
板の縦断面図を第１図に示した．また、実施例７及び実
施例８により得られたモジュール基板，大面積基板の実
装構造を第２図に、またマイクロチップキャリア基板の
実施例を第３図に示した．本発明により、ＩＭＡａ暦が
低誘電率で，特性インピーダンスの低い電気特性を有し
，高速信号伝送と消費電力の低減が図れた多層回路基板
を比較的短時間で簡単に製造することができる．また、
高アスペクト比の微細回路を眉間の位置ずれの殆どない
状態で精度よく高多層化が可能である．本発明の製造法
により得られた多層基板は、ＬＳＩチップを直接搭載す
るモジュール基板，マイクロチップキャリア基板、ピン
グリッドアレイ基板、大面積大型基板に適用することが
可能である。
得られたマイクロチップキャリア多潜基板を搭載するモ
ジュール基板を作成した．この基板は表面層２層，電源
！１０ｆｆｉ，信号層１６層，拡大層８層から成３６暦
構造を有する．またこの基板は上記マイクロチップキャ
リア多層基板を８１個（９Ｘ９）搭載することができる
．実施例８ 実施例３より得られる多層回路基板を用いて実施例７に
より得られたモジュール基板を搭載する大面積基板を作
製した．この基板は表面層２Ｎ、電源層２０層、信号Ｎ
２４層，拡大Ｎ８Ｎから成る５４層構造を有する．また
、この基板は上記モジュール基板を６４個（８Ｘ８）搭
載することができる． 実施例９ 実施例４より得られる多層基板を用いて実施例７より得
られたモジュール基板を搭載する大面積基板を作製した
。この基板は表面層２層，電源層１６層，信号層２０層
，拡大層８層から成る４６Ｋ構造する．またこの基板は
上記モジュール基板を３６個（６Ｘ６）搭載することが
できる．実施例１〜実施例４により得られた多層回路基
板の縦断面図を第１図に示した．また、実施例７及び実
施例８により得られたモジュール基板，大面積基板の実
装構造を第２図に、またマイクロチップキャリア基板の
実施例を第３図に示した．本発明により、ＩＭＡａ暦が
低誘電率で，特性インピーダンスの低い電気特性を有し
，高速信号伝送と消費電力の低減が図れた多層回路基板
を比較的短時間で簡単に製造することができる．また、
高アスペクト比の微細回路を眉間の位置ずれの殆どない
状態で精度よく高多層化が可能である．本発明の製造法
により得られた多層基板は、ＬＳＩチップを直接搭載す
るモジュール基板，マイクロチップキャリア基板、ピン
グリッドアレイ基板、大面積大型基板に適用することが
可能である。
これら本発明による各種の高密度高基板を実装系に適用
することにより、比較的小型で、超高速演算処理の性能
を有し．かつ消費電力の小さい計算機の開発が可能とな
る． 〔発明の効果Ｊ 本発明によれば、少なくとも片面に回路が形成された導
体層を含む内層材を、ワニス不浸透性の有機物質のフィ
ルムの両面に積層成形温度より低い融点を有する接着剤
を配置してなる接着用フィルムを介して積層接着成形す
る製造法により，各層間のずれが殆どない多層回路基板
を提供できる．また、本発明の多層回路基板は、ＬＳＩ
チップを直接搭載するモジュール基板、マイクロチップ
キャリア基板、ビングリッドアレイ基板，大面積大型基
板に適用することが可能である。
することにより、比較的小型で、超高速演算処理の性能
を有し．かつ消費電力の小さい計算機の開発が可能とな
る． 〔発明の効果Ｊ 本発明によれば、少なくとも片面に回路が形成された導
体層を含む内層材を、ワニス不浸透性の有機物質のフィ
ルムの両面に積層成形温度より低い融点を有する接着剤
を配置してなる接着用フィルムを介して積層接着成形す
る製造法により，各層間のずれが殆どない多層回路基板
を提供できる．また、本発明の多層回路基板は、ＬＳＩ
チップを直接搭載するモジュール基板、マイクロチップ
キャリア基板、ビングリッドアレイ基板，大面積大型基
板に適用することが可能である。
これら各種の高密度高多層基板を実装系に適用すること
により、比較的小型で，超高速演算処理の性能を有し、
かつ消費電力の小さい計算機の開発が可能となる．
により、比較的小型で，超高速演算処理の性能を有し、
かつ消費電力の小さい計算機の開発が可能となる．
第１図は、本発明の多層回路基板の縦断面図である。第
２図および第３図は、本発明の多層回路基板の用途であ
る大面積基板，モジュール基板，マイクロチップキャリ
ア基板の実装構成図である。 １・・・接着層フィルム，１−ａ・・・高融点材料、１
一ｂ・・・低融点材料、２・・・内層材、３・・・導体
部，４・・・基材部、５・・・レジスト部、６・・・ス
ルホールめっき部、７・・・スルホール． ６・・・スルーホールめっき部 ７川スルーホール
２図および第３図は、本発明の多層回路基板の用途であ
る大面積基板，モジュール基板，マイクロチップキャリ
ア基板の実装構成図である。 １・・・接着層フィルム，１−ａ・・・高融点材料、１
一ｂ・・・低融点材料、２・・・内層材、３・・・導体
部，４・・・基材部、５・・・レジスト部、６・・・ス
ルホールめっき部、７・・・スルホール． ６・・・スルーホールめっき部 ７川スルーホール
Claims (11)
- １．少なくとも片面に非回路面と回路面が実質的に平坦
化された導体層を有する絶縁基板を含む複数の内層材と
、該内層材間に配置され、ワニス不浸透性の有機物質の
フィルムと該フィルムの両面に塗布され積層成形温度よ
り低い溶融温度を有する接着剤とが積層接着されてなる
ことを特徴とする多層回路基板。 - ２．少なくとも片面に非回路面と回路面が平坦化された
導体層を有する絶縁基板を含む複数の内層材と、該内層
材間に配置され、接着剤を両面に配置したワニス浸透性
有機物シートとが積層接着されてなることを特徴とする
多層回路基板。 - ３．少なくとも片面に非回路面と回路面が実質的に平坦
化された導体層を有する絶縁基板を含む複数の内層材と
、該内層材間に配置され、ワニス不浸透性の有機物質の
フィルムと該フィルムの両面に配置される積層成形温度
より低い溶融温度を有する接着剤とが積層接着されてな
る多層回路基板の特性インピーダンスが６０Ω以下であ
ることを特徴とする多層回路基板。 - ４．少なくとも片面に非回路面と回路面が実質的に平坦
化された導体層を有する絶縁基板を含む複数の内層材と
、ワニス不浸透性の有機物質のフィルムを介して積層接
着してなる多層回路基板の製造方法であつて、該フィル
ムの両面に形成した接着剤層を加熱溶融して積層接着し
たことを特徴とする多層回路基板の製造方法。 - ５．少なくとも片面に非回路面と回路面が実質的に平坦
化された導体層を有する絶縁基板を含む複数の内層材と
、該内層材間に配置され、積層接着工程で接着剤の流動
により各内層材の間でずれが生じない量の接着剤を両面
に配置した基材とを積層接着してなることを特徴とする
多層回路基板の製造方法。 - ６．少なくとも片面に非回路面と回路面が実質的に平坦
化された回路が形成された導体層を含む複数の内層材と
、該内層材間に配置されたワニス不浸透性の有機物質の
フィルムを介して積層接着してなる多層回路基板の製造
方法であつて、該フィルムは積層接着温度より高い溶融
温度を有し、その両面に積層接着温度より低い溶融温度
を有する接着層を形成してなることを特徴とする多層回
路基板の製造方法。 - ７．請求項第６項記載のフィルムが、積層接着温度より
高い溶融温度を有する有機物質の両面に、積層接着温度
より低い溶融温度を有する有機物質を配置してなる三層
構造を有し、積層接着温度より低い溶融温度を有する有
機物質の厚さが１０μｍ以下の接着剤であることを特徴
とする多層回路基板の製造方法。 - ８．請求項第４項，請求項第５項，請求項第６項に記載
の内層材、フィルムが少なくとも含フッ素系化合物を含
む熱硬化性樹脂で形成されてなることを特徴とする多層
回路基板の製造方法。 - ９．請求項第１項，請求項第２項，請求項第３項記載の
多層回路基板に、少なくともＬＳＩ素子を搭載してなる
ことを特徴とするモジュール基板。 - １０．請求項第１項，請求項第２項，請求項第３項記載
の多層回路基板に、少なくともＬＳＩ素子を搭載してな
ることを特徴とするマイクロチップキャリア基板。 - １１．請求項第１項，請求項第２項，請求項第３項記載
の多層回路基板に、少なくともＬＳＩ素子を搭載してな
ることを特徴とするピングリッドアレイ基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056488A JPH02237197A (ja) | 1989-03-10 | 1989-03-10 | 多層回路基板及びその製造方法並びにその用途 |
| US07/489,549 US5065285A (en) | 1989-03-10 | 1990-03-07 | Multi-layer circuit board, method of manufacturing the same and application thereof |
| DE4007558A DE4007558A1 (de) | 1989-03-10 | 1990-03-09 | Mehrschicht-schaltungsplatte, methode zur herstellung derselben und ihre anwendungsmoeglichkeit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056488A JPH02237197A (ja) | 1989-03-10 | 1989-03-10 | 多層回路基板及びその製造方法並びにその用途 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237197A true JPH02237197A (ja) | 1990-09-19 |
Family
ID=13028483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056488A Pending JPH02237197A (ja) | 1989-03-10 | 1989-03-10 | 多層回路基板及びその製造方法並びにその用途 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5065285A (ja) |
| JP (1) | JPH02237197A (ja) |
| DE (1) | DE4007558A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246750A (ja) * | 2001-02-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW210422B (ja) * | 1991-06-04 | 1993-08-01 | Akzo Nv | |
| WO1994005140A1 (en) * | 1992-08-13 | 1994-03-03 | Akzo Nobel N.V. | Method of manufacturing a multilayer printed wire board |
| US5719354A (en) * | 1994-09-16 | 1998-02-17 | Hoechst Celanese Corp. | Monolithic LCP polymer microelectronic wiring modules |
| US5773195A (en) * | 1994-12-01 | 1998-06-30 | International Business Machines Corporation | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap |
| US6016598A (en) * | 1995-02-13 | 2000-01-25 | Akzo Nobel N.V. | Method of manufacturing a multilayer printed wire board |
| DE19620095B4 (de) * | 1996-05-18 | 2006-07-06 | Tamm, Wilhelm, Dipl.-Ing. (FH) | Verfahren zur Herstellung von Leiterplatten |
| SE510487C2 (sv) | 1997-09-17 | 1999-05-31 | Ericsson Telefon Ab L M | Flerlagerskretskort |
| JP2001234020A (ja) * | 2000-02-21 | 2001-08-28 | Hitachi Ltd | 樹脂組成物、該樹脂組成物を用いた接着フィルム、金属箔付き接着フィルム、配線基板及び実装構造体 |
| US6727591B2 (en) * | 2001-03-26 | 2004-04-27 | Ibiden Co., Ltd. | Multi-piece substrate and method of manufacturing the substrate |
| US9818682B2 (en) * | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
| JP6735505B2 (ja) * | 2016-09-06 | 2020-08-05 | パナソニックＩｐマネジメント株式会社 | プリント配線板、プリント回路板、プリプレグ |
| CN108901147B (zh) * | 2018-06-12 | 2020-01-31 | 深圳市景旺电子股份有限公司 | 一种多层柔性线路板制作方法及多层柔性线路板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49768A (ja) * | 1972-04-19 | 1974-01-07 | ||
| JPS5069560A (ja) * | 1973-10-25 | 1975-06-10 | ||
| JPS6347125A (ja) * | 1986-08-15 | 1988-02-27 | Matsushita Electric Works Ltd | 多層プリント配線板の製法 |
| JPS63199636A (ja) * | 1987-02-14 | 1988-08-18 | 松下電工株式会社 | 積層板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676566A (en) * | 1967-08-18 | 1972-07-11 | Du Pont | Laminar structures of polyimide and fluorocarbon polymers |
| JPS50112231A (ja) * | 1974-02-15 | 1975-09-03 | ||
| US3952231A (en) * | 1974-09-06 | 1976-04-20 | International Business Machines Corporation | Functional package for complex electronic systems with polymer-metal laminates and thermal transposer |
| DE3140061C1 (de) * | 1981-10-08 | 1983-02-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten |
| DE3343745A1 (de) * | 1983-12-02 | 1985-06-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrlagenschaltungen aus thermoplast-kupfer-verbund |
| JPS6099566U (ja) * | 1983-12-10 | 1985-07-06 | アルプス電気株式会社 | プリント基板端子部の接続構造 |
| DE159942T1 (de) * | 1984-04-13 | 1986-05-22 | Chemical Fabrics Corp., Merrimack N.H., Del. | Fluorpolymerzusammenstellungen und verfahren zu deren herstellung. |
| CA1283591C (en) * | 1985-08-26 | 1991-04-30 | Theron L. Ellis | Method for making a flush surface laminate for a multilayer circuit board |
| DE3704498A1 (de) * | 1987-02-13 | 1988-08-25 | Aristo Graphic Systeme | Verfahren zur herstellung eines digitalisiertabletts |
| US4774632A (en) * | 1987-07-06 | 1988-09-27 | General Electric Company | Hybrid integrated circuit chip package |
-
1989
- 1989-03-10 JP JP1056488A patent/JPH02237197A/ja active Pending
-
1990
- 1990-03-07 US US07/489,549 patent/US5065285A/en not_active Expired - Lifetime
- 1990-03-09 DE DE4007558A patent/DE4007558A1/de not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49768A (ja) * | 1972-04-19 | 1974-01-07 | ||
| JPS5069560A (ja) * | 1973-10-25 | 1975-06-10 | ||
| JPS6347125A (ja) * | 1986-08-15 | 1988-02-27 | Matsushita Electric Works Ltd | 多層プリント配線板の製法 |
| JPS63199636A (ja) * | 1987-02-14 | 1988-08-18 | 松下電工株式会社 | 積層板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246750A (ja) * | 2001-02-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5065285A (en) | 1991-11-12 |
| DE4007558A1 (de) | 1990-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| KR100276747B1 (ko) | 접착층용 내열성 수지를 이용한 회로판 | |
| JP2587596B2 (ja) | 回路基板接続材とそれを用いた多層回路基板の製造方法 | |
| US6042685A (en) | Multiple wire printed circuit board and process for making the same | |
| EP1137060A2 (en) | Method for producing multilayer circuit board and multilayer circuit board | |
| KR100874172B1 (ko) | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 | |
| US6268070B1 (en) | Laminate for multi-layer printed circuit | |
| KR20070084635A (ko) | 다층 프린트 배선 기판 및 그 제조 방법 | |
| KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
| US8044304B2 (en) | Multilayer printed circuit board | |
| US5065285A (en) | Multi-layer circuit board, method of manufacturing the same and application thereof | |
| KR20090090396A (ko) | 인쇄 배선판용 프리프레그, 금속박장 적층판 및 인쇄 배선판, 및 다층 인쇄 배선판의 제조 방법 | |
| US20080311358A1 (en) | Fluorine Resin Laminated Substrate | |
| TWI419636B (zh) | 多層電路基板及半導體裝置 | |
| JP2006173399A (ja) | 配線基板 | |
| JP4774215B2 (ja) | 多層プリント配線基板 | |
| JPH04208597A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| KR20140032674A (ko) | 리지드 플렉시블 기판 제조방법 | |
| KR100722741B1 (ko) | 다층 인쇄회로기판 및 그 제작방법 | |
| KR100744993B1 (ko) | 다층 인쇄회로기판 및 그 제작방법 | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
| WO2000079849A9 (en) | High performance ball grid array substrates | |
| JPS60182195A (ja) | 回路基板 | |
| JPH06244554A (ja) | 多層配線基板及びその製造方法 | |
| KR20080053911A (ko) | 다층 프린트배선판 및 그 제조방법 |