JPH02237206A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH02237206A JPH02237206A JP1057025A JP5702589A JPH02237206A JP H02237206 A JPH02237206 A JP H02237206A JP 1057025 A JP1057025 A JP 1057025A JP 5702589 A JP5702589 A JP 5702589A JP H02237206 A JPH02237206 A JP H02237206A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage gain
- input terminal
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は非反転増幅器と反転増幅器の出力間より大出力
を得ることを目的とした、いわゆる、バランスド，トラ
ンスフォーマレス形式（以下ＢＴＬと記す。）の増幅器
に関するものである。
を得ることを目的とした、いわゆる、バランスド，トラ
ンスフォーマレス形式（以下ＢＴＬと記す。）の増幅器
に関するものである。
従来の技術
近年、大出力，高音質，容量の削減を目的として、ＢＴ
Ｌ増幅器が利用されている。
Ｌ増幅器が利用されている。
以下に従来のＢＴＬ増幅器について説明する。
第２図は従来のＢＴＬ増幅器の構成図を示すものである
。第２図において、２１は第１の増幅器で、入力信号を
非反転増幅する。２２と２３は帰還抵抗で、第１の増幅
器２１の電圧利得を決めている。２４は第２の増幅器で
、入力信号を反転増幅する。２５と２６は帰還抵抗で、
第２の増幅器の電圧利得を決めている。２７は基準電圧
源である。２８は出力負荷抵抗である。
。第２図において、２１は第１の増幅器で、入力信号を
非反転増幅する。２２と２３は帰還抵抗で、第１の増幅
器２１の電圧利得を決めている。２４は第２の増幅器で
、入力信号を反転増幅する。２５と２６は帰還抵抗で、
第２の増幅器の電圧利得を決めている。２７は基準電圧
源である。２８は出力負荷抵抗である。
まず、入力信号は、第１の増幅器２１の正入力端子と第
２の増幅器２４の負入力端子との間に印加され、それぞ
れ、第１の増幅器２１では、帰還抵抗２２．２３で決め
られた電圧利得で非反転増幅され、第２の増幅器２４で
は、帰還抵抗２５，２６で決められた電圧利得で反転増
幅され、第１，第２の増幅器２１，２４は、同じ電圧利
得になるように構成されており、第１，第２の増幅器２
１．２４間の出力信号は出力負荷抵抗２８の両端に印加
される。したがって、出力負荷抵抗′２８に、検出され
る出力信号は、それぞれの帰還抵抗で決められた電圧利
得の２倍の電圧利得で入力信号が増幅され、最大出力は
１つの増幅器で構成された場合より２倍の最大出力とな
る。
２の増幅器２４の負入力端子との間に印加され、それぞ
れ、第１の増幅器２１では、帰還抵抗２２．２３で決め
られた電圧利得で非反転増幅され、第２の増幅器２４で
は、帰還抵抗２５，２６で決められた電圧利得で反転増
幅され、第１，第２の増幅器２１，２４は、同じ電圧利
得になるように構成されており、第１，第２の増幅器２
１．２４間の出力信号は出力負荷抵抗２８の両端に印加
される。したがって、出力負荷抵抗′２８に、検出され
る出力信号は、それぞれの帰還抵抗で決められた電圧利
得の２倍の電圧利得で入力信号が増幅され、最大出力は
１つの増幅器で構成された場合より２倍の最大出力とな
る。
発明が解決しようとする課題
しかしながら上記の従来の構成では、第１，第２の各増
幅器が各々直流電圧利得を持っているため、入力端子と
基準電圧源との電位差がＢＴＬ増幅器の電位利得だけ増
幅され、負荷抵抗２８の両端に大きな電位差が生じると
いう欠点を有していた。
幅器が各々直流電圧利得を持っているため、入力端子と
基準電圧源との電位差がＢＴＬ増幅器の電位利得だけ増
幅され、負荷抵抗２８の両端に大きな電位差が生じると
いう欠点を有していた。
本発明は上記従来の課題を解決するもので、負荷抵抗の
両端の電位差を小さ《するＢＴＬ増幅器を提供すること
を目的とする。
両端の電位差を小さ《するＢＴＬ増幅器を提供すること
を目的とする。
課題を解決するための手段
この目的を達成するために、本発明の増幅器は、出力が
負荷抵抗に接続されている非反転増幅器と反転増幅器と
、前記２つの贈幅器の前段に配置された直流電圧利得を
持たない増幅器とから構成されている。
負荷抵抗に接続されている非反転増幅器と反転増幅器と
、前記２つの贈幅器の前段に配置された直流電圧利得を
持たない増幅器とから構成されている。
作用
この構成によって、前段の直流電圧利得を持たない増幅
器の電圧利得だけ、次段の非反転増幅器と反転幅器の電
圧利得を下げることができ、同時に直流電圧利得も下げ
ることができる。よって、入力端子と基準電圧源との電
位差が直流電圧利得によって増幅されて生じる負荷抵抗
両端の電位差を、前段め増幅器の電圧利得の比率だけ、
小さくすることができる。
器の電圧利得だけ、次段の非反転増幅器と反転幅器の電
圧利得を下げることができ、同時に直流電圧利得も下げ
ることができる。よって、入力端子と基準電圧源との電
位差が直流電圧利得によって増幅されて生じる負荷抵抗
両端の電位差を、前段め増幅器の電圧利得の比率だけ、
小さくすることができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明実施例のＢＴＬ増幅器の構成図である。
第１図において、１は第１の増幅器、２は抵抗、３は抵
抗、４は容量、５は第２の増幅器、６は抵抗、７は第３
の増幅器、８は抵抗、９は基準電圧源、１０は抵抗、１
１は抵抗、１２は負荷抵抗である。このように構成され
たＢＴＬ増幅回路について、次に、その動作を説明する
。
抗、４は容量、５は第２の増幅器、６は抵抗、７は第３
の増幅器、８は抵抗、９は基準電圧源、１０は抵抗、１
１は抵抗、１２は負荷抵抗である。このように構成され
たＢＴＬ増幅回路について、次に、その動作を説明する
。
まず、入力信号は、第１の増幅器１の正入力端子に入力
端子に入力され、帰還抵抗２，３で決められた電圧利得
で増幅され、第１の増幅器１の出力端子より出力される
。第１の増幅器１より出力された信号は、第２の増幅器
５の正入力端子と第３の増幅器７の負入力端子に印加さ
れ、それぞれ、第２の増幅器５では、帰還抵抗８，１０
で決められた電圧利得で非反転増幅され、第３の増幅器
７では帰還抵抗６，１１で決められた電圧利得で反転増
幅され、第２，第３の各増幅器５，７は、同じ電圧利得
になるように構成されており、第２と第３の増幅器の出
力信号は出力負荷抵抗１２の両端に印加され、出力負荷
抵抗８に検出される出力信号は、帰還抵抗で決められた
電圧利得の２倍の電圧利得で入力信号が増幅され、最大
出力は１つの増幅器で構成された場合より２倍の最大出
力となる。
端子に入力され、帰還抵抗２，３で決められた電圧利得
で増幅され、第１の増幅器１の出力端子より出力される
。第１の増幅器１より出力された信号は、第２の増幅器
５の正入力端子と第３の増幅器７の負入力端子に印加さ
れ、それぞれ、第２の増幅器５では、帰還抵抗８，１０
で決められた電圧利得で非反転増幅され、第３の増幅器
７では帰還抵抗６，１１で決められた電圧利得で反転増
幅され、第２，第３の各増幅器５，７は、同じ電圧利得
になるように構成されており、第２と第３の増幅器の出
力信号は出力負荷抵抗１２の両端に印加され、出力負荷
抵抗８に検出される出力信号は、帰還抵抗で決められた
電圧利得の２倍の電圧利得で入力信号が増幅され、最大
出力は１つの増幅器で構成された場合より２倍の最大出
力となる。
以上のように、本実施例によれば、出力が負荷抵抗に接
続されている非反転増幅器と反転増幅器との前段に直流
電圧利得を持たない増幅器を設けることにより、入力端
子と基準電圧源との電位差が直流電圧利得によって増幅
されて生じる負荷抵抗両端の電位差を、前段の増幅器の
電位利得の比率だけ、小さ《することができる。
続されている非反転増幅器と反転増幅器との前段に直流
電圧利得を持たない増幅器を設けることにより、入力端
子と基準電圧源との電位差が直流電圧利得によって増幅
されて生じる負荷抵抗両端の電位差を、前段の増幅器の
電位利得の比率だけ、小さ《することができる。
発明の効果
以上のように本発明によれば、出力が負荷抵抗に接続さ
れている非反転増幅器と反転増幅器の前段に直流電圧利
得を持たない増幅器を設けることにより、入力端子と基
準電圧源との電位差が直流電圧利得によって増幅されて
生じる負荷抵抗両端の電位差を、前段の増幅器の電圧利
得の比率だけ、小さ《することができ、優れたＢＴＬ増
幅器を実現できる。
れている非反転増幅器と反転増幅器の前段に直流電圧利
得を持たない増幅器を設けることにより、入力端子と基
準電圧源との電位差が直流電圧利得によって増幅されて
生じる負荷抵抗両端の電位差を、前段の増幅器の電圧利
得の比率だけ、小さ《することができ、優れたＢＴＬ増
幅器を実現できる。
第１図は本発明の実施例のＢ Ｔ Ｌ増幅器の構成図、
第２図は従来のＢＴＬ増幅器の構成図である。 ■・・・・・・増幅器、２・・・・・・抵抗、３・・・
・・・抵抗、４・・・・・・容量、５・・・・・・増幅
器、６・・・・・・抵抗、７・・・・・・増幅器、８・
・・・・・抵抗、９・・・・・・基準電圧源、１０・・
・・・・抵抗、１１・・・・・・抵抗、１２・・・・・
・負荷抵抗、２１・・・・・・増幅器、２２・・・・・
・抵抗、２３・・・・・・抵抗、２４・・・・・・増幅
器、２５・・・・・・抵抗、２６・・・・・・抵抗、２
７・・・・・・基準電圧源、２８・・・・・・負荷抵抗
。
第２図は従来のＢＴＬ増幅器の構成図である。 ■・・・・・・増幅器、２・・・・・・抵抗、３・・・
・・・抵抗、４・・・・・・容量、５・・・・・・増幅
器、６・・・・・・抵抗、７・・・・・・増幅器、８・
・・・・・抵抗、９・・・・・・基準電圧源、１０・・
・・・・抵抗、１１・・・・・・抵抗、１２・・・・・
・負荷抵抗、２１・・・・・・増幅器、２２・・・・・
・抵抗、２３・・・・・・抵抗、２４・・・・・・増幅
器、２５・・・・・・抵抗、２６・・・・・・抵抗、２
７・・・・・・基準電圧源、２８・・・・・・負荷抵抗
。
Claims (1)
- 第１の増幅器の正入力端子を、信号入力端子とし、前
記第１の増幅器の負入力端子およびその出力端子の間に
、帰還抵抗を接続し、前記第１の増幅器の負入力端子と
接地との間に、抵抗および容量を直列に接続し、前記第
１の増幅器の出力端子を、第２の増幅器の正入力端子と
、抵抗を通って第３の増幅器の負入力端子に接続し、前
記第２の増幅器の負入力端子およびその出力端子の間に
、帰還抵抗を接続し、前記第２の増幅器の負入力端子と
、基準電圧源との間に、抵抗を接続し、前記第３の増幅
器の正入力端子を前記基準電圧源に接続し、前記第３の
増幅器の負入力端子およびその出力端子の間に、帰還抵
抗を接続し、前記第２、第３の各増幅器の両出力端子間
に、負荷抵抗を接続した増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057025A JP2507029B2 (ja) | 1989-03-09 | 1989-03-09 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057025A JP2507029B2 (ja) | 1989-03-09 | 1989-03-09 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237206A true JPH02237206A (ja) | 1990-09-19 |
| JP2507029B2 JP2507029B2 (ja) | 1996-06-12 |
Family
ID=13043892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057025A Expired - Fee Related JP2507029B2 (ja) | 1989-03-09 | 1989-03-09 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507029B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246306A (zh) * | 2013-04-11 | 2013-08-14 | 刘雄 | 一种高精度三端口芯片 |
-
1989
- 1989-03-09 JP JP1057025A patent/JP2507029B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246306A (zh) * | 2013-04-11 | 2013-08-14 | 刘雄 | 一种高精度三端口芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2507029B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3629719A (en) | Differential amplifying system | |
| JPS6041882B2 (ja) | 第１及び第２の増幅素子を具える増幅器 | |
| JPH077890B2 (ja) | ３端子演算増幅器 | |
| JPS60141006A (ja) | インピ−ダンス合成回路 | |
| JPH02237206A (ja) | 増幅器 | |
| JPH08148950A (ja) | 平衡増幅回路 | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| JPH03239004A (ja) | 増幅器 | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| JPH0434843B2 (ja) | ||
| JPH062334Y2 (ja) | 平衡増幅器 | |
| JPH08250943A (ja) | 平衡増幅回路 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPS6340904Y2 (ja) | ||
| KR880004159Y1 (ko) | 브리지 앰프를 사용한 두신호 증폭회로 | |
| JPH0212744Y2 (ja) | ||
| JPS5834606A (ja) | 増幅回路 | |
| JP2919175B2 (ja) | 線形補償回路 | |
| JPH0440886B2 (ja) | ||
| JPS5811057Y2 (ja) | ミキシング回路 | |
| JPS62270Y2 (ja) | ||
| JPH04172804A (ja) | 増幅装置 | |
| JPH0328579Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |