JPH02237470A - インバータ装置の並列運転制御装置 - Google Patents
インバータ装置の並列運転制御装置Info
- Publication number
- JPH02237470A JPH02237470A JP1055501A JP5550189A JPH02237470A JP H02237470 A JPH02237470 A JP H02237470A JP 1055501 A JP1055501 A JP 1055501A JP 5550189 A JP5550189 A JP 5550189A JP H02237470 A JPH02237470 A JP H02237470A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- current
- circuit
- output
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、インバータ装置の並列運転制御装置、より詳
細には、常時所定の位相基準信号に同期して運転される
複数台のインバータ装置の並列運転を行うために、各イ
ンバータ装置ごとに出力電圧検出回路および出力電流検
出回路を設けるとともに、並列運転を行うべき両インバ
ータ装置の電流検出手段間を制御ケーブルによって接続
して両インバータ装置間の出力電流差を求める差電流検
出回路を形成し、各インバータ装置ごとに出力電圧検出
回路によって検出された出力電圧と差電流検出回路によ
って検出された出力電流差との積が零となるようにイン
バータ出力電圧位相を調整する有効電力調整手段を設け
たインバータ装置の並列運転制御装置に関する。
細には、常時所定の位相基準信号に同期して運転される
複数台のインバータ装置の並列運転を行うために、各イ
ンバータ装置ごとに出力電圧検出回路および出力電流検
出回路を設けるとともに、並列運転を行うべき両インバ
ータ装置の電流検出手段間を制御ケーブルによって接続
して両インバータ装置間の出力電流差を求める差電流検
出回路を形成し、各インバータ装置ごとに出力電圧検出
回路によって検出された出力電圧と差電流検出回路によ
って検出された出力電流差との積が零となるようにイン
バータ出力電圧位相を調整する有効電力調整手段を設け
たインバータ装置の並列運転制御装置に関する。
（従来の技術）
第２図は従来のインバータの並列運転制御装置を示すも
のである。この装置においては、１号機インバータ装置
Ａと２号機インバータ装置Ｂとの並列運転制御を行う並
列運転制御装置を示すものである。両インバータ装置Ａ
，Ｂの内部基本構成は同一であり、同一回路部品に対し
ては同一符号を付して表している。
のである。この装置においては、１号機インバータ装置
Ａと２号機インバータ装置Ｂとの並列運転制御を行う並
列運転制御装置を示すものである。両インバータ装置Ａ
，Ｂの内部基本構成は同一であり、同一回路部品に対し
ては同一符号を付して表している。
両インバータ装置Ａ，Ｂは、出力側が並列に接続され、
負荷１１に対して電力を供給する。
負荷１１に対して電力を供給する。
インバータ装置Ａのインバータ１を含む回路部２０は、
インバータ装置Ｂにおいても全く同一であり、インバー
タ装置Ｂの回路部２０は破線で囲んだブロックによって
略示されている。回路部２０には、電力を扱う回路部品
として、インバータ１とその出力側に接続された交流フ
ィルタ１３とが含まれている。交流フィルタ１３は、例
えば直列リアクトルおよび分路コンデンサによって構成
される。回路部２０には、そのほかに、インバータ１の
出力電圧位相を位相基準信号に同期するように制御する
ＰＬＬ回路（フエーズロックドルーブ）２と、ＰＬＬ回
路２に発振出力を供給する発振器（ＯＳＣ）１４と、イ
ンバータ１の出力電圧Ｖを交流フィルタ１３の出力側で
検出する補助変圧器３とが含まれている。なお、インバ
ータ１の出力電圧がフィードバック゜信号ＦＢとしてＰ
ＬＬ回路２に直接入力されている。
インバータ装置Ｂにおいても全く同一であり、インバー
タ装置Ｂの回路部２０は破線で囲んだブロックによって
略示されている。回路部２０には、電力を扱う回路部品
として、インバータ１とその出力側に接続された交流フ
ィルタ１３とが含まれている。交流フィルタ１３は、例
えば直列リアクトルおよび分路コンデンサによって構成
される。回路部２０には、そのほかに、インバータ１の
出力電圧位相を位相基準信号に同期するように制御する
ＰＬＬ回路（フエーズロックドルーブ）２と、ＰＬＬ回
路２に発振出力を供給する発振器（ＯＳＣ）１４と、イ
ンバータ１の出力電圧Ｖを交流フィルタ１３の出力側で
検出する補助変圧器３とが含まれている。なお、インバ
ータ１の出力電圧がフィードバック゜信号ＦＢとしてＰ
ＬＬ回路２に直接入力されている。
インバータ１の出力電流は、交流フィルタ１３および並
列用遮断器５を介して負荷１１に共給される。両インバ
ータ装置Ａ，Ｂの並列投入およびその解列は並列用遮断
器５によって行われる。
列用遮断器５を介して負荷１１に共給される。両インバ
ータ装置Ａ，Ｂの並列投入およびその解列は並列用遮断
器５によって行われる。
インバータ１の出力電流Ｉｔは、交流フィルタ１３の出
力側で主変流器４によって検出され、さらに補助変流器
７および電圧変換用抵抗９を通して電圧信号に変換され
る。主変流器４、補助変流器７および電圧変換用抵抗９
によって電流検出回路が形成されている。電圧変換用抵
抗９とΔＩ検出用抵抗８と並列用遮断器５に連動する並
列制御回路接続器１０とを直列に接続するとともに、相
手方のインバータ装置における同様の直列回路との間に
一対の制御ケーブル１５．１６を介して閉回路１７を構
成する。Δ■検出用抵抗８は、電圧変換用抵抗９の両端
電圧の両インバータ装置間での差に基づいて閉回路１７
を環流する電流が両インバータ装置Ａ， Ｂ間の出力
電流の差すなわち出力電流差ΔＩに比例することを利用
して、それを電圧信号として得るために用いられる。
力側で主変流器４によって検出され、さらに補助変流器
７および電圧変換用抵抗９を通して電圧信号に変換され
る。主変流器４、補助変流器７および電圧変換用抵抗９
によって電流検出回路が形成されている。電圧変換用抵
抗９とΔＩ検出用抵抗８と並列用遮断器５に連動する並
列制御回路接続器１０とを直列に接続するとともに、相
手方のインバータ装置における同様の直列回路との間に
一対の制御ケーブル１５．１６を介して閉回路１７を構
成する。Δ■検出用抵抗８は、電圧変換用抵抗９の両端
電圧の両インバータ装置間での差に基づいて閉回路１７
を環流する電流が両インバータ装置Ａ， Ｂ間の出力
電流の差すなわち出力電流差ΔＩに比例することを利用
して、それを電圧信号として得るために用いられる。
補助変圧器３によって検出されたインバータ装置出力電
圧ＶおよびΔｌ検出用抵抗８から得られる出力電流差Δ
Ｉに基づいて乗算器６が両者を乗算し、有効電力差ΔＰ
−■・Δ■ を算出する。
圧ＶおよびΔｌ検出用抵抗８から得られる出力電流差Δ
Ｉに基づいて乗算器６が両者を乗算し、有効電力差ΔＰ
−■・Δ■ を算出する。
この有効電力差ΔＰがＰＬＬ回路２に入力される。
なお、両インバータ装置Ａ，Ｂ間の出力電流差Δｌを算
出するための閉回路を形成するために両インバータ装置
Ａ，Ｂ間を接続する制御ケーブル１５．１６間に寄生す
るストレーキャパシタンスを符号１２によって等価的に
表している。このストレーキャパシタンス１２は制御ケ
ーブル１５，１６の種類および長さに応じて定まる。
出するための閉回路を形成するために両インバータ装置
Ａ，Ｂ間を接続する制御ケーブル１５．１６間に寄生す
るストレーキャパシタンスを符号１２によって等価的に
表している。このストレーキャパシタンス１２は制御ケ
ーブル１５，１６の種類および長さに応じて定まる。
以上のように構成されたインバータ装置の並列運転制御
装置において、各インバータ装置Ａ， Ｂは図示して
いない商用電源に同期して運転される。
装置において、各インバータ装置Ａ， Ｂは図示して
いない商用電源に同期して運転される。
いま、両インバータ装置Ａ， Ｂの並列用遮断器５が
閉成され、両インバータ装置Ａ，Ｂが並列運転されてい
るものとする。この状態で、例えばインバータ装置Ａの
出力電圧位相が進んだ場合、負荷１１に供給している負
荷分担の平衡状態がくずれ、インバータ装置Ａの出力電
流Ｉ，とインバータ装置Ｂの出力電流Ｉ２との関係が、
Ｉ１〉■２となる。この関係は、出力電流差ΔＩ−１１
１２ に相当する環流電流が閉回路１７に生ずることに
よって、その正負の符号とともに検知される。閉回路１
７は差電流検出回路を形成している。
閉成され、両インバータ装置Ａ，Ｂが並列運転されてい
るものとする。この状態で、例えばインバータ装置Ａの
出力電圧位相が進んだ場合、負荷１１に供給している負
荷分担の平衡状態がくずれ、インバータ装置Ａの出力電
流Ｉ，とインバータ装置Ｂの出力電流Ｉ２との関係が、
Ｉ１〉■２となる。この関係は、出力電流差ΔＩ−１１
１２ に相当する環流電流が閉回路１７に生ずることに
よって、その正負の符号とともに検知される。閉回路１
７は差電流検出回路を形成している。
この出力電流差Δｌを用いて有効電力差ΔＰ−■・ΔＩ
が乗算器６によって算出され、それは位相補正信号と
してＰＬＬ回路２に入力される。
が乗算器６によって算出され、それは位相補正信号と
してＰＬＬ回路２に入力される。
ＰＬＬ回路２は、その位相補正信号に基づいて、出力電
流差ΔＩ−０ つまり有効電力差ΔＰ一〇となるよう
にインバータ１を制御する。
流差ΔＩ−０ つまり有効電力差ΔＰ一〇となるよう
にインバータ１を制御する。
なお、並列接続された両インバータ装置Ａ， Ｂ間の
出力電圧差ΔＶ−Ｖ −Ｖ （ただし、ｖ１，ｌ２ Ｖ２は、′それぞれインバータ装置Ａ，Ｂの出力電圧と
する）に対しては、図示していない制御回路手段によっ
て両インバータ装置Ａ，Ｂ間の無効電力差ΔＱｌ：基づ
いて定電圧制御回路に電圧補正信号を与えることにより
、Δｖ−０ となるような制御が行われる。
出力電圧差ΔＶ−Ｖ −Ｖ （ただし、ｖ１，ｌ２ Ｖ２は、′それぞれインバータ装置Ａ，Ｂの出力電圧と
する）に対しては、図示していない制御回路手段によっ
て両インバータ装置Ａ，Ｂ間の無効電力差ΔＱｌ：基づ
いて定電圧制御回路に電圧補正信号を与えることにより
、Δｖ−０ となるような制御が行われる。
以上のようにして両インバータ装置Ａ， Ｂは、バラ
ンスのとれた良好な出力負荷分担状態を維持している。
ンスのとれた良好な出力負荷分担状態を維持している。
（発明が解決しようとする課題）
第２図の制御装置において、例えばインバータ装置Ｂが
停止状態にあり、インバータ装置Ａのみ運転している場
合、つまり、インバータ装置Ｂの並列用遮断器５がオフ
で、インバータ装置Ａの並列用遮断器５がオンとなって
いる場合、本来的には閉回路１７が形成されず、ΔＩ検
出用抵抗８１；ΔＩ信号は生じない（すなわち、ΔＩ−
０ である）はずである。
停止状態にあり、インバータ装置Ａのみ運転している場
合、つまり、インバータ装置Ｂの並列用遮断器５がオフ
で、インバータ装置Ａの並列用遮断器５がオンとなって
いる場合、本来的には閉回路１７が形成されず、ΔＩ検
出用抵抗８１；ΔＩ信号は生じない（すなわち、ΔＩ−
０ である）はずである。
ところが、閉回路１７を形成するために両インバータ装
置Ａ，Ｂ間に設けられる制御ケーブル１５．１６の間に
寄生するストレーキャパシタンス１２が、相手方インバ
ータ装置を通ることなく両制御ケーブル１５．１６間を
橋絡して閉回路を形成し、両インバータ装置Ａ， Ｂ間
にあたかも出力電流差が生じたかのような結果を引き起
こしてしまう。これに基づいて、インバータ装置Ａ側に
おいて、乗算器６はＰＬＬ回路２を介してインバータ１
の出力電圧Ｖ１の位相調整動作を行うことになる。その
ため、逆に後から並列投入するインバータ装置Ｂの出力
電圧ｖ２との間に位相差を生じてしまい、並列投入時に
両インバータ装置Ａ，Ｂ間に過大な横流が流れることに
なる。このような誤動作を少なくするためにＰＬＬ回路
２に割込む回路のゲインを下げることも考えられるが、
そうすると本来の並列運転状態において両インバータ装
ｉＡ，Ｂ間の出力電流バランスが悪化してしまう。
置Ａ，Ｂ間に設けられる制御ケーブル１５．１６の間に
寄生するストレーキャパシタンス１２が、相手方インバ
ータ装置を通ることなく両制御ケーブル１５．１６間を
橋絡して閉回路を形成し、両インバータ装置Ａ， Ｂ間
にあたかも出力電流差が生じたかのような結果を引き起
こしてしまう。これに基づいて、インバータ装置Ａ側に
おいて、乗算器６はＰＬＬ回路２を介してインバータ１
の出力電圧Ｖ１の位相調整動作を行うことになる。その
ため、逆に後から並列投入するインバータ装置Ｂの出力
電圧ｖ２との間に位相差を生じてしまい、並列投入時に
両インバータ装置Ａ，Ｂ間に過大な横流が流れることに
なる。このような誤動作を少なくするためにＰＬＬ回路
２に割込む回路のゲインを下げることも考えられるが、
そうすると本来の並列運転状態において両インバータ装
ｉＡ，Ｂ間の出力電流バランスが悪化してしまう。
したがって本発明は、両インバータ装置間を接続してい
る制御ケーブルのストレーキャノくシタンスに基づく位
相制御誤差を除去し、それにより並列投入時の横流の発
生を防止し得るインノ《一夕装置の並列運転制御装置を
提供することを目的とする。
る制御ケーブルのストレーキャノくシタンスに基づく位
相制御誤差を除去し、それにより並列投入時の横流の発
生を防止し得るインノ《一夕装置の並列運転制御装置を
提供することを目的とする。
（課題を解決するための手段）
上記目的を達成するために本発明のインバータ装置の並
列運転制御装置は、各インバータ装置の電流検出回路に
、制御ケーブルのストレーキ＋／’シタンスを介して流
れる電流により生ずる出力電流差に対する誤差を補正す
るためにインピーダンス素子からなる補正回路を設けた
ことを特徴とする。
列運転制御装置は、各インバータ装置の電流検出回路に
、制御ケーブルのストレーキ＋／’シタンスを介して流
れる電流により生ずる出力電流差に対する誤差を補正す
るためにインピーダンス素子からなる補正回路を設けた
ことを特徴とする。
（作 用）
並列制御ケーブルのストレーキャパシタンスを介して流
れる電流により差電流検出回路に生ずる誤差信号は並列
運転制御時に差電流検出回路を流れる電流による検出信
号電圧に対して９０″進んだ成分であることから、スト
レーキャパシタンスを介して流れる電流により発生する
電圧に対じ逆相の電圧を加えることにより、誤差電圧が
相殺される。それにより、ストレーキャパシタンスに基
づく無用の位相制御誤差を除去して並列投入時の横流の
発生を防止することができる。
れる電流により差電流検出回路に生ずる誤差信号は並列
運転制御時に差電流検出回路を流れる電流による検出信
号電圧に対して９０″進んだ成分であることから、スト
レーキャパシタンスを介して流れる電流により発生する
電圧に対じ逆相の電圧を加えることにより、誤差電圧が
相殺される。それにより、ストレーキャパシタンスに基
づく無用の位相制御誤差を除去して並列投入時の横流の
発生を防止することができる。
（実施例）
第１図は本発明の一実施例を示すものである。
ここで第０２図のものと同一の回路部分ないし回路要素
は同一の符号で示されている。
は同一の符号で示されている。
第１図の装置の特徴は、ストレーキャパシタンス１２の
相殺するために電圧変換用抵抗９に、補正用コンデンサ
２１および補正用抵抗２２の直列回路からなる補正回路
を並列に接続し、従来（第２図参照）Δ■検出用抵抗８
と電圧変換用抵抗９との間から引き出していた乗算器６
へのΔＩ検出用リード線１９を補正用コンデンサ２１と
補正用抵抗２２との間から引き出すようにしたことにあ
る。他の構成部分は第２図のものと同一である。
相殺するために電圧変換用抵抗９に、補正用コンデンサ
２１および補正用抵抗２２の直列回路からなる補正回路
を並列に接続し、従来（第２図参照）Δ■検出用抵抗８
と電圧変換用抵抗９との間から引き出していた乗算器６
へのΔＩ検出用リード線１９を補正用コンデンサ２１と
補正用抵抗２２との間から引き出すようにしたことにあ
る。他の構成部分は第２図のものと同一である。
？ま、第１図の制御装置において、インバータ装置Ｂの
並列用遮断器５がオフで、インバータ装置Ａの並列用遮
断器５がオンとなっている場合、つまり、負荷１１側か
ら見てインバータ装置Ｂが停止状態にあり、インバータ
装置Ａのみ運転している場合、本来的には閑回路１７が
形成されず、Δ■検出用抵抗８にΔ！信号は生じない（
すなわち、ΔＩ−０ である）。しかし、インバータ
装置Ａの出力電流ｌ１に対応する電流が電圧変換用抵抗
９に流れ、それに対応する電圧が生じていることに変り
はない。この電圧によって制御ケーブル１５．１６およ
びストレーキャパシタンス１２を通して循環電流が流れ
る。このストレーキャパシタンス１２による循環電流Ｉ
は、ω−２πｆ，ＳＣ ストレーキャパシタンス１２のキャバシタンス値をＣ
１Δｌ検出用抵抗８の抵抗値をＲ１■、インＳｅ バータ１の出力電流Ｉ１によって電圧変換用抵抗９に生
じる電圧をｖ１■として、次式で表される。
並列用遮断器５がオフで、インバータ装置Ａの並列用遮
断器５がオンとなっている場合、つまり、負荷１１側か
ら見てインバータ装置Ｂが停止状態にあり、インバータ
装置Ａのみ運転している場合、本来的には閑回路１７が
形成されず、Δ■検出用抵抗８にΔ！信号は生じない（
すなわち、ΔＩ−０ である）。しかし、インバータ
装置Ａの出力電流ｌ１に対応する電流が電圧変換用抵抗
９に流れ、それに対応する電圧が生じていることに変り
はない。この電圧によって制御ケーブル１５．１６およ
びストレーキャパシタンス１２を通して循環電流が流れ
る。このストレーキャパシタンス１２による循環電流Ｉ
は、ω−２πｆ，ＳＣ ストレーキャパシタンス１２のキャバシタンス値をＣ
１Δｌ検出用抵抗８の抵抗値をＲ１■、インＳｅ バータ１の出力電流Ｉ１によって電圧変換用抵抗９に生
じる電圧をｖ１■として、次式で表される。
Ｉｓｃ−ＶＩｌ／｛Ｒ１２−ｊ１／（ωＣ８。）｝この
電流Ｉ によってΔＩ検出用抵抗８には、ＳＣ その抵抗値をＲ８とすれば、 ｖｓｃ＝ ！ｓｃ’ Ｒ８ ”・（
２）なる電圧が発生する。
電流Ｉ によってΔＩ検出用抵抗８には、ＳＣ その抵抗値をＲ８とすれば、 ｖｓｃ＝ ！ｓｃ’ Ｒ８ ”・（
２）なる電圧が発生する。
？方、電圧変換用抵抗９には補正用コンデンサ２１およ
び補正用抵抗２２が接続されており、補正用コンデンサ
２１のキャバシタンスを０２１’補正用抵抗２２の抵抗
値をＲ２■とし、しかも電圧変換用抵抗９の抵抗値Ｒ９
が補正用コンデンサ２１および補正用抵抗２２の直列回
路からなる補正回路のインピーダンス｛Ｒ２２−ｊ１／
（ωＣ２，）１に比べて大幅に小さいものとすれば、補
正回路に流れる電流ＩＣ，は次のようなる。
び補正用抵抗２２が接続されており、補正用コンデンサ
２１のキャバシタンスを０２１’補正用抵抗２２の抵抗
値をＲ２■とし、しかも電圧変換用抵抗９の抵抗値Ｒ９
が補正用コンデンサ２１および補正用抵抗２２の直列回
路からなる補正回路のインピーダンス｛Ｒ２２−ｊ１／
（ωＣ２，）１に比べて大幅に小さいものとすれば、補
正回路に流れる電流ＩＣ，は次のようなる。
Ｉｏ，−Ｖ，，／ （Ｒ２２ − ｊ １／ （ωＣ２
、）｝この電流Ｉ により補正用抵抗２２には、Ｃｐ ｖ２２” Ｉｃｐ・Ｒ２。 ・・・（４
）なる電圧が発生する。
、）｝この電流Ｉ により補正用抵抗２２には、Ｃｐ ｖ２２” Ｉｃｐ・Ｒ２。 ・・・（４
）なる電圧が発生する。
（２）式による電圧Ｖ と（４）式による電圧ＳＣ
Ｖ２２の大きさと位相が互いに等しくなるように補正用
コンデンサ２１および補正用抵抗２２を選定すれば、乗
算器６に入力される両電圧端子の電位は等しくなり、し
たがってその入力電圧は零になり、乗算器６の出力誤差
も零となる。このようにしてインバータ１のストレーキ
ャパシタンス１２による位相ずれを防止することができ
る。かくしてインバータ装置Ｂの並列投入時の過大な横
電流を無くして投入ショックを無くし、電圧変動の無い
安定した給電を継続することができる。
コンデンサ２１および補正用抵抗２２を選定すれば、乗
算器６に入力される両電圧端子の電位は等しくなり、し
たがってその入力電圧は零になり、乗算器６の出力誤差
も零となる。このようにしてインバータ１のストレーキ
ャパシタンス１２による位相ずれを防止することができ
る。かくしてインバータ装置Ｂの並列投入時の過大な横
電流を無くして投入ショックを無くし、電圧変動の無い
安定した給電を継続することができる。
上述の実施例においては、２組のインバータ装置Ａ，
Ｂを並列運転する場合について説明した。
Ｂを並列運転する場合について説明した。
しかし、本発明は３組以上のインバータ装置を並列運転
する場合にも応用することができる。また、位相基準を
商用予備電源から取込み、インバータ装置出力を商用予
備電源と同期させて両者を無瞬断で切換えるシステムに
も適用することができる。
する場合にも応用することができる。また、位相基準を
商用予備電源から取込み、インバータ装置出力を商用予
備電源と同期させて両者を無瞬断で切換えるシステムに
も適用することができる。
さらに出力電流差ΔＩの検出量をＡ／Ｄ変換器でディジ
タル信号に変換し、ディジタルＰＬＬで位相制御する構
成のものにも適用することができる。
タル信号に変換し、ディジタルＰＬＬで位相制御する構
成のものにも適用することができる。
以上詳述したように本発明によれば、インバータ装置の
並列運転システムにおいて、両インバータ装置間を連絡
する並列制御ケーブルのストレーキャパシタンスの影響
を受けない並列運転制御装置を構成することができ、い
かなる運用モードにおいても各インバータ装置の出力電
圧位相のずれることのない、信頼性の高い、インバータ
装置の並列運転制御装置を提供することができる。
並列運転システムにおいて、両インバータ装置間を連絡
する並列制御ケーブルのストレーキャパシタンスの影響
を受けない並列運転制御装置を構成することができ、い
かなる運用モードにおいても各インバータ装置の出力電
圧位相のずれることのない、信頼性の高い、インバータ
装置の並列運転制御装置を提供することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のインバータ装置の並列運転制御装置のブロック図
である。 Ａ，Ｂ・・・インバータ装置、１・・・インバータ、２
・・・ＰＬＬ （フエーズロックドルーブ）回路、３・
・・補助変圧器、４・・・主変流器、５・・・並列用遮
断器、６・・・乗算器、７・・・補助変流器、８・・・
Δ■検出用抵抗、９・・・電圧変換用抵抗、１０・・・
並列制御回路接続器、１１・・・負荷、１２・・・スト
レーキャパシタンス、 １３・・・交流フィルタ、 １５， １６・・・制御 ケーブル、 ２１・・・補正用コンデンサ、 用抵抗。 ２２・・・補正
従来のインバータ装置の並列運転制御装置のブロック図
である。 Ａ，Ｂ・・・インバータ装置、１・・・インバータ、２
・・・ＰＬＬ （フエーズロックドルーブ）回路、３・
・・補助変圧器、４・・・主変流器、５・・・並列用遮
断器、６・・・乗算器、７・・・補助変流器、８・・・
Δ■検出用抵抗、９・・・電圧変換用抵抗、１０・・・
並列制御回路接続器、１１・・・負荷、１２・・・スト
レーキャパシタンス、 １３・・・交流フィルタ、 １５， １６・・・制御 ケーブル、 ２１・・・補正用コンデンサ、 用抵抗。 ２２・・・補正
Claims (1)
- 【特許請求の範囲】 常時所定の位相基準信号に同期して運転される複数台の
インバータ装置の並列運転を行うために、各インバータ
装置ごとに出力電圧検出回路および出力電流検出回路を
設けるとともに、並列運転を行うべき両インバータ装置
の電流検出回路間を制御ケーブルによって接続して両イ
ンバータ装置間の出力電流差を求める差電流検出回路を
形成し、各インバータ装置ごとに前記出力電圧検出回路
によって検出された出力電圧と前記差電流検出回路によ
って検出された出力電流差との積が零となるようにイン
バータ出力電圧位相を調整する有効電力調整手段を設け
たインバータ装置の並列運転制御装置において、 各インバータ装置の電流検出回路に、前記制御ケーブル
のストレーキャパシタンスを介して流れる電流により生
ずる前記出力電流差に対する誤差を補正するインピーダ
ンス素子からなる補正回路を設けたことを特徴とするイ
ンバータ装置の並列運転制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055501A JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1055501A JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237470A true JPH02237470A (ja) | 1990-09-20 |
| JP2703980B2 JP2703980B2 (ja) | 1998-01-26 |
Family
ID=13000403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1055501A Expired - Lifetime JP2703980B2 (ja) | 1989-03-08 | 1989-03-08 | インバータ装置の並列運転制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703980B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515069A (ja) * | 1991-04-25 | 1993-01-22 | Mitsubishi Electric Corp | ３相交流出力変換器の並列運転制御装置 |
-
1989
- 1989-03-08 JP JP1055501A patent/JP2703980B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515069A (ja) * | 1991-04-25 | 1993-01-22 | Mitsubishi Electric Corp | ３相交流出力変換器の並列運転制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2703980B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0492396B1 (en) | Parallel inverter system | |
| US5473528A (en) | Parallel connection of different types of AC power supplies of differing capacities | |
| US6356471B1 (en) | Dynamic feedback adaptive control system and method for paralleling electric power sources and an uninterruptible power supply including same | |
| EP0595319B1 (en) | PWM inverter control system and method | |
| CN100438297C (zh) | 电流平衡电路 | |
| JPS61254026A (ja) | 交流出力変換装置の並列運転制御装置 | |
| BRPI0716169A2 (pt) | mÉtodo para a regulaÇço de inversores | |
| JPH03293971A (ja) | ３相３値レベルインバータ | |
| US5668705A (en) | Wide range single-phase/polyphase switching power supply | |
| JPH02237470A (ja) | インバータ装置の並列運転制御装置 | |
| US6587360B2 (en) | Polyphase rectifying apparatus having single-phase rectifiers controlled by common control signal | |
| JPH0993929A (ja) | 並列冗長電源システム | |
| JP2008306831A (ja) | 高調波電流補償装置 | |
| JP2846679B2 (ja) | 電源ユニットの並列冗長運転方式 | |
| JPS5989537A (ja) | インバ−タの制御方式 | |
| JPH0739151A (ja) | スイッチング電源制御装置 | |
| SU1760533A1 (ru) | Устройство дл питани нагрузок стабилизированным напр жением посто нного тока | |
| JPH0284029A (ja) | インバータの制御方法 | |
| JPS61170240A (ja) | アクテイブフイルタ | |
| JP2593790Y2 (ja) | 並列供給する電圧発生回路 | |
| JPH06315277A (ja) | スイッチング電源の電流検出装置 | |
| JPH0315277A (ja) | 三相インバータ装置の制御回路 | |
| JPH0340761A (ja) | インバータの出力電圧制御回路 | |
| WO2026058434A1 (ja) | 無停電電源装置 | |
| JPS61231614A (ja) | 直流電源装置 |