JPH02237487A - デジタルサーボ装置 - Google Patents
デジタルサーボ装置Info
- Publication number
- JPH02237487A JPH02237487A JP1056690A JP5669089A JPH02237487A JP H02237487 A JPH02237487 A JP H02237487A JP 1056690 A JP1056690 A JP 1056690A JP 5669089 A JP5669089 A JP 5669089A JP H02237487 A JPH02237487 A JP H02237487A
- Authority
- JP
- Japan
- Prior art keywords
- error signal
- signal
- phase
- phase error
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はビデオテープレコーダ（ＶＴＲ）等におけるキ
ャプスタンモータ、シリンダモータの回転を制御するた
めのデジタルサーボ装置に関する。
ャプスタンモータ、シリンダモータの回転を制御するた
めのデジタルサーボ装置に関する。
（口）従来の技術
例えば、特開昭６３−２１１４０８号（ＧＯ５Ｄ １３
／６２）には、ＶＴＲ等に用いられるデジタルサーボ装
置の一例が示されている。この例では第２図に示す様な
構成となっている．（１）は位相エラー信号の作成手段
、（２）は速度エラー信号の作成手段であり、夫々１１
ビットの振幅を備えたエラー信号を出力する．（３）は
位相エラー信号における変換ゲイン（振幅の変化／位相
差の変化）を速度エラー信号のそれよりも小とするため
の分圧（１八）′￥−段、（・１）は加算手段である。
／６２）には、ＶＴＲ等に用いられるデジタルサーボ装
置の一例が示されている。この例では第２図に示す様な
構成となっている．（１）は位相エラー信号の作成手段
、（２）は速度エラー信号の作成手段であり、夫々１１
ビットの振幅を備えたエラー信号を出力する．（３）は
位相エラー信号における変換ゲイン（振幅の変化／位相
差の変化）を速度エラー信号のそれよりも小とするため
の分圧（１八）′￥−段、（・１）は加算手段である。
つまり、１１ビットで作成された位相エラー信号は上位
８ビットをとることにより１八に分圧して１１ビットの
速度エラー信号と加算が行なわれて出力される。
８ビットをとることにより１八に分圧して１１ビットの
速度エラー信号と加算が行なわれて出力される。
（ハ）発明が解決しようとする課題
以上の構成では、位相エラー信号を速度エラー信号と同
じビット数で作成した後、変換ゲインを小さくするため
に分圧して速度エラー信号に加算するため、位相エラー
信号の振幅が小さくなって、位相の引き込み範囲が狭く
なってしまう場合がある。
じビット数で作成した後、変換ゲインを小さくするため
に分圧して速度エラー信号に加算するため、位相エラー
信号の振幅が小さくなって、位相の引き込み範囲が狭く
なってしまう場合がある。
（二）課題を解決するための手段
本発明では、位相エラー信号の振幅を速度エラー信号よ
りも大きくなる様に作成し、′八に分圧して速度エラー
信号に加算する様にしている。
りも大きくなる様に作成し、′八に分圧して速度エラー
信号に加算する様にしている。
（ホ）作用
そこで、サーボの安定化のために分圧されることによっ
て、位相エラー信号における変換ゲインは速度エラー信
号のそれに対して小さくできるとともに、位相エラー信
号の振幅はあまり小さくしない様にできる。そこで、引
き込み範囲を広くすることができる。
て、位相エラー信号における変換ゲインは速度エラー信
号のそれに対して小さくできるとともに、位相エラー信
号の振幅はあまり小さくしない様にできる。そこで、引
き込み範囲を広くすることができる。
（へ）実施例
以下、図面に従い本発明の実施例を説明する。
実施例として、ＶＴＲのシリンダサーボ装置について、
説明する。この装置はワンチップマイクロコンピュータ
（ＨＤ６３０５Ｚ）により構成されている。
説明する。この装置はワンチップマイクロコンピュータ
（ＨＤ６３０５Ｚ）により構成されている。
マイクロコンピュータ（２０）には第３図の如く、Ｃ
Ｐ Ｕ （２１）、ＲＯＭ（２２）、レジスタ（又はＲ
ＡＭ） （２３）、入出力ポー｝ （２４）、第１タイ
マカウンタ（２５）、第２タイマカウンタ（レファレン
スカウ冫ク） （２６）等を有する。第３図はシリンダ
モータ用マイクロコンピュータであって、シリンダモー
タのＦＧ信号がインプットキャプチャ割り込み端子（２
７）に、垂直同期信号がマスク可能な割り込み端子（２
８）に、又シリンダモータのＰＧ信号がノンマスカラブ
ル割り込み端子（２９）に印加されている。又、ＶＴＲ
の動作モードを示す信号も供給されている。
Ｐ Ｕ （２１）、ＲＯＭ（２２）、レジスタ（又はＲ
ＡＭ） （２３）、入出力ポー｝ （２４）、第１タイ
マカウンタ（２５）、第２タイマカウンタ（レファレン
スカウ冫ク） （２６）等を有する。第３図はシリンダ
モータ用マイクロコンピュータであって、シリンダモー
タのＦＧ信号がインプットキャプチャ割り込み端子（２
７）に、垂直同期信号がマスク可能な割り込み端子（２
８）に、又シリンダモータのＰＧ信号がノンマスカラブ
ル割り込み端子（２９）に印加されている。又、ＶＴＲ
の動作モードを示す信号も供給されている。
入出力ポー｝ （２４）からはシリングモータの駆動回
路に供給される制御信号がＤ／Ａ変換回路（１４）に印
加される。
路に供給される制御信号がＤ／Ａ変換回路（１４）に印
加される。
第１、第２タイマカウンタ（２５）（２６）はマイクロ
コンピュータ（２０）のクロック（４ＭＨＺ）に関連し
て、１μｓｅｃの周期で計数値が変化する。そして第１
タイマカウンタ（２５）はインプットキャプチャ割り込
みに関連し、第２タイマカウンタ（２６）は、設定され
た数値と計数値が一致すると割り込みが発生し（カウン
タマッチ割り込み）、リセットされることにより、その
オーバーフローの周期を変更できる様になっている。
コンピュータ（２０）のクロック（４ＭＨＺ）に関連し
て、１μｓｅｃの周期で計数値が変化する。そして第１
タイマカウンタ（２５）はインプットキャプチャ割り込
みに関連し、第２タイマカウンタ（２６）は、設定され
た数値と計数値が一致すると割り込みが発生し（カウン
タマッチ割り込み）、リセットされることにより、その
オーバーフローの周期を変更できる様になっている。
又、記録時においては第２タイマカウンタ（２６）の計
数は、垂直同期信号と所定の関係となる様に垂直同期信
号により、第２タイマカウンタには所定値がプリセット
される。
数は、垂直同期信号と所定の関係となる様に垂直同期信
号により、第２タイマカウンタには所定値がプリセット
される。
次に、位相エラー信号、速度エラー信号の作成について
、第４図〜第７図に従い説明する。位相エラー信号及び
速度エラー信号は共にモータのＦＧ信号に基づいて作成
される。
、第４図〜第７図に従い説明する。位相エラー信号及び
速度エラー信号は共にモータのＦＧ信号に基づいて作成
される。
ＦＧ信号（イ）（モータの回転速度に関連する）が立下
がると、インプットキャプチャ割り込みが行なわれる。
がると、インプットキャプチャ割り込みが行なわれる。
つまり、その時の第１タイマカウンタ（２５）の計数値
（ａ）がまずインプットキャプチャレジスタ（図示せず
）に記憶される。これはＦＧ信号（イ）の立下り時点に
おいて，マイクロコンピュータ（２０）は何の動作を行
なっているか特定できず、この動作が終了してから第１
タイマカウンタの計数値を記憶したのでは、正確な位相
差の測定ができないからである。
（ａ）がまずインプットキャプチャレジスタ（図示せず
）に記憶される。これはＦＧ信号（イ）の立下り時点に
おいて，マイクロコンピュータ（２０）は何の動作を行
なっているか特定できず、この動作が終了してから第１
タイマカウンタの計数値を記憶したのでは、正確な位相
差の測定ができないからである。
ＦＧ信号（イ）の立下り時に行なっている動作が終了す
ると、ＦＧ信号の割り込み処理が行なわれる。この割り
込み処理では、この割り込み処理が開始された時点で第
１タイマカウンタ（２５）がリセットされ、その時のタ
イマデータ（ｂ）がレジスタＲ２に記憶される（７１
）ｏ又インプットキャプチャレジスタのデータ（ａ）は
レジスタＲ１に、第１タイマカウンタ（２５）のリセッ
トのタイミングの１ファレンスタイマ（２６）の計数値
（ｇ）はレジスタＲ５にストアされる（７２）（７３）
。
ると、ＦＧ信号の割り込み処理が行なわれる。この割り
込み処理では、この割り込み処理が開始された時点で第
１タイマカウンタ（２５）がリセットされ、その時のタ
イマデータ（ｂ）がレジスタＲ２に記憶される（７１
）ｏ又インプットキャプチャレジスタのデータ（ａ）は
レジスタＲ１に、第１タイマカウンタ（２５）のリセッ
トのタイミングの１ファレンスタイマ（２６）の計数値
（ｇ）はレジスタＲ５にストアされる（７２）（７３）
。
位相基準（ハ）（リファレンスタイマ（２６）のリセッ
トタイミング）とＦＧ信号の立下り（イ）との位相差デ
ータ（ＴＰ）は上記のデータを用いて次式のように求め
ることができる。
トタイミング）とＦＧ信号の立下り（イ）との位相差デ
ータ（ＴＰ）は上記のデータを用いて次式のように求め
ることができる。
ＴＰ”ｇ− （ｂ−ａ） ・・・・・・ （１
）この位相差データ（ＴＰ）から位相エラー信号を作成
するのは次の様にして行なわれる。（二）に示される様
に位相バイアス（ＴＣＰ） ．位相ロックレンジ（ＴＳ
Ｐ）、位相エラー信号（ＤＰＩ） （ｎビット）とす
ると Ｔ Ｐ＜ Ｔ ＣＰのとき ＤＰＩ＝ＯＴ Ｐ＞ Ｔ
ＤＰ＋Ｔ ＳＰのとき ＤＰＨ＝２”−１ＴＤＰ＋ＴＳ
Ｐ≧ＴＰ≧ＴＤＰのとき （２）この動作につ
いては第５図の（７５）〜（７９）に示されている。実
施例ではｎは１３である。
）この位相差データ（ＴＰ）から位相エラー信号を作成
するのは次の様にして行なわれる。（二）に示される様
に位相バイアス（ＴＣＰ） ．位相ロックレンジ（ＴＳ
Ｐ）、位相エラー信号（ＤＰＩ） （ｎビット）とす
ると Ｔ Ｐ＜ Ｔ ＣＰのとき ＤＰＩ＝ＯＴ Ｐ＞ Ｔ
ＤＰ＋Ｔ ＳＰのとき ＤＰＨ＝２”−１ＴＤＰ＋ＴＳ
Ｐ≧ＴＰ≧ＴＤＰのとき （２）この動作につ
いては第５図の（７５）〜（７９）に示されている。実
施例ではｎは１３である。
速度エラー信号は、第１タイマカウンタ（２５）によっ
て、ＦＧ信号（ａ）（第６図）の周期（ＴＦＧ）を計測
し、このデータに基づき作成される。
て、ＦＧ信号（ａ）（第６図）の周期（ＴＦＧ）を計測
し、このデータに基づき作成される。
速度エラー信号の場合、ＦＧ信号の２回の立下りで１個
のデータが作成される。すなわち、第６図に示した様に
、ＦＧ信号（ａ）の周期（ＴＦＧ）は次式のように求め
ることができる。
のデータが作成される。すなわち、第６図に示した様に
、ＦＧ信号（ａ）の周期（ＴＦＧ）は次式のように求め
ることができる。
ＴＦＧ＝ （Ｃ−０）＋ （ｂ−ａ）＝ （３）つま
り、位相差データ（ＴＰ）を求める場合と同じようにし
てＦＧ信号（ａ）の立下りのタイミングで、インプット
キャプチャレジスタに、この立下りタイミングでの第１
タイマカウンタ（２５）の計数値を記憶せしめる。ＦＧ
信号立下り時点でのマイクロコンピュータ（２０）の動
作が終了すると、ＦＧ信号による割り込み動作が行なわ
れる。そして第７図（９ｌ）〜（９４）の動作を行なう
ことにより、ＦＧ周期（ＴＦＧ）をマイクロコンピュー
タ動作状態にかかわりなく、正確に計測することができ
る。
り、位相差データ（ＴＰ）を求める場合と同じようにし
てＦＧ信号（ａ）の立下りのタイミングで、インプット
キャプチャレジスタに、この立下りタイミングでの第１
タイマカウンタ（２５）の計数値を記憶せしめる。ＦＧ
信号立下り時点でのマイクロコンピュータ（２０）の動
作が終了すると、ＦＧ信号による割り込み動作が行なわ
れる。そして第７図（９ｌ）〜（９４）の動作を行なう
ことにより、ＦＧ周期（ＴＦＧ）をマイクロコンピュー
タ動作状態にかかわりなく、正確に計測することができ
る。
第６図に示されている様に、速度バイアス（ＴＤＳ）、
速度ロックレンジ（ＴＳＳ） 、速度エラー信号（ Ｄ
ＳＰ）とすると、ＦＧ周期データ（ＴＦＧ）から位相
エラー信号は次の様に作成される（実施例ではｍ＝１１
）。
速度ロックレンジ（ＴＳＳ） 、速度エラー信号（ Ｄ
ＳＰ）とすると、ＦＧ周期データ（ＴＦＧ）から位相
エラー信号は次の様に作成される（実施例ではｍ＝１１
）。
Ｔ ＦＧ＜ Ｔ ＤＳのとき ＤＳＰ＝ＯＴ ＦＧ＞
Ｔ ｏｓ＋”ｒ ｓｓのとき Ｄ ＳＰ＝２”−１Ｔ
ＤＳ十Ｔ ５５≧ＴＦＧ≧ＴＤＳのとき （４
）この動作については第７図の（９５）〜（９９）に示
されている。又、速度エラー信号ＤＳＰ作成後、データ
（ｃ ）（ｄ．）を次回のＦＧ割り込み処理に用いるた
め、夫々、レジスタＲ３、Ｒ４に転送する（第７図、（
１００）（１０１））。そして、元の処理に戻る（１０
２）。
Ｔ ｏｓ＋”ｒ ｓｓのとき Ｄ ＳＰ＝２”−１Ｔ
ＤＳ十Ｔ ５５≧ＴＦＧ≧ＴＤＳのとき （４
）この動作については第７図の（９５）〜（９９）に示
されている。又、速度エラー信号ＤＳＰ作成後、データ
（ｃ ）（ｄ．）を次回のＦＧ割り込み処理に用いるた
め、夫々、レジスタＲ３、Ｒ４に転送する（第７図、（
１００）（１０１））。そして、元の処理に戻る（１０
２）。
実際には、人力されるＦＧ信号をソフト的に八分周して
速度エラー信号を作成し、更に１八分周して位相エラー
信号を作成する。定常時のＦＧ周波数７ ２ ０Ｈｚと
すると、速度系では３６０Ｈｚ、位相系では１８０Ｈｚ
のサンプリング周波数でサーボが行なわれることになる
。
速度エラー信号を作成し、更に１八分周して位相エラー
信号を作成する。定常時のＦＧ周波数７ ２ ０Ｈｚと
すると、速度系では３６０Ｈｚ、位相系では１８０Ｈｚ
のサンプリング周波数でサーボが行なわれることになる
。
そして、上記の如く作成された位相エラー信号と速度エ
ラー信号を合成して、シリンダモータの制御信号を出力
する。
ラー信号を合成して、シリンダモータの制御信号を出力
する。
ここで、前述の如く、位相エラー信号は１３ビットの振
幅を有し、速度エラー信号は１１ビットの振幅を有する
。つまり、位相エラー信号の振幅の方が大きくなる様に
作成される。そして両エラー信号作成時における変換ゲ
イン（位相差（時間差）の変化に対するエラー信号レベ
ルの変化の割合：第４図、第６図における傾き）は同じ
である（第３図参照）。
幅を有し、速度エラー信号は１１ビットの振幅を有する
。つまり、位相エラー信号の振幅の方が大きくなる様に
作成される。そして両エラー信号作成時における変換ゲ
イン（位相差（時間差）の変化に対するエラー信号レベ
ルの変化の割合：第４図、第６図における傾き）は同じ
である（第３図参照）。
この位相エラー信号は上位ＩＯビットを利用することに
より１八の振幅となり、変換ゲインも低下する（傾きが
ゆるくなる）。つまり、従来例と同様に、′八に分圧し
ても、まだ１０ビット分の振幅を、位相エラー信号は備
えており、引き込み範囲が広く設定できる。
より１八の振幅となり、変換ゲインも低下する（傾きが
ゆるくなる）。つまり、従来例と同様に、′八に分圧し
ても、まだ１０ビット分の振幅を、位相エラー信号は備
えており、引き込み範囲が広く設定できる。
そして、位相エラー信号と速度エラー信号の加算後のエ
ラー信号は１２ビットの信号にクリップされ（（１ ２
”− １ ）よりも大きいときは（１２１１−１）の
レベルとする）、ＣＰＵから出力されることになる。
ラー信号は１２ビットの信号にクリップされ（（１ ２
”− １ ）よりも大きいときは（１２１１−１）の
レベルとする）、ＣＰＵから出力されることになる。
（ト）発明の効果
以上述べた様に、本発明によれば、位相エラー信号を速
度エラー信号の振幅よりも大きい振幅となる様に作成し
、その後分圧して速度エラー信号と加算する様にしてい
るので、分圧後の位相エラー信号の振幅を十分大きくす
ることができ、引き込み範囲を拡大することができる。
度エラー信号の振幅よりも大きい振幅となる様に作成し
、その後分圧して速度エラー信号と加算する様にしてい
るので、分圧後の位相エラー信号の振幅を十分大きくす
ることができ、引き込み範囲を拡大することができる。
第１図は本発明実施例を示すブロック図、第２図は従来
例を示すブロック図、第３図は位相エラー及び速度エラ
ー信号の関係を示す説明図、第４図、第５図、第６図、
第７図は、エラー信号作成を説明する説明図である。 （１）・・・位相エラー信号作成手段、（２）・・・速
度エラー信号作成手段、（４）・・・加算手段。
例を示すブロック図、第３図は位相エラー及び速度エラ
ー信号の関係を示す説明図、第４図、第５図、第６図、
第７図は、エラー信号作成を説明する説明図である。 （１）・・・位相エラー信号作成手段、（２）・・・速
度エラー信号作成手段、（４）・・・加算手段。
Claims (1)
- （１）所定クロック信号を計数するカウンタの計数値を
用いて位相差若しくは周期を測定して位相エラー信号及
び速度エラー信号を作成するデジタルサーボ装置におい
て、位相エラー信号の振幅を速度エラー信号の振幅より
も大きく作成して、この位相エラー信号を１／ｎに分圧
した後前記速度エラー信号と合成してなるデジタルサー
ボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056690A JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056690A JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237487A true JPH02237487A (ja) | 1990-09-20 |
| JPH0817593B2 JPH0817593B2 (ja) | 1996-02-21 |
Family
ID=13034445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056690A Expired - Fee Related JPH0817593B2 (ja) | 1989-03-08 | 1989-03-08 | デジタルサーボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817593B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003079175A (ja) * | 2001-09-04 | 2003-03-14 | Canon Inc | モータ回転制御手段、およびモータ回転制御手段を備えた画像形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129880A (ja) * | 1986-11-14 | 1988-06-02 | Matsushita Electric Ind Co Ltd | 位相比較回路 |
-
1989
- 1989-03-08 JP JP1056690A patent/JPH0817593B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129880A (ja) * | 1986-11-14 | 1988-06-02 | Matsushita Electric Ind Co Ltd | 位相比較回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003079175A (ja) * | 2001-09-04 | 2003-03-14 | Canon Inc | モータ回転制御手段、およびモータ回転制御手段を備えた画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817593B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817593B2 (ja) | デジタルサーボ装置 | |
| JP2557636B2 (ja) | 回転制御装置 | |
| JP2639925B2 (ja) | 位相基準周期自動設定装置 | |
| JP2680573B2 (ja) | 自動位相調整装置 | |
| JP2819127B2 (ja) | 位相測定回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JP2990744B2 (ja) | ジョグ装置 | |
| JPS62141995A (ja) | モ−タ制御装置 | |
| JPH0720383B2 (ja) | デジタルサ−ボ装置 | |
| JPS62279562A (ja) | デ−タ抜取り方法及びデ−タ抜取り装置 | |
| JPH0447776Y2 (ja) | ||
| JPS6132253A (ja) | 電子編集サーボ装置 | |
| JPS59139880A (ja) | モ−タ回転速度制御方法 | |
| JPH0286326A (ja) | 分周装置 | |
| JPH0341654A (ja) | 情報再生装置 | |
| JPH07105095B2 (ja) | シリンダ位相サーボ装置 | |
| JPH0230107B2 (ja) | Jikikirokuyomitorihoshiki | |
| JPH0557831B2 (ja) | ||
| JPH06101951B2 (ja) | デジタル位相サ−ボ回路 | |
| JPS61224890A (ja) | 速度制御装置 | |
| JPS6076065A (ja) | トラツキングエラ−信号生成回路 | |
| JPH0775477B2 (ja) | 周波数弁別装置 | |
| JPH02241382A (ja) | モータの制御装置 | |
| JPH02177154A (ja) | 位相制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |