JPH02238655A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH02238655A JPH02238655A JP1059018A JP5901889A JPH02238655A JP H02238655 A JPH02238655 A JP H02238655A JP 1059018 A JP1059018 A JP 1059018A JP 5901889 A JP5901889 A JP 5901889A JP H02238655 A JPH02238655 A JP H02238655A
- Authority
- JP
- Japan
- Prior art keywords
- lead part
- capacitor
- insulator
- semiconductor package
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の改良されたパッケージの構造に関
する。
する。
従来、半導体パッケージに使用されているリードフレー
ムを用いたパッケージ構造の一例を第３図の断面図に示
す。即ち、リードフレーム１１は素子搭載部１２とリー
ド部１３を有しており、素子搭載部１２上に半導体素子
１５をマウント用ロー材１４によって搭載し、半導体素
子１５の電極とリード部１３とをポンディング用金属線
１６で接続している。そして、全体を封止樹脂１７で封
止して半導体パッケージを構成している。
ムを用いたパッケージ構造の一例を第３図の断面図に示
す。即ち、リードフレーム１１は素子搭載部１２とリー
ド部１３を有しており、素子搭載部１２上に半導体素子
１５をマウント用ロー材１４によって搭載し、半導体素
子１５の電極とリード部１３とをポンディング用金属線
１６で接続している。そして、全体を封止樹脂１７で封
止して半導体パッケージを構成している。
上述した従来の半導体パッケージで構成される半導体装
置では、プリント回路基板等に実装する際にコンデンサ
やインダクタンスを接続する場合には、これらの部品を
外付け部品として実装する必要がある。このため、実装
に際しての部品数が増大し、実装作業が煩雑になるとと
もに、実装スペースが増大して実装密度が低下されると
いう問題がある。
置では、プリント回路基板等に実装する際にコンデンサ
やインダクタンスを接続する場合には、これらの部品を
外付け部品として実装する必要がある。このため、実装
に際しての部品数が増大し、実装作業が煩雑になるとと
もに、実装スペースが増大して実装密度が低下されると
いう問題がある。
本発明は上述した問題を解消した半導体パッケージを提
供することを目的とする。
供することを目的とする。
本発明の半導体パッケージは、導電性材料からなるリー
ドフレームのリード部に絶縁体を介して導電性材料のイ
ンナリード部を接続し、リードフレームの素子搭載部に
搭載した半導体素子をこのインナリード部に電気接続し
た構成としている。
ドフレームのリード部に絶縁体を介して導電性材料のイ
ンナリード部を接続し、リードフレームの素子搭載部に
搭載した半導体素子をこのインナリード部に電気接続し
た構成としている。
上述した構成では、インナリード部．絶縁体及びリード
部でコンデンサを構成し、或いは絶縁体に設けたメタル
パターンでインダクタンス等の素子を構成し、これら受
動素子を半導体パッケージ内に一体的に形成する。
部でコンデンサを構成し、或いは絶縁体に設けたメタル
パターンでインダクタンス等の素子を構成し、これら受
動素子を半導体パッケージ内に一体的に形成する。
次に、本発明を図面を参照して説明する。
（第１実施例）
第１図は本発明の第１実施例の断面図である。
導電性材料からなるリードフレーム１は、半導体素子搭
載部２とリード部３とで構成される。前記素子搭載部２
にはロー材４を用いて半導体素子５を搭載している。ま
た、リード部３はインナリード部３ａを別体に構成し、
絶縁体８を介してリード部３の先端に一体的に接続した
構成としている。これにより、リード部３では絶縁体８
を誘電体とし、インナリード部３ａを他方の電極とする
コンデンサを構成することになる。
載部２とリード部３とで構成される。前記素子搭載部２
にはロー材４を用いて半導体素子５を搭載している。ま
た、リード部３はインナリード部３ａを別体に構成し、
絶縁体８を介してリード部３の先端に一体的に接続した
構成としている。これにより、リード部３では絶縁体８
を誘電体とし、インナリード部３ａを他方の電極とする
コンデンサを構成することになる。
そして、半導体素子５の電極とリード部３とをボンディ
ング用金属線６によって相互に電気接続している。この
とき、コンデンサを接続する必要がある場合には、ポン
ディング用金属線６をインナリード部３ａに接続してい
る。しかる上で、全体を封止樹脂７により封止している
。
ング用金属線６によって相互に電気接続している。この
とき、コンデンサを接続する必要がある場合には、ポン
ディング用金属線６をインナリード部３ａに接続してい
る。しかる上で、全体を封止樹脂７により封止している
。
この構成によれば、リード部３ではインナリード部３ａ
と絶縁体８によってコンデンサが構成されることになり
、ボンディング用金属線６をインナリード部３ａに接続
したときには、コンデンサが一体的に接続されることに
なる。そして、このコンデンサは半導体素子５と共に封
止樹脂７内に一体的に封止されるため、この半導体パッ
ケージを実装する際にはコンデンサを外付け部品として
用意する必要はなく、実装を容易にするとともに、実装
スペースの低減を実現できる。
と絶縁体８によってコンデンサが構成されることになり
、ボンディング用金属線６をインナリード部３ａに接続
したときには、コンデンサが一体的に接続されることに
なる。そして、このコンデンサは半導体素子５と共に封
止樹脂７内に一体的に封止されるため、この半導体パッ
ケージを実装する際にはコンデンサを外付け部品として
用意する必要はなく、実装を容易にするとともに、実装
スペースの低減を実現できる。
（第２実施例）
第２図は本発明の第２実施例の平面図である。
この第２実施例の断面構造は第１実施例と同じであり、
同一部分には同一符号を付してある。
同一部分には同一符号を付してある。
こ９実施例では、リード部３に設ける絶縁体８のうち、
一部の絶縁体８Ａを充分に長く形成し、かつこの絶縁体
８Ａの表面一部にインダクタンス用のメタルパターン９
を形成している。そして、インダクタンスの接続が必要
とされる場合には、このメタルパターン９に対応するイ
ンナリード部３ａにボンディング用金属線６を接続して
いる。
一部の絶縁体８Ａを充分に長く形成し、かつこの絶縁体
８Ａの表面一部にインダクタンス用のメタルパターン９
を形成している。そして、インダクタンスの接続が必要
とされる場合には、このメタルパターン９に対応するイ
ンナリード部３ａにボンディング用金属線６を接続して
いる。
したがって、絶縁体８Ａが充分に長いため、リード部３
とインナリード部３ａとの間はコンデンサとして構成さ
れるよりもインダクタンスとして構成されることになり
、結果として半導体パッケージ内にインダクタンスが一
体的に接続されることになる。他のリード部３ではコン
デンサが構成されることはいうまでもない。
とインナリード部３ａとの間はコンデンサとして構成さ
れるよりもインダクタンスとして構成されることになり
、結果として半導体パッケージ内にインダクタンスが一
体的に接続されることになる。他のリード部３ではコン
デンサが構成されることはいうまでもない。
これにより、半導体パッケージの実装に際しては、イン
ダクタンスを外付け部品として用意する必要はなく、実
装の容易化、実装スペースの低減が実現できる。
ダクタンスを外付け部品として用意する必要はなく、実
装の容易化、実装スペースの低減が実現できる。
なお、同様にして絶縁体に抵抗素子を形成すれば、半導
体パッケージ内に抵抗を構成することも可能である。
体パッケージ内に抵抗を構成することも可能である。
〔発明の効果］
以上説明したように本発明は、リードフレームのリード
部に絶縁体を介してインナリード部を接続し、これらイ
ンナリード部，絶縁体及びリード部でコンデンサを構成
し、或いは絶縁体に設けたメタルパターンでインダクタ
ンス等の素子を構成しているので、これら受動素子を一
体的に形成した半導体パッケージを構成でき、実装の容
易化を図るとともに、実装スペースの低減を図ることが
できる効果がある。
部に絶縁体を介してインナリード部を接続し、これらイ
ンナリード部，絶縁体及びリード部でコンデンサを構成
し、或いは絶縁体に設けたメタルパターンでインダクタ
ンス等の素子を構成しているので、これら受動素子を一
体的に形成した半導体パッケージを構成でき、実装の容
易化を図るとともに、実装スペースの低減を図ることが
できる効果がある。
第１図は本発明の第１実施例の縦断面図、第２図は本発
明の第２実施例の平面図、第３図は従来構造の縦断面図
である。 １．１１・・・リードフレーム、２．１２・・・素子搭
載部、３，１３・・・リード部、４．１４・・・ロー材
、５．１５・・・半導体素子、６．１６・・・ボンディ
ング用金属線、７，１７・・・封止樹脂、８，８Ａ・・
・絶縁体、９・・・メタルパターン（インダクタンス）
。 第２ 図 ９ノタルハフーン 第３ 図
明の第２実施例の平面図、第３図は従来構造の縦断面図
である。 １．１１・・・リードフレーム、２．１２・・・素子搭
載部、３，１３・・・リード部、４．１４・・・ロー材
、５．１５・・・半導体素子、６．１６・・・ボンディ
ング用金属線、７，１７・・・封止樹脂、８，８Ａ・・
・絶縁体、９・・・メタルパターン（インダクタンス）
。 第２ 図 ９ノタルハフーン 第３ 図
Claims (1)
- １、導電性材料からなるリードフレームのリード部に絶
縁体を介して導電性材料のインナリード部を接続し、前
記リードフレームの素子搭載部に搭載した半導体素子を
前記インナリード部に電気接続したことを特徴とする半
導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059018A JPH02238655A (ja) | 1989-03-10 | 1989-03-10 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059018A JPH02238655A (ja) | 1989-03-10 | 1989-03-10 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238655A true JPH02238655A (ja) | 1990-09-20 |
Family
ID=13101131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059018A Pending JPH02238655A (ja) | 1989-03-10 | 1989-03-10 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459350A (en) * | 1993-01-13 | 1995-10-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed type semiconductor device |
| US5589709A (en) * | 1992-12-03 | 1996-12-31 | Linear Technology Inc. | Lead frame capacitor and capacitively-coupled isolator circuit using same |
-
1989
- 1989-03-10 JP JP1059018A patent/JPH02238655A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589709A (en) * | 1992-12-03 | 1996-12-31 | Linear Technology Inc. | Lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5650357A (en) * | 1992-12-03 | 1997-07-22 | Linear Technology Corporation | Process for manufacturing a lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5926358A (en) * | 1992-12-03 | 1999-07-20 | Linear Technology Corporation | Lead frame capacitor and capacitively-coupled isolator circuit using same |
| US5945728A (en) * | 1992-12-03 | 1999-08-31 | Linear Technology Corporation | Lead frame capacitor and capacitively coupled isolator circuit |
| US5459350A (en) * | 1993-01-13 | 1995-10-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed type semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP2509027B2 (ja) | 半導体装置 | |
| KR100443688B1 (ko) | 표면 탄성파 장치 및 그 제조 방법 | |
| JPH0740790B2 (ja) | 大電力パワ−モジユ−ル | |
| JP2938344B2 (ja) | 半導体装置 | |
| JPH02238655A (ja) | 半導体パッケージ | |
| JPH0576804B2 (ja) | ||
| JPH03187253A (ja) | 半導体装置 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JPH02246126A (ja) | 半導体装置 | |
| JPH02253650A (ja) | リードフレーム | |
| JPH0412538A (ja) | 半導体装置 | |
| JPH0697319A (ja) | セラミックパッケージ | |
| JPH04317364A (ja) | 樹脂封止型半導体装置とそれの製造に使用するリードフレーム | |
| JPH03248455A (ja) | リードフレーム | |
| JPH05211279A (ja) | 混成集積回路 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH01140648A (ja) | 樹脂封止型半導体装置 | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JP2519771B2 (ja) | 電気部品の封止構造 | |
| JPH09139458A (ja) | 半導体装置 | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01215049A (ja) | 半導体装置 | |
| JPS634662A (ja) | 電子回路装置 | |
| JPH04168760A (ja) | 半導体装置用パッケージ |