JPH04168760A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH04168760A JPH04168760A JP2295950A JP29595090A JPH04168760A JP H04168760 A JPH04168760 A JP H04168760A JP 2295950 A JP2295950 A JP 2295950A JP 29595090 A JP29595090 A JP 29595090A JP H04168760 A JPH04168760 A JP H04168760A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- semiconductor device
- package
- inductance
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/759—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a laterally-adjacent discrete passive device
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の改良されたパッケージの構造に
関する。
関する。
従来の半導体装置用パッケージに半導体素子を搭載した
後の断面図の一例を第3図に示す、従来使用されている
リードフレームは、半導体素子搭載部17と内部リード
1つを有し、半導体素子搭載部17上に半導体素子15
をマウント用ロー材16によって搭載し、半導体素子1
5上の電極と内部リード19とをボンディング用金属線
18で接続し、封止樹脂20で封止されている。
後の断面図の一例を第3図に示す、従来使用されている
リードフレームは、半導体素子搭載部17と内部リード
1つを有し、半導体素子搭載部17上に半導体素子15
をマウント用ロー材16によって搭載し、半導体素子1
5上の電極と内部リード19とをボンディング用金属線
18で接続し、封止樹脂20で封止されている。
上述した従来の半導体装置用パッケージは、パッケージ
内にコンデンサまたはインダクタンスを内蔵することが
非常に困難であるため、この半導体装置用パッケージを
使用した製品を実装する際には、必要なコンデンサまた
はインダクタンスを外付は部品として同時に実装しなけ
ればならないという欠点がある。
内にコンデンサまたはインダクタンスを内蔵することが
非常に困難であるため、この半導体装置用パッケージを
使用した製品を実装する際には、必要なコンデンサまた
はインダクタンスを外付は部品として同時に実装しなけ
ればならないという欠点がある。
本発明は導電性材料から成るリードフレームを有する半
導体装置用のパッケージにおいて、内部リードの一部が
導電性材料、電気的絶縁材料および導電性材料の3層構
造をしていることを特徴とする。
導体装置用のパッケージにおいて、内部リードの一部が
導電性材料、電気的絶縁材料および導電性材料の3層構
造をしていることを特徴とする。
次に、本発明について図面を参照して説明する。第1図
は、本発明の第1の実施例の断面図である。導電性材料
から成るリードフレームにおいて、半導体素子搭載部3
上に半導体素子1をマウント用ロー材2によって搭載し
、半導体素子]上の電極と一部に導電性材料、電気的絶
縁材料5および導電性材料の3層構造を有する内部リー
ド6の上面の導電性材料部分とをボンディング用金属線
4によって接続する。内部リード6の外側から見ると電
気的絶縁材料5の部分がコンデンサの役割をはなし、半
導体装置用パッケージ内に容易にコンデンサを形成する
ことができる。また、封止樹脂7で封止した後の外観は
、従来の半導体装置用パッケージと同一外観である。
は、本発明の第1の実施例の断面図である。導電性材料
から成るリードフレームにおいて、半導体素子搭載部3
上に半導体素子1をマウント用ロー材2によって搭載し
、半導体素子]上の電極と一部に導電性材料、電気的絶
縁材料5および導電性材料の3層構造を有する内部リー
ド6の上面の導電性材料部分とをボンディング用金属線
4によって接続する。内部リード6の外側から見ると電
気的絶縁材料5の部分がコンデンサの役割をはなし、半
導体装置用パッケージ内に容易にコンデンサを形成する
ことができる。また、封止樹脂7で封止した後の外観は
、従来の半導体装置用パッケージと同一外観である。
また、コンデンサを必要としない場合は、半導体素子コ
、上の電極と内部リード6′の3層構造部分以外とをホ
ンディング用金属線4′によって接続することにより、
従来の半導体装置用パッケージと同様の使い方ができる
。
、上の電極と内部リード6′の3層構造部分以外とをホ
ンディング用金属線4′によって接続することにより、
従来の半導体装置用パッケージと同様の使い方ができる
。
第2図は、本発明の第2の実施例の断面図である。導電
性材料から成るリードフレームにおいて、半導体素子搭
載部10上に半導体素子8をマウント用ロー材9によっ
て搭載し、半導体素子8上の電極と導電性材料、側面に
インダクタンス用メタル・パターニングを施した電気的
絶縁材料12および導電性材料の3層構造を有する内部
リード13の上面の導電性材料部分とをホンディング用
金属線1によって接続する。この内部リード13の外側
からみると、メタル・パターニングを施した電気的絶縁
材料12の部分がインダクタンスの役割をはなし、半導
体装置用パッケージ内に容易にインダクタンスを形成で
きるという利点がある。
性材料から成るリードフレームにおいて、半導体素子搭
載部10上に半導体素子8をマウント用ロー材9によっ
て搭載し、半導体素子8上の電極と導電性材料、側面に
インダクタンス用メタル・パターニングを施した電気的
絶縁材料12および導電性材料の3層構造を有する内部
リード13の上面の導電性材料部分とをホンディング用
金属線1によって接続する。この内部リード13の外側
からみると、メタル・パターニングを施した電気的絶縁
材料12の部分がインダクタンスの役割をはなし、半導
体装置用パッケージ内に容易にインダクタンスを形成で
きるという利点がある。
以上説明したように本発明は、導電性材料から成るリー
ドフレームを有する半導体装置用パッケージにおいて、
内部リードの一部が導電性材料、電気的絶縁材料および
導電性材料の3層構造を有することにより、コンデンサ
またはインダクタンスが容易に半導体装置用パッケージ
内に形成することができ、かつ、従来の半導体装置用パ
ッケージの外観と同一に仕上けることができ、実装する
際にコンデンサまたはインダクタンス等の外付は部分を
低減でき、実装面積を小さくできるという効果かある。
ドフレームを有する半導体装置用パッケージにおいて、
内部リードの一部が導電性材料、電気的絶縁材料および
導電性材料の3層構造を有することにより、コンデンサ
またはインダクタンスが容易に半導体装置用パッケージ
内に形成することができ、かつ、従来の半導体装置用パ
ッケージの外観と同一に仕上けることができ、実装する
際にコンデンサまたはインダクタンス等の外付は部分を
低減でき、実装面積を小さくできるという効果かある。
第1図は、本発明の第1の実施例の断面図、第2図は本
発明の第2の実施例の断面図、第3図は従来例の断面図
である。 1.8.15・・・半導体素子、2,9.16・・・マ
ウント用ロー材、3,10.17・・・半導体素子搭載
部、4.4’、11.18・・ホンディング用金属線、
5・・・電気的絶縁材料、6.6’ 、13・・・半導
体材料、電気的絶縁材料、導電性材料の3層構造を有す
る内部リード、7,14.20・・封止樹脂、12・・
・側面にインダクタンス用のメタル・パターニングを施
した電気的絶縁材料、19・・・内部リード。
発明の第2の実施例の断面図、第3図は従来例の断面図
である。 1.8.15・・・半導体素子、2,9.16・・・マ
ウント用ロー材、3,10.17・・・半導体素子搭載
部、4.4’、11.18・・ホンディング用金属線、
5・・・電気的絶縁材料、6.6’ 、13・・・半導
体材料、電気的絶縁材料、導電性材料の3層構造を有す
る内部リード、7,14.20・・封止樹脂、12・・
・側面にインダクタンス用のメタル・パターニングを施
した電気的絶縁材料、19・・・内部リード。
Claims (1)
- 導電性材料から成るリードフレームを有する半導体装
置用パッケージにおいて、内部リードの一部が導電性材
料、電気的絶縁材料および導電性材料の3層構造を有し
ていることを特徴とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295950A JPH04168760A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295950A JPH04168760A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168760A true JPH04168760A (ja) | 1992-06-16 |
Family
ID=17827203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295950A Pending JPH04168760A (ja) | 1990-11-01 | 1990-11-01 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034444A1 (en) * | 1997-12-25 | 1999-07-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1990
- 1990-11-01 JP JP2295950A patent/JPH04168760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034444A1 (en) * | 1997-12-25 | 1999-07-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| JPH04168760A (ja) | 半導体装置用パッケージ | |
| JPS6254456A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JPS63147339A (ja) | 半導体装置 | |
| JPS63244657A (ja) | 半導体装置 | |
| JPH02238655A (ja) | 半導体パッケージ | |
| JPH0936305A (ja) | ダイオードとコンデンサとを備えたチップ型複合素子の構造 | |
| JPH09252076A (ja) | Ic及びic用リードフレーム | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02114943U (ja) | ||
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH01215049A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02129738U (ja) | ||
| JPH01186660A (ja) | 半導体素子用容器 | |
| JPH0777242B2 (ja) | 半導体素子用容器 | |
| JPH02181460A (ja) | 半導体装置 | |
| JPH02125643A (ja) | 樹脂封止型半導体装置 | |
| JPH01305543A (ja) | 半導体装置 | |
| JPH05335501A (ja) | 半導体装置 |