JPH02238708A - 複合デジタルフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、複数のデジタルフィルタを互いに直列に接続
してなる複合デジタルフィルタに関する。

背景技術 デジタルフィルタの周波数領域あるいは時間領域におけ
る減衰特性を所望のものとすべく複合デジタルフィルタ
が用いられている。

第４図（Ａ）は、２つのデジタルフィルタ１０２及び１
０３によって構成された複合デジタルフィルタの例を示
しており、入力データＸ（ｎＴ）は、デジタルフィルタ
１０２によってＨ　（Ｚ）なる２倍オーバーサンプリン
グの演算処理がなされる。この演算処理によるフィルタ
特性を周波数領域で示すと、第４図（Ｃ）の如くデータ
サンプリング周波数ｆＳよりも低い領域において通過帯
域Δｆ１のローバス特性を示す。デジタルフィルタ２の
出力データはデジタルフィルタ１０３に供給される。

デジタルフィルタ１０３は、上記出力データに対して４
倍オーバーサンプリングの演算処理Ｇ（Ｚ）をなして出
力データＹ（ｎＴ）を得る。この演算処理によるフィル
タ特性を周波数領域で示すと、第４図（Ｄ）の如くデー
タサンプリング周波数ｆＳの２倍の周波数２ｆｓよりも
低い領域において通過帯域Δｆ２のローバス特性を呈す
る。

従って、デジタルフィルタ１０２及び１０３からなる複
合デジタルフィルタの特性Ｋ　（ｆ）は、嬰領域におい
て第４図（Ｂ）の如く通過帯域がΔｆ１のローパス特性
で、しかも周波数ｆＳ〜３ｆＳまでの高城周波数成分が
十分に抑圧されたものとなる。

デジタルフィルタ１０２及び１０３は、例えばＦ　Ｉ　
Ｒ　（Ｆｉｎｉｔｅ　Ｉｍｐｌｕｓｅ　Ｒｅｓｐｏｎｓ
ｅ）フィルタによって構成される。デジタルフィルタ１
０２を非再帰型の１３次ＦＩＲフィルタで構成した例を
第７図を参照しつつ説明する。

第７図において、周波数ｆＳでサンプリングされた人力
データＸ　（ｎＴ）は互いに直列に接続されかつ周波数
ｆＳのクロックに同期して動作する遅延素子１〜１２に
よって順次遅延せしめられる。

入力データ及び各遅延素子の出力データは夫々係数乗算
器２１〜３３に供給され、係数値ｋ　（＋６）〜Ａ　（
−６）が乗ぜられる。係数乗算器２１〜３３の各乗算出
力は加算器４０により加算されて出力データＹ　（ｎＴ
）となる。

係数乗算器２１〜３３の各係数Ａ　（ｎ）は第４図（Ｃ
）に示されるローパス特性を逆フーリエ変換して第５図
の如きインパルス応答特性Ａ（ｎＴ）を得て、Ｔ（＝１
／２ｆｓ）秒毎のインパルス応答の振幅値Ａｎ　Ｃ＝ｈ
　（ｎＴ））を乗算器の係数Ａ　（ｎ）として定められ
る。

かかる型式のＦＩＲフィルタの出力Ｈ　（Ｚ）を一般式
で表わせば、次式の如くなる。

二二に、ｋは、０，１，２．３・・・・・・ｍであり、
４，は時系列的に表わした／ｌ，，であり、ｚ−ｋは遅
延データを示す。なお、Ｋは０からｍまでの全ての整数
に限らず設計の都合によりいずれかの整数を欠くことも
ある。

ところで、装置に小型化、低価格等が要求されることか
ら、デジタル信号処理ＩＣによってＦＩＲフィルタを構
成する。この場合、既述の如く１３個の係数乗算器を備
えるのではなく、演算回路の時分割処理によって１サン
プル時間に１３回の乗算をなす構成とする。

しかしながら、乗算には比較的に時間を要し、１サンプ
ル時間内になし得る乗算回数には限界がある。

そこで、第８図及び第９図の如き回路構成上の工夫によ
り乗算回数を減らしている。

第８図に示されたＦＩＲフィルタは、いわゆる直線位相
特性を利用したものであり、第５図から読取られた係数
値がＡ　（−６）　−Ａ　（＋６）　，　　，４（−５
）−Ａ　（＋５），ｋ　（−４）−ｋ　（＋４）．・・
・・・・，　　ｋ　（−１）　−Ａ　（＋１）なる関係
があることを活用して、係数乗算器２１〜２６を削除し
、代りに加算器４１〜４６を用いて乗算回数を７回に減
らし、同じ演算結果を得ている。この場合、乗算回路よ
りも加算回路の方が回路構成が簡単であること、また、
乗算よりも加算の方が演算時間が短いことにより、ＦＩ
Ｒフィルタにおけるデータ処理時間が短縮される。

第９図に示されたＦＩＲフィルタは、更に、第５図にお
いて係数値４（±６＞．ＡＣ±４）．Ａ（±２）がいず
れも０となることに着目して、第８図の回路構成から加
算器４２．４４及び４６、乗算器２９．３１及び３３を
省略している。その結果、乗算回数は４回に減少する。

なお、第７図乃至第９図において対応する部分には同一
符号が付されている。

デジタルフィルタ１０３は、例えば非再帰型の９次ＦＩ
Ｒフィルタによって構成される。この９次ＦＩＲフィル
タの係数乗算器（図示せず）の各係数値９（ｎ）は、第
４図（Ｄ）に示されるローパス特性を逆フーリエ変換す
ることにより得られた第６図の如きインパルス応答ｔ（
ｎＴ）により、振幅値含ｎ一乗算器係数９（ｎ）として
定められる。そして、既述した第７図〜第９図の如き回
路簡略化がなされている。

ところで、例えば１００次以上の高次のＦＩＲフィルタ
ではリップル分が少ないため、第５図及び第６図に示さ
れるセンター値Ａｏ及び｝。を乗ずる係数乗算器の係数
が略１となるので、更に第９図の回路を第３図に示され
る回路の如く簡略化し得る。

ところが、複数のデジタルフィルタからなる複合デジタ
ルフィルタでは、フィルタ全体の演算量は極めて膨大な
ものとなり、個々のデジタルフィルタを比較的に低い次
数で設計せざるを得ない。

その結果、第１０図に示されるようにフィルタの通過域
においてリツブル分δが発生し、振幅値Ｈ（ｆ）が１．
０を越える。そうすると、入力レベルが高くなったとき
フィルタの演算回路がオーバーフローし、フィルタ出力
に大きな歪が発生する。

それ故、各デジタルフィルタのセンター係数Ａｏ＋７０
・・・・・・を夫々１よりも小さい値にしてｌルソブル
分δによるオーバフ口一の発生を抑制する必要があり、
高次フィルタの如きセンター係数の乗算器の削減は出来
なかった。

発明の概要 よって、本発明の目的とするところは、低コストの複合
デジタルフィルタを提供することである。

上記目的を達成するため本発明の複合デジタルフィルタ
は、Ｈ　（Ｚ）一Σ（Ａｈ　／Ａ．）　　●ｚ−’なる
伝達関数の第１ＦＩＲフィルタと、これに縦続接続され
て少なくとも１のＧ　（Ｚ）一Σ（ｔ．／牙０）・Ｚ−
１なる伝達関数の第２Ｆ　ＩＲフイル夕と、上記第１Ｆ
ＩＲフィルタの前段に設けられてＡ０・｝。なる値を入
力サンプル値に乗算する乗算器とからなることを特徴と
する。

実施例 本発明によれば比較的に次数の低いデジタルフィルタで
あっても第９図の如きフィルタ構成から更にセンター係
数に対応する係数乗算器を減じて第３図の如きフィルタ
構成とすることが可能となる。

第１図において、縦列に接続されたデジタルフィルタ１
０２ａ及び１０３ａの前段に乗算器１０１が設けられる
。乗算器１０１は、入力データＸ（ｎＴ）と補正係数Ａ
ｏ及び７ｏの積Ａｏ”３ｏとの乗算をなし、この乗算結
果をデジタルフィルタ１０２ａに供給する。

デジタルフィルタ１０２ａは第３図の如く構成される。

すなわち、第９図のＦＩＲフィルタの係数乗算器２７．
２８．３０及び３２の各係数を補正係数Ａｏ（＜１）で
割った値に補正したものと等価である。従って、補正後
の乗算器の係数Ａ′（ｎ）は夫々Ａ’　　（０）＝ｋ　
（０）／Ａｏ−１，Ａ’　　（−１）＝ｋ　（　　１）
／Ａｏ．Ａ’　　（−３）”ｈ　　（−３）／Ａｏ，　
　Ａ’　　（　　５）−ｋ　　（　　５）／ｈａ．　と
なっている。

このような、一種の正規化を行なうと、４′（０）−１
であるからセンター係数に対応する係数乗算器が不要と
なっている。

一方、センター係数Ａ’　　（０）を１としたことによ
る既述リップルδによるオーバーフロー等の発生は、予
め乗算器１０１において入力データを補正係数Ａｏ　　
（＜１）倍してレベルダウンしているので防止される。

デジタルフィルタ１０２ａに続くデジタルフィルタ１０
３ａは、上記同様の手順によりデジタルフィルタ１０３
の係数乗算器の各係数を補正係数分。により正規化した
形となっており、補正後’｝’　　（０）が１となり、
これに対応する乗算器が不要となされている。

こうして、第２図の如くデジタルフィルタをｎ段接続し
て複合デジタルフィルタを構成した場合、予め各段のセ
ンター係数を１とするような補正係数の積ｈｏ−牙０・
・・・・・・ｖｏを得てこれを入力データに乗じ、各デ
ジタルフィルタの係数乗算器の係数を各々の補正係数に
より補正する構成とすることにより、複合デジタルフィ
ルタ全体におけるセンター係数に関連した乗算回数は２
＋１−１回から前段に設けられた乗算器による１回に減
少し、段数が多い程度乗算器の数量が削減される利点が
ある。

なお、第７図あるいは第８図の構成に対しても本発明を
適用することが出来、実施例のデジタルフィルタの次数
に限定されるものではない。また、第６図の如きインパ
ルス応答特性が奇数次インパルス応答となる場合のみな
らず偶数次インパルス応答となる場合にも適用出来るも
のである。

発明の効果 以上説明したように本発明の複合デジタルフィルタにお
いては、複合デジタルフィルタを構成する各デジタルフ
ィルタの係数乗算器の係数をデジタルフィルタ各々のセ
ンター係数を１とするような補正係数によって正規化す
ると共に補正係数各々の積を入力データに乗ずる構成と
したので、各デジタルフィルタが比較的に次数の低いデ
ジタルフィルタであってもセンター係数に対応する乗算
器を削減することが可能となって好ましい。

【図面の簡単な説明】

第１図は、本発明の実施例を示すブロック図、第２図は
、本発明の他の実施例を示すブロック図、第３図は、デ
ジタルフィルタ１０２ａの構成例を示すブロック図、第
４図（Ａ）は、複合デジタルフィルタの従来例を示すブ
ロック図、第今図（Ｂ）〜（Ｄ）は、従来例を説明する
ための図、第５図は、デジタルフィルタ１０２のインパ
ルス応答を示す図、第６図は、デジタルフィルタ１０３
のインパルス応答を示す図、第７図は、デジタルフィル
タ１０２の構成例を示すブロック図、第８図及び第９図
は、第７図の構成例を簡略化した例を示すブロック図、
第１０図は、リップルの発生を説明するための図である
。 主要部分の符号の説明 １０１・・・・・・乗算器

Claims (1)

1. 【特許請求の範囲】 Ｈ（Ｚ）＝▲数式、化学式、表等があります▼なる伝達
   関数 の第１ＦＩＲデジタルフィルタと、これに縦続接続され
   て少なくとも１のＧ（Ｚ）＝▲数式、化学式、表等があ
   ります▼ ▲数式、化学式、表等があります▼なる伝達関数の第２
   ＦＩＲフィルタと、前記第１ＦＩＲフィルタの前段に設
   けられてｈ＿ｏ・ｇ＿ｏなる値を入力サンプル値に乗算
   する乗算器とからなることを特徴とする複合デジタルフ
   ィルタ。