JPH01314417A - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH01314417A JPH01314417A JP63146432A JP14643288A JPH01314417A JP H01314417 A JPH01314417 A JP H01314417A JP 63146432 A JP63146432 A JP 63146432A JP 14643288 A JP14643288 A JP 14643288A JP H01314417 A JPH01314417 A JP H01314417A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital filter
- adder
- multipliers
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル画像処理や音声処理に用いる デ
ィジタルフィルタに関する。
ィジタルフィルタに関する。
従来の技術
現在、画像処理や音声処理のディジタル化に伴いディジ
タルフィルタが良く用いられるようになってきている。
タルフィルタが良く用いられるようになってきている。
第３図にディジタルフィルタの例を示す。第３図のディ
ジタルフィルタは、（！、２゜３．４，５．Ｇ、７，８
．７．Ｇ、５．４，３，２．１）寡１７６４という係数
を持つ低域通過フィルタで、図の１はこのディジタルフ
ィルタの入力部分、２から１５は１クロツク遅延させる
遅延器、１６から２９は加算器、３０から３８は乗算器
、３９は出力部分を表している。
ジタルフィルタは、（！、２゜３．４，５．Ｇ、７，８
．７．Ｇ、５．４，３，２．１）寡１７６４という係数
を持つ低域通過フィルタで、図の１はこのディジタルフ
ィルタの入力部分、２から１５は１クロツク遅延させる
遅延器、１６から２９は加算器、３０から３８は乗算器
、３９は出力部分を表している。
この回路で・は、入力部分１及び・遅延器２．３．４．
５．６．７の出力が加算器１６．１７．１８．１９．２
０．２１．２２においてそれぞれ遅延器１５．１４．１
３．１２．１１．１０，９の出力と加算される。次に加
算器１６．１７． １８．１９．２０．２１．２２の出
力及び遅延回路８の出力は乗算器３０．３１．３２．３
３．３４．３５．３６．３７においてそれぞれ１倍、２
倍、３倍、４倍、５倍、６倍、７倍、８倍される。そし
て乗算器３０．３１．３２．３３．３４．３５．３６．
３７の出力は加算器２３．２４．２５．２６．２７．２
８．２９で順次加算されその総和が求められる。最後に
加算器２９の出力である総和は乗算器３８で１／６４倍
されて出力ｆｆ１ｓ分３９へ出力される。
５．６．７の出力が加算器１６．１７．１８．１９．２
０．２１．２２においてそれぞれ遅延器１５．１４．１
３．１２．１１．１０，９の出力と加算される。次に加
算器１６．１７． １８．１９．２０．２１．２２の出
力及び遅延回路８の出力は乗算器３０．３１．３２．３
３．３４．３５．３６．３７においてそれぞれ１倍、２
倍、３倍、４倍、５倍、６倍、７倍、８倍される。そし
て乗算器３０．３１．３２．３３．３４．３５．３６．
３７の出力は加算器２３．２４．２５．２６．２７．２
８．２９で順次加算されその総和が求められる。最後に
加算器２９の出力である総和は乗算器３８で１／６４倍
されて出力ｆｆ１ｓ分３９へ出力される。
発明が解決しようとする課題
しかしながら第３図の回路では、１４個の加算器と９個
の乗算器を特徴とする特に２のべき乗で表せない乗算器
が４個もあるため回路規模が大きくなってしまう。また
このディジタルフィルタを計算機で実行する場合におい
ても、多くの乗算と加算が必要になるため多くの時間を
費やしてしまうことになる。
の乗算器を特徴とする特に２のべき乗で表せない乗算器
が４個もあるため回路規模が大きくなってしまう。また
このディジタルフィルタを計算機で実行する場合におい
ても、多くの乗算と加算が必要になるため多くの時間を
費やしてしまうことになる。
本発明はこのような課題を解決する装置を提供すること
を目的とするものである。
を目的とするものである。
課題を解決するための手段
本発明は、入力信号をデインタルフィルタリングするデ
ィジタルフィルタ手段と、前記ディジタルフィルタ手段
の出力を積分する積分手段とを有することを特徴とする
ディジタルフィルタである。
ィジタルフィルタ手段と、前記ディジタルフィルタ手段
の出力を積分する積分手段とを有することを特徴とする
ディジタルフィルタである。
作用
本発明は」二記の構成の様にディジタルフィルタの後ろ
に積分手段を設けることにより、ディジタルフィルタの
乗算器及び加算器の数を小さくすることが可能になり、
装置化規模を小さくできる。
に積分手段を設けることにより、ディジタルフィルタの
乗算器及び加算器の数を小さくすることが可能になり、
装置化規模を小さくできる。
また同様に計算機によるディジタルフィルタの演算時間
を短縮することが可能になる。
を短縮することが可能になる。
実施例
ます本発明の原理を従来例に用いたディジタルフィルタ
を利用して説明する。
を利用して説明する。
従来例のフィルタの係数は （１，２，３，４，５，ｅ
、７，８．７．Ｇ、５，４，３，２．１）＊Ｉ／６４
で表されるが、この係数で構成されるデインタルフィ
ルタの出力を１クロツクずらして差分をとる（微分する
）とフィルタの係数は （１，Ｌｌ、Ｉ、Ｉ、ｌ、ｌ、
ｌ、−１，−１，−１，−１，−］、−１、−１，−目
ＸＩ／Ｅｉ４ のようになる。
、７，８．７．Ｇ、５，４，３，２．１）＊Ｉ／６４
で表されるが、この係数で構成されるデインタルフィ
ルタの出力を１クロツクずらして差分をとる（微分する
）とフィルタの係数は （１，Ｌｌ、Ｉ、Ｉ、ｌ、ｌ、
ｌ、−１，−１，−１，−１，−］、−１、−１，−目
ＸＩ／Ｅｉ４ のようになる。
さらにこのディジタルフィルタの出力を微分するフィル
タの係数は、 （１１０１０，０，０，０，０，０，−２，０，０，０
，０，０，０，０，１）ＸＩ／［ｉ４となる。従って従
来例のディジタルフィルタはこの係数で得られるディジ
タルフィルタの出力を２回積分したものと等価である。
タの係数は、 （１１０１０，０，０，０，０，０，−２，０，０，０
，０，０，０，０，１）ＸＩ／［ｉ４となる。従って従
来例のディジタルフィルタはこの係数で得られるディジ
タルフィルタの出力を２回積分したものと等価である。
ここで第１図にこのディジタルフィルタの回路例を示す
。第１図のは４０の本発明の入力部分、４１．４２は８
クロツク分の遅延器、４３．４４はｌクロツタ分の遅延
器、４５．４６．４７．４８は加算器、４９．５０．５
１は乗算器、５２はこの回路の出力部分を表している。
。第１図のは４０の本発明の入力部分、４１．４２は８
クロツク分の遅延器、４３．４４はｌクロツタ分の遅延
器、４５．４６．４７．４８は加算器、４９．５０．５
１は乗算器、５２はこの回路の出力部分を表している。
第１図の回路では、まず入力部分４ｏの出力と遅延器４
２の出力が加算器４５で加算される。次に加算器４５の
出力と遅延器４１の出力は乗算器４９及び５０でそれぞ
れ１倍、−２倍される。そして乗算器４９及び５０の出
力は加算器４６で加算される。加算器４６の出力はａ延
器４３の出力と加算器４７で加算（積分）される。さら
に加算器４７の出力は遅延器４３に入力されるのと同時
に遅延器４４の出力と加算器４８で加算（積分）される
。また加算器４８の出力は遅延器４４に入力されるのと
同時に乗算に＋５１で１／６４倍されて出力部分５２に
出力される。
２の出力が加算器４５で加算される。次に加算器４５の
出力と遅延器４１の出力は乗算器４９及び５０でそれぞ
れ１倍、−２倍される。そして乗算器４９及び５０の出
力は加算器４６で加算される。加算器４６の出力はａ延
器４３の出力と加算器４７で加算（積分）される。さら
に加算器４７の出力は遅延器４３に入力されるのと同時
に遅延器４４の出力と加算器４８で加算（積分）される
。また加算器４８の出力は遅延器４４に入力されるのと
同時に乗算に＋５１で１／６４倍されて出力部分５２に
出力される。
このように本発明では積分回路を用いることにより、加
算器の数を４個に、乗算器の数を３個の減少させている
。また２のべき乗でない乗算器の数が０であるため回路
規模は従来例に比較して大幅に小さくできる。
算器の数を４個に、乗算器の数を３個の減少させている
。また２のべき乗でない乗算器の数が０であるため回路
規模は従来例に比較して大幅に小さくできる。
次に本発明の第２の実施例について説明する。
第１の実施例では元のディジタルフィルタの係数が２次
微分によって簡単になるものであったため、上記のよう
にして大幅な簡単化が可能になった。
微分によって簡単になるものであったため、上記のよう
にして大幅な簡単化が可能になった。
これに対し、第２の実施例は単純に微分しても簡単化が
できない係数のディジタルフィルタに対するものである
。
できない係数のディジタルフィルタに対するものである
。
一般にはとんとのディジタルフィルタの係数ハ微分によ
って簡ｊｌｉ化されるディジタルフィルタの線形和で近
似される（但し各ディジタルフィルタに対する微分回数
は異なる）。これは例えばテーラ−展開を用いることに
よって求められる。この性質を用いた実施例のブロック
図を第２図に示す。
って簡ｊｌｉ化されるディジタルフィルタの線形和で近
似される（但し各ディジタルフィルタに対する微分回数
は異なる）。これは例えばテーラ−展開を用いることに
よって求められる。この性質を用いた実施例のブロック
図を第２図に示す。
第２図の５３はこの回路の入力部分、５４．５５．５６
はディジタルフィルタ、５７．５８．５９は積分回路、
６０は加算器、６１はこの回路の出力部分を表す。入力
部分５３から入力された信号は、複数のディジタルフィ
ルタ５４から５６でフィルタリングされる。ディジタル
フィルタ５４から５６の出力は積分回路５７から５９へ
入力され、それぞれ異なる回数積分される（０次積分も
含む）。そして積分回路５７から５９の出力は加算器６
０で加算されて出力部分６１へ出力される。
はディジタルフィルタ、５７．５８．５９は積分回路、
６０は加算器、６１はこの回路の出力部分を表す。入力
部分５３から入力された信号は、複数のディジタルフィ
ルタ５４から５６でフィルタリングされる。ディジタル
フィルタ５４から５６の出力は積分回路５７から５９へ
入力され、それぞれ異なる回数積分される（０次積分も
含む）。そして積分回路５７から５９の出力は加算器６
０で加算されて出力部分６１へ出力される。
このようにフィルタを積分回数の異なる複数のディジタ
ルフィルタに分割することによって様々な係数のディジ
タルフィルタに本発明を適応できるようになる。
ルフィルタに分割することによって様々な係数のディジ
タルフィルタに本発明を適応できるようになる。
以上本発明を２つの実施例を用いて説明してきたが、こ
のアリゴリズムを計算機によるディジタルフィルタの演
算に用いることによって計算時間を大幅に減少させるこ
とも可能である。
のアリゴリズムを計算機によるディジタルフィルタの演
算に用いることによって計算時間を大幅に減少させるこ
とも可能である。
発明の効果
本発明は、」１記のようにディジタルフィルタを微分さ
れてｒＩＴｉ単化されたディジタルフィルタと積分器に
分向［することにより、乗算器や加算器の数を大幅に減
少させることができる。これによってディジタルフィル
タの回路規模を大幅に小さくすることが可能になる。ま
た本発明のアリゴリズムを用いることによって計算機に
よるディジタルフィルタの演算時間を大幅に減少させる
ことも可能になる。
れてｒＩＴｉ単化されたディジタルフィルタと積分器に
分向［することにより、乗算器や加算器の数を大幅に減
少させることができる。これによってディジタルフィル
タの回路規模を大幅に小さくすることが可能になる。ま
た本発明のアリゴリズムを用いることによって計算機に
よるディジタルフィルタの演算時間を大幅に減少させる
ことも可能になる。
第１図は本発明の実施例のディジタルフィルタの回路図
、第２図は同ディジタルフィルタのブロック図、第３図
は従来例のディジタルフィルタの回路図である。 ４１・・遅延器、４５・・加算器、４９・・乗算器。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 区 に
、第２図は同ディジタルフィルタのブロック図、第３図
は従来例のディジタルフィルタの回路図である。 ４１・・遅延器、４５・・加算器、４９・・乗算器。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第２図 区 に
Claims (4)
- （１）入力信号をディジタルフィルタリングするディジ
タルフィルタ手段と、前記ディジタルフィルタ手段の出
力を積分する積分手段とを有することを特徴とするディ
ジタルフィルタ。 - （２）ディジタルフィルタ手段が遅延器と、乗算器と、
加算器によって構成されることを特徴とする請求項１記
載のディジタルフィルタ。 - （３）積分手段が遅延器と、加算器によって構成される
ことを特徴とする請求項１記載のディジタルフィルタ。 - （４）入力信号を複数のディジタルフィルタを用いてデ
ィジタルフィルタリングするディジタルフィルタ手段と
、前記ディジタルフィルタ手段の複数のディジタルフィ
ルタの出力を積分する複数の積分手段と、前記複数の積
分手段の出力を加算する加算手段を有することを特徴と
するディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146432A JPH01314417A (ja) | 1988-06-14 | 1988-06-14 | ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146432A JPH01314417A (ja) | 1988-06-14 | 1988-06-14 | ディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01314417A true JPH01314417A (ja) | 1989-12-19 |
Family
ID=15407536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146432A Pending JPH01314417A (ja) | 1988-06-14 | 1988-06-14 | ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01314417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993026093A1 (fr) * | 1992-06-17 | 1993-12-23 | Advantest Corporation | Convertisseur analogique/numerique et convertisseur numerique/analogique de forme d'onde |
| KR100585644B1 (ko) * | 1999-12-01 | 2006-06-02 | 엘지전자 주식회사 | 저전력 유한충격응답필터 |
-
1988
- 1988-06-14 JP JP63146432A patent/JPH01314417A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993026093A1 (fr) * | 1992-06-17 | 1993-12-23 | Advantest Corporation | Convertisseur analogique/numerique et convertisseur numerique/analogique de forme d'onde |
| US5537113A (en) * | 1992-06-17 | 1996-07-16 | Advantest Corp. | A/D or D/A conversion using distribution of differential waveforms to interleaved converters |
| KR100585644B1 (ko) * | 1999-12-01 | 2006-06-02 | 엘지전자 주식회사 | 저전력 유한충격응답필터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Loeffler et al. | Optimal design of periodically time-varying and multirate digital filters | |
| US5732002A (en) | Multi-rate IIR decimation and interpolation filters | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| Jiang et al. | Efficient digital filtering architectures using pipelining/interleaving | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| JPH08508374A (ja) | デシメーション・フィルター | |
| Lian | Complexity reduction for FRM-based FIR filters using the prefilter-equalizer technique | |
| JPH01314417A (ja) | ディジタルフィルタ | |
| Kwan | A multi-output second-order digital filter structure for VLSI implementation | |
| JPH05291880A (ja) | ディジタル・フィルタ | |
| EP0791242B1 (en) | Improved digital filter | |
| US7292630B2 (en) | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters | |
| JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
| JP3279649B2 (ja) | 帯域分割符号化用フィルタ装置 | |
| JPH0233214A (ja) | デシメーション用ディジタルフィルタ | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPS6118212A (ja) | デイジタルフイルタ | |
| JPH02113712A (ja) | ディジタルフィルタ | |
| Bhattacharya et al. | Bandpass and bandstop recursive filters with low sensitivity | |
| Harnefors et al. | Allpass and lattice bilinear digital ladder filters | |
| Mollova | Variance of quantization error at the output of recursive digital filter | |
| JPH02113617A (ja) | 高次元デジタルフィルタ | |
| Barnes et al. | Use of transversal-recursive structures for efficient realization of low-noise digital filters with decimated output | |
| Hinamoto et al. | Design of 2-D IIR digital filters with symmetry and constant group delays | |
| JPH02238708A (ja) | 複合デジタルフィルタ |