JPH0223888B2 - - Google Patents

Info

Publication number
JPH0223888B2
JPH0223888B2 JP59188957A JP18895784A JPH0223888B2 JP H0223888 B2 JPH0223888 B2 JP H0223888B2 JP 59188957 A JP59188957 A JP 59188957A JP 18895784 A JP18895784 A JP 18895784A JP H0223888 B2 JPH0223888 B2 JP H0223888B2
Authority
JP
Japan
Prior art keywords
data
bit
original
register
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59188957A
Other languages
English (en)
Other versions
JPS6170637A (ja
Inventor
Hirotoshi Jitsukawa
Tsutomu Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP59188957A priority Critical patent/JPS6170637A/ja
Priority to KR1019850004298A priority patent/KR900006920B1/ko
Priority to IN551/MAS/85A priority patent/IN165546B/en
Priority to US06/756,425 priority patent/US4670880A/en
Priority to EP85109179A priority patent/EP0177690B1/en
Priority to DE8585109179T priority patent/DE3586708T2/de
Publication of JPS6170637A publication Critical patent/JPS6170637A/ja
Publication of JPH0223888B2 publication Critical patent/JPH0223888B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1497—Time redundant execution of software on a single processing unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２台の装置間を転送されるデータに
生じたエラーの検出および訂正に係り、特に多数
決によるエラーの検出訂正方法に係る。
［従来技術］ 直列バスラインにおいては、CRCのようなエ
ラー検出用符号がしばしば用いられている。エラ
ーが検出されると、受信側は送信側に同じデータ
の再送を要求する。通常のシステムでは、このよ
うに、エラーの検出およびデータの再送という手
順によつてエラーからの回復が図られる。システ
ムによつては、エラー訂正能力を持つたECCと
呼ばれる符号を用いるものもある。
直列バスラインを転送されるデータ中に生じる
エラーは、多くの場合単一ビツトエラーであり、
従つて単一エラーの訂正および二重エラーの検出
が可能なSEC／DED符号でも十分である。しか
し並列バスの場合は、単一ビツトエラーおよび複
数ビツトエラーが同じような割合で生じるため、
新たな対応をせまられる。そのうち比較的簡単
で、しかも信頼性の高いものに、多数決によつて
元のデータを再生する方法がある。送信側の装置
（例えば中央処理装置）は同じデータを並列バス
へ繰返し送出し、この並列バスに接続された受信
側の装置（例えばプリンタ）は、複数のデータを
相互に比較して、多数決によつて元のデータを再
生する。その際、特公昭54−3336号公報、特開昭
55−107357号公報などにあるように、データおよ
びその反転形を送るとエラー検出能力が高まる。
［発明が解決しようとする問題点］ 従来の多数決方式では、並列バス中の特定のラ
インに固定故障が生じた場合、これを検出できな
い。というのは、固定エラー（例えば“１”に固
定）を含んだ同じデータが何度も転送されるた
め、受信側で多数決を適用すると、固定エラーを
含んだデータが元のデータとして再生されてしま
うからである。固定故障でなくても、比較的長い
時間にわたつて特定のラインに故障が生じた場合
も同様である。
従つて本発明の目的は、並列バスに固定故障や
長時間にわたる故障が生じても、受信側で転送デ
ータ中のエラーを検出できるような、多数決によ
るエラー検出訂正方法を提供することにある。
［問題点を解決するための手段］ 本発明によれば、各データ（後述の実施例では
１バイトのデータ）は合計３回転送される。その
うちの１図は元のデータをそのまま転送し、もう
１回は元のデータを反転したデータを転送し、残
りの１回は元のデータ中の各ビツトの位置を替え
たデータを転送する。受信側では、反転データお
よびビツト位置替えデータをそれぞれ元の形に戻
し、それらと別に送られてきた元のデータとの間
で多数決をとることによつて、データを再生す
る。ビツト位置替えデータは、例えば循環シフト
レジスタを利用して元のデータを所定のビツト数
だけ右または左に回転することによつて作成され
る。受信側の装置は、送信側とは逆のビツト位置
替え操作を行う必要がある。
［実施例］ 本発明を適用し得るシステム構成の一例を第１
図に示す。これは並列バス１０によつて相互接続
された制御装置１２（例えば中央処理装置）およ
びプリンタ１４を含んでいるが、勿論本発明はこ
のような装置の組合せに限定されるものではな
い。制御装置１２は１バイトのデータＤをプリン
タ１４へ送るときに、Ｄを反転した反転データ
およびＤの各ビツトの位置を替えたビツト位置替
えデータＤ＊を作成し、これらを順次に並列バス
１０へ送り出す。第１図の例では、Ｄ、、Ｄ＊
の順に送り出されているが、この順番は任意に決
めることができる。
プリンタ１４はＤ、およびＤ＊にそれぞれ対
応するデータＡ，およびC′を受け取る。ここ
で、Ａ＝Ｄ、Ｂ＝Ｄ、C′＝Ｄ＊であれば問題はな
いが、制御装置におよびプリンタ１４の設置環境
をどのように整備しても、並列バス１０にある程
度の雑音が混入するのは避けられず、また場合に
よつては、並列バス１０の特定のラインに断線や
短絡が生じることもある。雑音によるエラーは、
特定のビツトが一時的に“０”から“１”に、ま
たは“１”から“０”に変わるものであるが、統
計によれば、“０”から“１”に変るエラーが殆
んどである。雑音による影響が１バイトの転送期
間内におさまるのであれば、従来のように、同じ
データＤを３回以上転送することによつて受信側
で多数決論理を使用して正しいデータを得ること
ができる。しかし、雑音による影響が２バイト以
上の転送期間にわたると、例えば、３個のデータ
Ｄのうち少なくとも２個に同じエラーが発生した
場合、受信側は多数決により、エラーを含むデー
タを正しいものとして再生してしまう。本発明で
Ｄを３回転送する代りに、Ｄ、ＤおよびＤ＊を転
送するようにしたのは、このような事態に対処す
るためである。
プリンタ１４は、１バイトの受信データＡを一
時保管すると共に、およびC′を元の形に戻す。
その場合、を反転することによりＢを生成し、
C′に対しては制御装置１２で行われたビツト位置
替え操作と逆の操作を適用することによりＣを生
成する。次いでプリンタ１４は、Ａ＝Ｂ、Ｂ＝
Ｃ、およびＡ＝Ｃのうち１つでも成立している
と、一致したデータをＤとして採用し、さもなけ
れば制御装置１２にエラーを知らせる。
制御装置１２のデータ転送部の構成例を第２図
に示す。これは３個のレジスタ２０，２２，２４
およびそれらに対応する出力ゲート２６，２８，
３０と、反転器３２とで構成されている。制御装
置１２は転送すべき１バイトのデータＤを内部バ
ス３４におく。Ｄレジスタ２０およびＤ＊レジス
タ２４はこのデータＤをそのまま受取るが、レ
ジスタ２２は反転器３２で反転されたデータを
受取る。Ｄ＊レジスタ２４は循環シフトレジスタ
として構成されており、最下位のビツト位置から
最上位のビツト位置へ向かう循環路３６を有す
る。Ｄ＊レジスタ２４はデータＤを受取ると、循
環路３６を介して、データＤを所定のビツト数ｎ
だけ回転する。ｎは、１からデータＤのビツト数
より１少ない値（今の場合は７）までの間の任意
の値をとり得る。簡単のため、ここでは１ビツト
の右循環シフトを行うものとする。
出力ゲート２６は第１転送クロツクＣ１に応答
して、Ｄレジスタ２０にある元のデータＤを並列
バス１０の方へ出力し、出力ゲート２８は第２転
送クロツクＣ２に応答して、レジスタ２２にあ
る反転されたデータを出力し、出力ゲート３０
は第３転送クロツクＣ３に応答して、Ｄ＊レジス
タ２４にあるビツト位置替えデータＤ＊を出力す
る。転送クロツクＣ１，Ｃ２，Ｃ３の印加順序を
変えれば、３種類のデータＤ，Ｄ，Ｄ＊の出力順
序を変えることができる。
なお第２図の例では、Ｄ＊レジスタ２４は循環
シフトレジスタであつたが、データＤの各ビツト
の位置を替えることができるものであれば、どの
ようなものでもよい。例えば、データＤの前半の
４ビツトと後半の４ビツトとを入れ替えてもよ
い。重要なのは、データＤのｉ番目のビツトがＤ
＊においてｉ番目以外のビツトになつていること
である。
プリンタ１４のデータ受信部の構成例を第３図
に示す。これは３個のレジスタ４０，４２，４４
およびそれらに対する入力ゲート４６，４８，５
０と、反転器５２と、多数決論理５４とで構成さ
れている。プリンタ１４は、順次に受取つたデー
タＡ，，C′をそれぞれの入力ゲート４６，４
８，５０を介してＡレジスタ４０、Ｂレジスタ４
２、C′レジスタ４４にロードする。Ａレジスタ４
０にロードされたデータＡはそのまま多数決論理
５４へ送られる。レジスタへロードされたデー
タは反転器５２で反転されて、多数決論理５４
へ送られる。C′レジスタ４４へロードされたデー
タC′は、循環路５６を介して１ビツトだけ左循環
シフト（又は７ビツトの右循環シフト）された
後、多数決論理５４へ送られる。前にも述べたよ
うに、C′レジスタ４４は制御装置１２のＤ＊レジ
スタ２４で行われたビツト位置替え操作の逆の操
作を行うものでなければならない。
多数決論理５４は受取つた３個のデータＡ，
Ｂ，Ｃを順次に比較して、もしＡ＝Ｂ、Ｂ＝Ｃ、
Ｃ＝Ａのうちの１つでも成立していると、一致し
たデータをＤとして出力し、いずれも成立してい
なければ、すなわち３個のデータＡ，Ｂ，Ｃがす
べて異なつていると、エラーがあつたことを知ら
せる。３個のデータＡ，Ｂ，Ｃのうちの１個にだ
けエラーが生じていた場合には、多数決によつて
正しいデータが得られることは明らかであるか
ら、以下では２個又は３個のデータにエラーが生
じていた場合の例を説明する。
制御装置１２が送り出すデータＤ，，Ｄ＊を
次のように仮定する。
Ｄ＝10010110 ＝01101001 Ｄ＊＝01001011 ビツトの番号は左から順に０、１、２、…、７
とする。もし並列バス１０のビツト０を転送する
ラインに“１”固定故障が生じていると、プリン
タ１４が受取るデータは次のようになる。
Ａ＝10010110 ＝11101001 C′＝11001011 およびC′を元の形に戻すと、 Ｂ＝00010110 Ｃ＝10010111 となり、Ａ、Ｂ、Ｃはいずれも等しくないから、
多数決論理５４はエラーを知らせる。ただし、同
じ“１”固定故障であつても、それがビツト１、
ビツト４、ビツト６またはビツト７に生じていた
場合は（これらは縦方向に並んだ３ビツトのうち
の２ビツトが“１”になつている）、結果として
１個のデータにしかエラーが生じないから、多数
決によつて元のデータＤを得ることができる。
次に、固定故障ではないが、２個のデータＤお
よびにわたつて、そのビツト２を“１”に強制
する故障が生じたとする。プリンタ１４の受信デ
ータは次のようになる。
Ａ＝10110110 ＝01101001 C′＝01001011 およびC′を元の形に戻すと、 Ｂ＝10010110 Ｃ＝10010110 となり、Ｂ＝Ｃが成立しているから、多数決論理
５４はこれをＤとして出力する。
２個または３個のデータに２ビツト以上のエラ
ーが生じていた場合も同様である。ただしその場
合は、１ビツトエラーのときに比べて、正しいＤ
が得られる割合は小さくなる。
［発明の効果］ 本発明によれば、エラーが１個のデータにのみ
生じていた場合は、多数決によつてそれを完全に
訂正することができ、また順次に転送される２個
または３個のデータにまたがつてエラーが生じて
いたとしても、受信側でそれを正しく検出（場合
によつては訂正）することができる。
【図面の簡単な説明】
第１図は本発明を適用し得るシステムの一例を
示すブロツク図。第２図は制御装置１２のデータ
転送部の構成例を示すブロツク図。第３図はプリ
ンタ１４のデータ受信部の構成例を示すブロツク
図。

Claims (1)

  1. 【特許請求の範囲】 １ 第１の装置から並列バスを介して第２の装置
    へデータを転送するシステムにおいて、 前記第１の装置で転送すべき元のデータを反転
    した反転データおよび前記元のデータにおける各
    ビツトの位置を替えたビツト位置替えデータを生
    成し、前記元のデータ、前記反転データおよび前
    記ビツト位置替えデータを順次に前記並列バスを
    介して前記第２の装置へ転送し、前記第２の装置
    で前記反転データおよび前記ビツト位置替えデー
    タをそれぞれ元の形に戻して、それらと前記元の
    データとの間で多数決をとることを特徴とする、
    多数決によるエラー検出訂正方法。 ２ 前記ビツト位置替えデータは、前記元のデー
    タを予め決められたビツト数だけ所定方向に回転
    することにより生成し、前記第２の装置で前記予
    め決められたビツト数だけ反対方向に回転するこ
    とにより元の形に戻す、特許請求の範囲第１項に
    記載の方法。
JP59188957A 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法 Granted JPS6170637A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59188957A JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法
KR1019850004298A KR900006920B1 (ko) 1984-09-11 1985-06-18 다수결에 의한 착오 검출 및 정정 방법
IN551/MAS/85A IN165546B (ja) 1984-09-11 1985-07-17
US06/756,425 US4670880A (en) 1984-09-11 1985-07-18 Method of error detection and correction by majority
EP85109179A EP0177690B1 (en) 1984-09-11 1985-07-23 Method for error detection and correction by majority voting
DE8585109179T DE3586708T2 (de) 1984-09-11 1985-07-23 Verfahren zur fehlererkennung und -korrektur durch mehrheitsentscheidung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188957A JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法

Publications (2)

Publication Number Publication Date
JPS6170637A JPS6170637A (ja) 1986-04-11
JPH0223888B2 true JPH0223888B2 (ja) 1990-05-25

Family

ID=16232881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188957A Granted JPS6170637A (ja) 1984-09-11 1984-09-11 多数決によるエラ−検出訂正方法

Country Status (6)

Country Link
US (1) US4670880A (ja)
EP (1) EP0177690B1 (ja)
JP (1) JPS6170637A (ja)
KR (1) KR900006920B1 (ja)
DE (1) DE3586708T2 (ja)
IN (1) IN165546B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802117A (en) * 1985-12-16 1989-01-31 Pitney Bowes Inc. Method of preserving data storage in a postal meter
JPS62282346A (ja) * 1986-05-31 1987-12-08 Toshiba Corp デ−タ出力回路
US4750180A (en) * 1986-07-24 1988-06-07 Western Atlas International, Inc. Error correcting method for a digital time series
US4817094A (en) * 1986-12-31 1989-03-28 International Business Machines Corporation Fault tolerant switch with selectable operating modes
JPH01166632A (ja) * 1987-12-22 1989-06-30 Mitsubishi Electric Corp ディジタル信号の復号方法及びその回路
EP0350016B1 (de) * 1988-07-08 1994-06-01 Tandberg Data A/S Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern
JPH0290816A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 誤り訂正方法および回路
US5031180A (en) * 1989-04-11 1991-07-09 Trw Inc. Triple redundant fault-tolerant register
US5081629A (en) * 1989-05-08 1992-01-14 Unisys Corporation Fault isolation for multiphase clock signals supplied to dual modules which are checked by comparison using residue code generators
JPH0467753U (ja) * 1990-10-15 1992-06-16
US5241548A (en) * 1991-05-23 1993-08-31 Motorola, Inc. Method for error correction of a transmitted data word
JP2940881B2 (ja) * 1991-09-20 1999-08-25 モトローラ・インコーポレイテッド 被送信データ・メッセージの拡張エラー訂正
US6412094B1 (en) * 1992-01-21 2002-06-25 Nokia Mobile Phones Ltd. Method and circuit for performing 3/5 major voting
US5384793A (en) * 1992-01-28 1995-01-24 Ericsson Ge Mobile Communications Inc. Fading and random pattern error protection method for dynamic bit allocation sub-band coding
US5321703A (en) * 1992-03-13 1994-06-14 Digital Equipment Corporation Data recovery after error correction failure
US5956352A (en) * 1992-04-24 1999-09-21 Digital Equipment Corporation Adjustable filter for error detecting and correcting system
US5603013A (en) * 1993-06-03 1997-02-11 Texas Instruments Incorporated Method and apparatus for noise reduction of cyclic signal by selecting majority logic state of corresponding portions of plural cycles
US6122767A (en) * 1993-06-03 2000-09-19 Texas Instruments Incorporated Method and apparatus for noise reduction of cyclic signal by selecting majority logic state of corresponding portions of plural cycles
US5710781A (en) * 1995-06-02 1998-01-20 Ericsson Inc. Enhanced fading and random pattern error protection for dynamic bit allocation sub-band coding
US5691723A (en) * 1995-09-11 1997-11-25 E-Systems, Inc. Apparatus and method for encoding and decoding data on tactical air navigation and distance measuring equipment signals
JP3371682B2 (ja) * 1996-04-26 2003-01-27 トヨタ自動車株式会社 半導体記憶装置
US5742618A (en) * 1996-09-04 1998-04-21 Palomar Technologies Corporation RF transponder system having error detection and correction
US5907671A (en) * 1996-09-23 1999-05-25 International Business Machines Corporation Fault tolerant system based on voting
US5914971A (en) * 1997-04-22 1999-06-22 Square D Company Data error detector for bit, byte or word oriented networks
RU2141130C1 (ru) * 1998-04-20 1999-11-10 Акционерное общество открытого типа "Ракетно-космическая корпорация "Энергия" им.С.П.Королева" Мажоритарное устройство
SE519003C2 (sv) * 1998-10-23 2002-12-17 Ericsson Telefon Ab L M Anordningar och förfarande relaterande till felkorrigerade transmission av digital data
US6377097B1 (en) 2000-03-13 2002-04-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for reducing the vulnerability of latches to single event upsets
RU2208835C2 (ru) * 2000-03-14 2003-07-20 Абдрашитова Саида Искандэровна Способ резервирования фазовращателя
JP3467262B2 (ja) * 2000-11-10 2003-11-17 株式会社ソニー・コンピュータエンタテインメント エンタテインメント装置及び受信装置
US8015333B1 (en) * 2001-06-04 2011-09-06 Digi International Inc. Method and apparatus for the detection of the end of a daisy chain
US7318169B2 (en) * 2002-05-15 2008-01-08 David Czajkowski Fault tolerant computer
US7237148B2 (en) * 2002-09-05 2007-06-26 David Czajkowski Functional interrupt mitigation for fault tolerant computer
US7260742B2 (en) * 2003-01-28 2007-08-21 Czajkowski David R SEU and SEFI fault tolerant computer
US7225394B2 (en) * 2003-05-08 2007-05-29 Hewlett-Packard Development Company, L.P. Voting circuit
US7203885B2 (en) 2003-09-30 2007-04-10 Rockwell Automation Technologies, Inc. Safety protocol for industrial controller
US7392426B2 (en) * 2004-06-15 2008-06-24 Honeywell International Inc. Redundant processing architecture for single fault tolerance
US20050289435A1 (en) * 2004-06-29 2005-12-29 Mulla Dean A Fast approximate DINV calculation in parallel with coupled ECC generation or correction
FR2878097B1 (fr) * 2004-11-16 2007-02-16 Airbus France Sas Detection d'erreurs dans les donnees concernant l'actionnement d'un organe de vehicule
US20060190700A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Handling permanent and transient errors using a SIMD unit
US7487343B1 (en) 2005-03-04 2009-02-03 Netapp, Inc. Method and apparatus for boot image selection and recovery via a remote management module
US7899680B2 (en) * 2005-03-04 2011-03-01 Netapp, Inc. Storage of administrative data on a remote management device
US8291063B2 (en) * 2005-03-04 2012-10-16 Netapp, Inc. Method and apparatus for communicating between an agent and a remote management module in a processing system
US7805629B2 (en) * 2005-03-04 2010-09-28 Netapp, Inc. Protecting data transactions on an integrated circuit bus
US8090810B1 (en) 2005-03-04 2012-01-03 Netapp, Inc. Configuring a remote management module in a processing system
WO2006098498A1 (en) * 2005-03-18 2006-09-21 Nec Electronics Corporation Data transmitting apparatus, data receiving apparatus, communication system, error detection method and program
US7634760B1 (en) 2005-05-23 2009-12-15 Netapp, Inc. System and method for remote execution of a debugging utility using a remote management module
US20090262732A1 (en) * 2008-04-16 2009-10-22 Barry Wood Data Communications Network
RU2524854C1 (ru) * 2013-07-12 2014-08-10 Открытое акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" Устройство обнаружения и коррекции ошибок в параллельной магистрали
DE102019217808A1 (de) * 2019-11-19 2021-05-20 Siemens Mobility GmbH Verfahren zur Fahrtenregistrierung für eine eisenbahntechnische Anlage und Registrierungsteilnehmer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538498A (en) * 1968-09-10 1970-11-03 United Aircraft Corp Majority data selecting and fault indicating
US3772649A (en) * 1970-03-02 1973-11-13 Nielsen A C Co Data interface unit for insuring the error free transmission of fixed-length data sets which are transmitted repeatedly
US3895223A (en) * 1973-01-03 1975-07-15 Westinghouse Electric Corp Circuit arrangement for enhancing the reliability of common bus outputs of plural redundant systems
US4001692A (en) * 1975-07-07 1977-01-04 Barry Research Corporation Time diversity data transmission apparatus
GB2032736B (en) * 1978-10-24 1982-09-08 Standard Telephones Cables Ltd Data transfer system
US4295207A (en) * 1979-11-14 1981-10-13 Gte Laboratories Incorporated Data processing apparatus for receiving and decoding words in which data is encoded by phase reversals or non-phase reversals of a signal of a predetermined frequency
US4298982A (en) * 1980-06-03 1981-11-03 Rca Corporation Fault-tolerant interface circuit for parallel digital bus
US4429391A (en) * 1981-05-04 1984-01-31 Bell Telephone Laboratories, Incorporated Fault and error detection arrangement
US4447903A (en) * 1981-05-22 1984-05-08 Ael Microtel, Ltd. Forward error correction using coding and redundant transmission
JPS5985153A (ja) * 1982-11-08 1984-05-17 Hitachi Ltd 冗長化制御装置
CA1205561A (en) * 1983-03-11 1986-06-03 Kiichi Yamashita Method of searching fault locations in digital transmission line

Also Published As

Publication number Publication date
DE3586708D1 (de) 1992-11-05
EP0177690B1 (en) 1992-09-30
KR860002761A (ko) 1986-04-28
JPS6170637A (ja) 1986-04-11
DE3586708T2 (de) 1993-04-22
IN165546B (ja) 1989-11-11
EP0177690A3 (en) 1988-08-10
EP0177690A2 (en) 1986-04-16
US4670880A (en) 1987-06-02
KR900006920B1 (ko) 1990-09-24

Similar Documents

Publication Publication Date Title
JPH0223888B2 (ja)
US11108499B2 (en) System and method for transferring data and a data check field
US5909541A (en) Error detection and correction for data stored across multiple byte-wide memory devices
US5384788A (en) Apparatus and method for optimal error correcting code to parity conversion
US7124319B2 (en) Delay compensation for synchronous processing sets
US4622550A (en) Data communication system
US4037091A (en) Error correction circuit utilizing multiple parity bits
US4388684A (en) Apparatus for deferring error detection of multibyte parity encoded data received from a plurality of input/output data sources
NL8101562A (nl) Foutdetectieketen voor een geheugeninrichting.
US5285456A (en) System and method for improving the integrity of control information
JPH02199938A (ja) データ伝送誤り検出方式
US20190317851A1 (en) Memory architecture including response manager for error correction circuit
CN100394390C (zh) 差错检测和校正装置及其控制方法
US3531631A (en) Parity checking system
CN1007021B (zh) 通过择多检测和校正误差的方法
US7319406B2 (en) System and method of channel serialization in a safety I/O product
EP0093004B1 (en) Data communication system
JPH1131084A (ja) パリティチェック回路
JPS59200365A (ja) 制御情報転送方式
JP4213814B2 (ja) エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路
US5694400A (en) Checking data integrity in buffered data transmission
JP2954048B2 (ja) ボーレート生成回路
JPH02266728A (ja) データ伝送誤り制御方式
JPH02189665A (ja) バス方式
SU840912A1 (ru) Устройство дл обнаружени и ис-пРАВлЕНи ОшибОК B блОКАХ ВычиСли-ТЕльНОй МАшиНы