JPH02266728A - データ伝送誤り制御方式 - Google Patents
データ伝送誤り制御方式Info
- Publication number
- JPH02266728A JPH02266728A JP1089241A JP8924189A JPH02266728A JP H02266728 A JPH02266728 A JP H02266728A JP 1089241 A JP1089241 A JP 1089241A JP 8924189 A JP8924189 A JP 8924189A JP H02266728 A JPH02266728 A JP H02266728A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- bit
- register
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
プロセッサ相互間でデータ伝送する場合のデータ伝送誤
り制御方式に関し、更に詳しくは反復伝過方式を用いて
データ送受信を行う場合のデータ伝送誤り制御方式に関
し、 固定的な伝送障害が発生した場合でもプロセッサ相互間
のデータ転送を正常に行えるようにすることを目的とし
、 プロセッサＡからプロセッサＢに対してデータ転送を行
い、プロセッサＢでは受信したデータをプロセッサＡに
返送し、プロセッサＡでは、送信状態のままプロセッサ
Ｂからの返送データを読込み、元のデータとの比較を行
い、不一致が発生した場合には、プロセッサＡはデータ
の全ビットを反転してプロセッサＢに再送し、プロセッ
サＢは、受信した再送データをそのままプロセッサＡに
返送し、プロセッサＡでは、返送されてきたデータと再
送データとの比較を行い、不一致が発生した場合には、
プロセッサＡは再び元のデータをプロセッサＢに転送し
、プロセッサＢは、最初に受信したデータと再送１回目
に受信したデータとの間でＥＮＯＲをとり、１となった
ビットを見つけて再送されてきたデータに対し、本ビッ
トのオンオフの組合せによって得られたビットパターン
に受信データの該当ビットを変化させて返送し、ステッ
プ８でＥＮＯＲをとって１となったビットの組合せ送信
をプロセッサＡ側で送信データと返送データの一致がと
れるまで繰返すように構成する。
り制御方式に関し、更に詳しくは反復伝過方式を用いて
データ送受信を行う場合のデータ伝送誤り制御方式に関
し、 固定的な伝送障害が発生した場合でもプロセッサ相互間
のデータ転送を正常に行えるようにすることを目的とし
、 プロセッサＡからプロセッサＢに対してデータ転送を行
い、プロセッサＢでは受信したデータをプロセッサＡに
返送し、プロセッサＡでは、送信状態のままプロセッサ
Ｂからの返送データを読込み、元のデータとの比較を行
い、不一致が発生した場合には、プロセッサＡはデータ
の全ビットを反転してプロセッサＢに再送し、プロセッ
サＢは、受信した再送データをそのままプロセッサＡに
返送し、プロセッサＡでは、返送されてきたデータと再
送データとの比較を行い、不一致が発生した場合には、
プロセッサＡは再び元のデータをプロセッサＢに転送し
、プロセッサＢは、最初に受信したデータと再送１回目
に受信したデータとの間でＥＮＯＲをとり、１となった
ビットを見つけて再送されてきたデータに対し、本ビッ
トのオンオフの組合せによって得られたビットパターン
に受信データの該当ビットを変化させて返送し、ステッ
プ８でＥＮＯＲをとって１となったビットの組合せ送信
をプロセッサＡ側で送信データと返送データの一致がと
れるまで繰返すように構成する。
［産業上の利用分野］
本発明はプロセッサ相互間でデータ伝送する場合のデー
タ伝送誤り制御方式に関し、更に詳しくは反復伝送方式
を用いてデータ送受信を行う場合のデータ伝送誤り制御
方式に関する。
タ伝送誤り制御方式に関し、更に詳しくは反復伝送方式
を用いてデータ送受信を行う場合のデータ伝送誤り制御
方式に関する。
プロセッサ相互間でデータ伝送を行う場合には、データ
が正確に伝送されたかどうかをチエツクする必要があり
、そのために種々のデータ伝送誤り検出方法が用いられ
ている。このデータ伝送誤り検出は、正確、確実である
ことが必要である。
が正確に伝送されたかどうかをチエツクする必要があり
、そのために種々のデータ伝送誤り検出方法が用いられ
ている。このデータ伝送誤り検出は、正確、確実である
ことが必要である。
［従来の技術Ｊ
プロセッサ相互間でデータ伝送を行う場合に、データ伝
送が正確に行われたかどうかをチエツクする方式として
反復伝送方式がある。第８図は従来の反復伝送方式の説
明図である。プロセッサＡはデータ保持用レジスタＩＡ
、データ保存用バッファメモリ２Ａ及びこれらレジスタ
ＩＡ及びバッファメモリ２Ａの制御を行う制御プログラ
ム（具体的にはＣＰＵ）３Ａより構成され、プロセッサ
Ｂについても同様のレジスタＩＢ、バッファメモリ２Ｂ
及び制御プログラム３Ｂより構成されている。
送が正確に行われたかどうかをチエツクする方式として
反復伝送方式がある。第８図は従来の反復伝送方式の説
明図である。プロセッサＡはデータ保持用レジスタＩＡ
、データ保存用バッファメモリ２Ａ及びこれらレジスタ
ＩＡ及びバッファメモリ２Ａの制御を行う制御プログラ
ム（具体的にはＣＰＵ）３Ａより構成され、プロセッサ
Ｂについても同様のレジスタＩＢ、バッファメモリ２Ｂ
及び制御プログラム３Ｂより構成されている。
今、プロセッサＡからプロセッサＢに対してバッファメ
モリ２Ａに格納されているデータの転送を行うものとす
る。バッファメモリ２Ａに格納されているデータは制御
プログラム３Ａにより順次読出されてレジスタＩＡに入
り、レジスタＩＡからプロセッサＢに転送される。第９
図（イ）はデータ転送の様子を示す図である。プロセッ
サＡからプロセッサＢに向かってａ、ｂ、ｃ、ｄ、・・
・の順にデータが転送される。プロセッサＢでは、受信
したデータを制御プログラム３Ｂの制御の下にバッファ
メモリ２ｂに順次格納する。プロセッサＡは、全てのデ
ータ転送が終了したらプロセッサＢに対してその旨の通
知を行う。
モリ２Ａに格納されているデータの転送を行うものとす
る。バッファメモリ２Ａに格納されているデータは制御
プログラム３Ａにより順次読出されてレジスタＩＡに入
り、レジスタＩＡからプロセッサＢに転送される。第９
図（イ）はデータ転送の様子を示す図である。プロセッ
サＡからプロセッサＢに向かってａ、ｂ、ｃ、ｄ、・・
・の順にデータが転送される。プロセッサＢでは、受信
したデータを制御プログラム３Ｂの制御の下にバッファ
メモリ２ｂに順次格納する。プロセッサＡは、全てのデ
ータ転送が終了したらプロセッサＢに対してその旨の通
知を行う。
プロセッサＢは当該通知を受けたら、バッファメモリ２
Ｂに格納されているデータを順次読出してレジスタＩＢ
から受信した順に順次プロセッサＡに返送する。第９図
（ロ）はプロセッサＢからプロセッサＡへのデータ返送
の順序を示しており、受信した順、即ちａ、 ｂ、
ｃ、 ｄ・・・の順になっている。プロセッサＡでは
、返送されてくるデータをバッファメモリ２Ａに格納さ
れている元のデータと突合わせ比較を行い、データが正
確に伝送されたかどうかをチエツクする。全てのデータ
が一致したら、プロセッサＡからプロセッサＢへのデー
タ伝送が正常に行われたことが分かる。
Ｂに格納されているデータを順次読出してレジスタＩＢ
から受信した順に順次プロセッサＡに返送する。第９図
（ロ）はプロセッサＢからプロセッサＡへのデータ返送
の順序を示しており、受信した順、即ちａ、 ｂ、
ｃ、 ｄ・・・の順になっている。プロセッサＡでは
、返送されてくるデータをバッファメモリ２Ａに格納さ
れている元のデータと突合わせ比較を行い、データが正
確に伝送されたかどうかをチエツクする。全てのデータ
が一致したら、プロセッサＡからプロセッサＢへのデー
タ伝送が正常に行われたことが分かる。
［発明が解決しようとする課題］
前述した従来の反復伝送方式では、全てのデータ伝送が
うまくいった場合には問題はないが、プロセッサＡ側で
元のデータと返送データとの間に不一致が発生した場合
に問題となる。つまり、不一致が発生したら、プロセッ
サＡから再度全データを最初からプロセッサＢ側に再送
するようにしていた。このような方式では、データが一
致するまでプロセッサＡからの同一データの再送→プロ
セッサＢからの受信データの再送→プロセッサＡ側での
データ一致検出というシーケンスを繰返している。しか
しながら、このような方式では固定的な伝送障害が発生
すると、何回再送しても正常なデータ転送はできない。
うまくいった場合には問題はないが、プロセッサＡ側で
元のデータと返送データとの間に不一致が発生した場合
に問題となる。つまり、不一致が発生したら、プロセッ
サＡから再度全データを最初からプロセッサＢ側に再送
するようにしていた。このような方式では、データが一
致するまでプロセッサＡからの同一データの再送→プロ
セッサＢからの受信データの再送→プロセッサＡ側での
データ一致検出というシーケンスを繰返している。しか
しながら、このような方式では固定的な伝送障害が発生
すると、何回再送しても正常なデータ転送はできない。
この結果、データ転送が不可能になるという不具合があ
った。
った。
本発明はこのような課題に鑑みてなされたものであって
、固定的な伝送障害が発生した場合でもプロセッサ相互
間のデータ転送を正常に行えるようにすることができる
データ伝送誤り制御方式を提供することを目的としてい
る。
、固定的な伝送障害が発生した場合でもプロセッサ相互
間のデータ転送を正常に行えるようにすることができる
データ伝送誤り制御方式を提供することを目的としてい
る。
［課題を解決するための手段］
第１図は本発明方式の原理を示すフローチャートである
。本発明は、 プロセッサＡとプロセッサＢとをデータレジスタとコン
トロールレジスタを介して接続し、制御プログラムによ
りプロセッサＡとプロセッサ８間のデータ伝送を行う場
合において、 プロセッサＡからプロセッサＢに対してデータ転送を行
い（ステップ１）、 プロセッサＢでは受信したデータをプロセッサＡに返送
しくステップ２）、 プロセッサＡでは、送信状態のままプロセッサＢからの
返送データを読込み、元のデータとの比較を行い（ステ
ップ３）、 不一致が発生した場合には、プロセッサＡはデータの全
ビットを反転してプロセッサＢに再送しくステップ４）
、 プロセッサＢは、受信した再送データをそのままプロセ
ッサＡに返送しくステップ５）、プロセッサＡでは、返
送されてきたデータと再送データとの比較を行い（ステ
ップ６）、不一致が発生した場合には、プロセッサＡは
再び元のデータをプロセッサＢに転送しくステップ７）
、 プロセッサＢは、最初に受信したデータと再送１回目に
受信したデータとの間でＥＮＯＲをとり、１となったビ
ットを見つけて再送されてきたデータに対し、本ビット
のオンオフの組合せによって得られたビットパターンに
受信データの該当ビットを変化させて返送しくステップ
８）、ステップ８でＥＮＯＲをとって１となったビット
の組合せ送信をプロセッサＡ側で送信データと返送デー
タの一致がとれるまで繰返す（ステップ９）ように構成
したことを特徴としている。
。本発明は、 プロセッサＡとプロセッサＢとをデータレジスタとコン
トロールレジスタを介して接続し、制御プログラムによ
りプロセッサＡとプロセッサ８間のデータ伝送を行う場
合において、 プロセッサＡからプロセッサＢに対してデータ転送を行
い（ステップ１）、 プロセッサＢでは受信したデータをプロセッサＡに返送
しくステップ２）、 プロセッサＡでは、送信状態のままプロセッサＢからの
返送データを読込み、元のデータとの比較を行い（ステ
ップ３）、 不一致が発生した場合には、プロセッサＡはデータの全
ビットを反転してプロセッサＢに再送しくステップ４）
、 プロセッサＢは、受信した再送データをそのままプロセ
ッサＡに返送しくステップ５）、プロセッサＡでは、返
送されてきたデータと再送データとの比較を行い（ステ
ップ６）、不一致が発生した場合には、プロセッサＡは
再び元のデータをプロセッサＢに転送しくステップ７）
、 プロセッサＢは、最初に受信したデータと再送１回目に
受信したデータとの間でＥＮＯＲをとり、１となったビ
ットを見つけて再送されてきたデータに対し、本ビット
のオンオフの組合せによって得られたビットパターンに
受信データの該当ビットを変化させて返送しくステップ
８）、ステップ８でＥＮＯＲをとって１となったビット
の組合せ送信をプロセッサＡ側で送信データと返送デー
タの一致がとれるまで繰返す（ステップ９）ように構成
したことを特徴としている。
［作用］
反復伝送方式によりプロセッサＢからの返送データを元
のデータと比較し、不一致が発生したら、次にデータの
全ピットを反転したものについて反復伝送を行う。２回
目のデータ比較でも不一致だった場合には、プロセッサ
Ｂで１回目の受信データと、２回目の受信データ（この
場合には反転データ）とのＥＮＯＲ（排他的論理和の反
転）をとり、不良データ部分を検出する。不良データ部
分が検出されたら、この不良部分について、考えられる
オン（“１°）オフ（“０”）の組合わせで、プロセッ
サＢからプロセッサＡにデータ転送し、プロセッサＡ側
で元のデータとの比較を行う。このシーケンスを両デー
タが一致するまで繰返す。
のデータと比較し、不一致が発生したら、次にデータの
全ピットを反転したものについて反復伝送を行う。２回
目のデータ比較でも不一致だった場合には、プロセッサ
Ｂで１回目の受信データと、２回目の受信データ（この
場合には反転データ）とのＥＮＯＲ（排他的論理和の反
転）をとり、不良データ部分を検出する。不良データ部
分が検出されたら、この不良部分について、考えられる
オン（“１°）オフ（“０”）の組合わせで、プロセッ
サＢからプロセッサＡにデータ転送し、プロセッサＡ側
で元のデータとの比較を行う。このシーケンスを両デー
タが一致するまで繰返す。
このような構成をとることにより、固定的データ障害が
あった場合でも必ず正常なデータの伝送を行うことがで
きる。
あった場合でも必ず正常なデータの伝送を行うことがで
きる。
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明が適用される計算機システムのブロック
図である。図において、プロセッサＡは、伝送用のデー
タが保持されるデータレジスタ１１Ａ、ライトモード又
はリードモードの決定、優先権の確保等を相互に通知し
あうためのデータが保持されるコントロールレジスタ１
２Ａ、転送データが保存されるバッファメモリ１３Ａ及
びデータ伝送の制御を行う制御プログラム１４Ａより構
成されている。この構成は、プロセッサＢ側についても
同様で、データレジスタ１１Ｂ、コントロールレジスタ
１２Ｂ、バッファメモリ１３Ｂ及び制御プログラム１４
Ｂより構成されている。制御プログラム１４Ａ、１４Ｂ
を動作させるのは、具体的にはＣＰＵ （図示せず）で
ある。
図である。図において、プロセッサＡは、伝送用のデー
タが保持されるデータレジスタ１１Ａ、ライトモード又
はリードモードの決定、優先権の確保等を相互に通知し
あうためのデータが保持されるコントロールレジスタ１
２Ａ、転送データが保存されるバッファメモリ１３Ａ及
びデータ伝送の制御を行う制御プログラム１４Ａより構
成されている。この構成は、プロセッサＢ側についても
同様で、データレジスタ１１Ｂ、コントロールレジスタ
１２Ｂ、バッファメモリ１３Ｂ及び制御プログラム１４
Ｂより構成されている。制御プログラム１４Ａ、１４Ｂ
を動作させるのは、具体的にはＣＰＵ （図示せず）で
ある。
このように構成されたシステムにおいて、コントロール
レジスタ１２Ａから１２Ｂに優先権確保の通知を行い、
プロセッサＡからプロセッサＢヘデータ転送を行うもの
とする。この時には、バッファメモリ１３Ａに保存され
ているデータが制御プログラム１４Ａの制御下で、デー
タレジスタ１１Ａを介してプロセッサＢ側に転送される
。それと同時に、プロセッサＢは受信したデータをデー
タレジスタＩＩＢを介してプロセッサＡに返送する。
レジスタ１２Ａから１２Ｂに優先権確保の通知を行い、
プロセッサＡからプロセッサＢヘデータ転送を行うもの
とする。この時には、バッファメモリ１３Ａに保存され
ているデータが制御プログラム１４Ａの制御下で、デー
タレジスタ１１Ａを介してプロセッサＢ側に転送される
。それと同時に、プロセッサＢは受信したデータをデー
タレジスタＩＩＢを介してプロセッサＡに返送する。
プロセッサＡ側では、返送されてくるデータを送信状態
のままでバッファメモリ１３Ａに保存されている元のデ
ータと逐次比較する。比較の結果、両方のデータが一致
したら、＃ｌ１１１プログラム１４Ａは次のデータ送信
のために次に送信すべきデータをバッファメモリ１３Ａ
から読出してデータレジスタＩＩＡに書込み、データ転
送を行う。
のままでバッファメモリ１３Ａに保存されている元のデ
ータと逐次比較する。比較の結果、両方のデータが一致
したら、＃ｌ１１１プログラム１４Ａは次のデータ送信
のために次に送信すべきデータをバッファメモリ１３Ａ
から読出してデータレジスタＩＩＡに書込み、データ転
送を行う。
比較の結果、不一致データが発生したら、コントロール
レジスタ１２Ａからコントロールレジスタ１２Ｂに不一
致発生を通知する。そして、制御プログラム１４Ａはデ
ータの全ビットを反転してデータレジスタＩＩＡにセッ
トし、プロセッサＢに再送する。プロセッサＢはデータ
レジスタ１１Ｂを介して反転データを受信すると、受信
したデータをそのままプロセッサＡに返送する。プロセ
ッサＡ側では、返送されてくるデータを再送データ（元
のデータの反転データ）と比較する。
レジスタ１２Ａからコントロールレジスタ１２Ｂに不一
致発生を通知する。そして、制御プログラム１４Ａはデ
ータの全ビットを反転してデータレジスタＩＩＡにセッ
トし、プロセッサＢに再送する。プロセッサＢはデータ
レジスタ１１Ｂを介して反転データを受信すると、受信
したデータをそのままプロセッサＡに返送する。プロセ
ッサＡ側では、返送されてくるデータを再送データ（元
のデータの反転データ）と比較する。
返送データと再送データの比較でもやはり不一致が発生
したら、フントロールレジスタ１２Ａからコントロール
レジスタ１２Ｂに不一致発生を通知する。そして、ｓｒ
ｓプログラム１４Ａは再び元のデータ（反転しない前の
データ）をバッファメモリ１３Ａから読出してデータレ
ジスタ１１Ａにセットし、プロセッサＢに転送する。
したら、フントロールレジスタ１２Ａからコントロール
レジスタ１２Ｂに不一致発生を通知する。そして、ｓｒ
ｓプログラム１４Ａは再び元のデータ（反転しない前の
データ）をバッファメモリ１３Ａから読出してデータレ
ジスタ１１Ａにセットし、プロセッサＢに転送する。
プロセッサＢｇ１４では、プロセッサＡからのデータを
受けて、制御プログラム１４Ｂが最初に受信したデータ
と再送１回目に受信したデータとのＥＮＯＲをとり、そ
の結果が′１″となったビットを見つける。そして、再
送されてきたデータに対して本ビット（＠１”が立った
ビット）のオンオフの組合わせによって得られたビット
パターンに受信データの該当ビットを変化させてデータ
レジスタ１１Ｂにセットし、プロセッサＡに返送する。
受けて、制御プログラム１４Ｂが最初に受信したデータ
と再送１回目に受信したデータとのＥＮＯＲをとり、そ
の結果が′１″となったビットを見つける。そして、再
送されてきたデータに対して本ビット（＠１”が立った
ビット）のオンオフの組合わせによって得られたビット
パターンに受信データの該当ビットを変化させてデータ
レジスタ１１Ｂにセットし、プロセッサＡに返送する。
プロセッサＡ側では、プロセッサＢから送られてきたデ
ータを元の送信データと比較する。比較の結果、不一致
であった場合にはコントロールレジスタ１２Ａを介して
プロセッサＢ側に通知する。
ータを元の送信データと比較する。比較の結果、不一致
であった場合にはコントロールレジスタ１２Ａを介して
プロセッサＢ側に通知する。
この結果、プロセッサＢ側では制御プログラム１４Ｂが
次のビットパターンの組合わせをデータレジスタ１１Ｂ
にセットし、プロセッサＡに返送する。プロセッサＡ側
では、制御プログラム１４Ａが送られてきたデータと元
のデータとの比較を行う。
次のビットパターンの組合わせをデータレジスタ１１Ｂ
にセットし、プロセッサＡに返送する。プロセッサＡ側
では、制御プログラム１４Ａが送られてきたデータと元
のデータとの比較を行う。
このようなシーケンスを両方のデータが一致するまで繰
返す。本発明方式によれば伝送障害ビットがいくつあっ
ても比較シーケンスを繰返すことにより必ず一致するよ
うになる。一致したら、そのデータが最初にプロセッサ
ＡからプロセッサＢに転送されたデータということにな
る。一致したら、プロセッサＡはコントロールレジスタ
１２Ａを介してプロセッサＢに一致した旨の通知を行な
う。プロセッサＢでは、この一致通知を受けた時点で、
当該データをバッファメモリ１３Ｂに格納する。
返す。本発明方式によれば伝送障害ビットがいくつあっ
ても比較シーケンスを繰返すことにより必ず一致するよ
うになる。一致したら、そのデータが最初にプロセッサ
ＡからプロセッサＢに転送されたデータということにな
る。一致したら、プロセッサＡはコントロールレジスタ
１２Ａを介してプロセッサＢに一致した旨の通知を行な
う。プロセッサＢでは、この一致通知を受けた時点で、
当該データをバッファメモリ１３Ｂに格納する。
第３図は本発明が適用される計算機システムの一実施例
の詳細構成例を示す図である。第２図と同一のものは、
同一の符号を付して示す。同図は、コントロールレジス
タ１２Ａ、１２Ｂを詳細に示している。例えば、プロセ
ッサＡ側について説明すると、プロセッサＡからプロセ
ッサＢに制御情報を送る場合（ライト時）には、コント
ロールレジスタ１２Ａ１が用いられ、逆にプロセッサＢ
ｈ１ら＠御情報を受ける場合（リード時）には、コント
ロールレジスタ１２Ａ２が用いられる。
の詳細構成例を示す図である。第２図と同一のものは、
同一の符号を付して示す。同図は、コントロールレジス
タ１２Ａ、１２Ｂを詳細に示している。例えば、プロセ
ッサＡ側について説明すると、プロセッサＡからプロセ
ッサＢに制御情報を送る場合（ライト時）には、コント
ロールレジスタ１２Ａ１が用いられ、逆にプロセッサＢ
ｈ１ら＠御情報を受ける場合（リード時）には、コント
ロールレジスタ１２Ａ２が用いられる。
コントロールレジスタ１２Ａ１はＲＱＳＮＤビット、Ｒ
ＴＳＮＤビット、ＦＲ８Ｔビット及びＲＳＴＤＴビット
より構成されている。このコントロールレジスタ１２Ａ
１はライト時に用いられるものであり、各構成ビットの
意味は第４図に示すとおりである。コントロールレジス
タ１２Ａ２はＳＮＤビット、ＲＣＶピッｌ−、ＢＵＳＹ
ピッ）及びＤＴＲＤＹビットより構成されている。この
コントロールレジスタ１２Ａ２はリード時に用いられる
ものであり、各構成ビットの意味は第５図に示すとおり
である。
ＴＳＮＤビット、ＦＲ８Ｔビット及びＲＳＴＤＴビット
より構成されている。このコントロールレジスタ１２Ａ
１はライト時に用いられるものであり、各構成ビットの
意味は第４図に示すとおりである。コントロールレジス
タ１２Ａ２はＳＮＤビット、ＲＣＶピッｌ−、ＢＵＳＹ
ピッ）及びＤＴＲＤＹビットより構成されている。この
コントロールレジスタ１２Ａ２はリード時に用いられる
ものであり、各構成ビットの意味は第５図に示すとおり
である。
ＲＱＳＮＤビットは、データ転送を行う時、“１”と書
込むことにより、送信権を要求する。
込むことにより、送信権を要求する。
この送信要求が受付けられると、本レジスタ１２Ａ１リ
ード時にＳＮＤビットが“１″となり相手側のＲＣＶビ
ットが１”となる。ＲＴＳＮＤビットは、データ転送を
終了した時“１”と書込むことで送信権を解除する。送
信権が解除されると、本レジスタ１２Ａ１リード時、Ｓ
ＮＤビットが“０″となり、相手方のＲＣＶビットが“
Ｏｏとなる。
ード時にＳＮＤビットが“１″となり相手側のＲＣＶビ
ットが１”となる。ＲＴＳＮＤビットは、データ転送を
終了した時“１”と書込むことで送信権を解除する。送
信権が解除されると、本レジスタ１２Ａ１リード時、Ｓ
ＮＤビットが“０″となり、相手方のＲＣＶビットが“
Ｏｏとなる。
ＦＲ３Ｔビットは、誤り制御を行うためにデータ送信を
強制的に中断させる時“１°を書込む。
強制的に中断させる時“１°を書込む。
本操作により本レジスタ１２Ａ１リード時全ビットが“
０”になり、相手側においても同様の状態となる。Ｒ８
ＴＤＴビットは、本レジスタ１２Ａ１リード時、ＤＴＲ
ＤＹビットが′１ｍの時本ビットに“１″を書込むこと
により本レジスタ１２Ａ１リード時ＤＴＲＤＹビットが
“０”となり、相手側のＢＵＳＹビットが０”となる。
０”になり、相手側においても同様の状態となる。Ｒ８
ＴＤＴビットは、本レジスタ１２Ａ１リード時、ＤＴＲ
ＤＹビットが′１ｍの時本ビットに“１″を書込むこと
により本レジスタ１２Ａ１リード時ＤＴＲＤＹビットが
“０”となり、相手側のＢＵＳＹビットが０”となる。
ＳＮＤビブトは、データ送信要求が受付けられ送信可能
状態になっていることを表わす。即ち、′１°の時送信
状態を示す。ＲＣＶビットは、データ受信状態になって
いることを表わす。即ち、１１°の時受信状態を示す。
状態になっていることを表わす。即ち、′１°の時送信
状態を示す。ＲＣＶビットは、データ受信状態になって
いることを表わす。即ち、１１°の時受信状態を示す。
ＢＵＳＹビットは、送信状態の時、データレジスタ１１
Ａに送信データを書込むとａｌｍとなる。相手側にてＲ
３ＴＤＴビットに１”が書込まれると、本ビットは′０
”となる。ＤＴＲＤＹビットは、受信状態の時相手側の
データレジスタ１１Ｂに送信データが書込まれると“１
”となる。Ｒ３ＴＤＴビットに“１”を書込むと“０”
となる。以上のコントロールレジスタ１２Ａ１．１２Ａ
２の説明は、プロセッサＢ側のコントロールレジスタ１
２Ｂ１．１２Ｂ２についても同様である。
Ａに送信データを書込むとａｌｍとなる。相手側にてＲ
３ＴＤＴビットに１”が書込まれると、本ビットは′０
”となる。ＤＴＲＤＹビットは、受信状態の時相手側の
データレジスタ１１Ｂに送信データが書込まれると“１
”となる。Ｒ３ＴＤＴビットに“１”を書込むと“０”
となる。以上のコントロールレジスタ１２Ａ１．１２Ａ
２の説明は、プロセッサＢ側のコントロールレジスタ１
２Ｂ１．１２Ｂ２についても同様である。
第６図は本発明の動作シーケンスを示す図である。図に
示す例は、プロセッサＡからプロセッサＢにデータを転
送する場合を示している。コントロールレジスタ１２Ａ
、１２Ｂについては第４図。
示す例は、プロセッサＡからプロセッサＢにデータを転
送する場合を示している。コントロールレジスタ１２Ａ
、１２Ｂについては第４図。
第５図に示すように動作するものとする。
今、プロセッサＡがプロセッサＢに対してデータを転送
する時には、プロセッサＡは送信権を獲得するため、Ｒ
ＱＳＮＤビットをオン（“１”にすること。以下同じ）
とし、ＳＮＤビットがオンとなるのを確認した後、バッ
ファメモリ１３Ａから読出した送信データをデータレジ
スタＩＩＡに書込む。
する時には、プロセッサＡは送信権を獲得するため、Ｒ
ＱＳＮＤビットをオン（“１”にすること。以下同じ）
とし、ＳＮＤビットがオンとなるのを確認した後、バッ
ファメモリ１３Ａから読出した送信データをデータレジ
スタＩＩＡに書込む。
一方、プロセッサＢ側ではコントロールレジスタ１２Ｂ
を定期的にリードしている。そして、ＲＣｖビットがオ
ンとなったのを検出したら受信状態となり、ＤＴＲＤＹ
ビットがオンになるのを検出したら、データレジスタＩ
ＩＢの内容を読込んでデータを受信し、その後、速やか
に今受信したデータをデータレジスタ１１Ｂに書込む。
を定期的にリードしている。そして、ＲＣｖビットがオ
ンとなったのを検出したら受信状態となり、ＤＴＲＤＹ
ビットがオンになるのを検出したら、データレジスタＩ
ＩＢの内容を読込んでデータを受信し、その後、速やか
に今受信したデータをデータレジスタ１１Ｂに書込む。
その後Ｒ８ＴＤＴビットをオンにする。データレジスタ
１１Ｂの内容はプロセッサＡに返送される。
１１Ｂの内容はプロセッサＡに返送される。
その後、プロセッサＡは、ＢＵＳＹビットがオフになる
のを検出すると、次の送信データをデータレジスタＩＩ
Ａに書込む前にデータレジスタ１１Ａの内容（プロセッ
サＢからの返送データ）を読込み、バッファメモリ１３
Ａに格納されている元のデータとの比較を行う。比較の
結果、両方のデータが一致しなかった場合には、データ
伝送誤りがあることになる。
のを検出すると、次の送信データをデータレジスタＩＩ
Ａに書込む前にデータレジスタ１１Ａの内容（プロセッ
サＢからの返送データ）を読込み、バッファメモリ１３
Ａに格納されている元のデータとの比較を行う。比較の
結果、両方のデータが一致しなかった場合には、データ
伝送誤りがあることになる。
この場合には、プロセッサＡはＦＲ３Ｔビットをオンに
して一旦送信を中断する。その後、再度ＲＱＳＮＤビッ
トをオンにして送信が失敗したデータを再度送信して誤
り制御を行う。その後、次のデータの送信を行い、送信
データと返送データとが一致した時には続けて次のデー
タ転送に入る。
して一旦送信を中断する。その後、再度ＲＱＳＮＤビッ
トをオンにして送信が失敗したデータを再度送信して誤
り制御を行う。その後、次のデータの送信を行い、送信
データと返送データとが一致した時には続けて次のデー
タ転送に入る。
このデータ転送シーケンスを最終データを送信し終わる
まで繰返す。
まで繰返す。
なお、データ再送時にはプロセッサＡとプロセッサ８間
で予め取り決められた規則に従って、再送１回目にはプ
ロセッサＡでは前述したように再送すべきデータを全ビ
ット反転した後、データレジスタＩＩＡに書込む。一方
、データを受信したプロセッサＢ側では、受信データを
そのままの形でデータレジスタＩＩＢに書込み返送デー
タとする。しかる後、プロセッサＡ側のデータ比較で両
方のデータが一致していれば全ビット反転させて受信デ
ータとする。この受信データはバッファメモリ１３Ｂに
格納する。
で予め取り決められた規則に従って、再送１回目にはプ
ロセッサＡでは前述したように再送すべきデータを全ビ
ット反転した後、データレジスタＩＩＡに書込む。一方
、データを受信したプロセッサＢ側では、受信データを
そのままの形でデータレジスタＩＩＢに書込み返送デー
タとする。しかる後、プロセッサＡ側のデータ比較で両
方のデータが一致していれば全ビット反転させて受信デ
ータとする。この受信データはバッファメモリ１３Ｂに
格納する。
しかしながら、それでも両方のデータが一致しなかった
場合には、以下に示すやり方でデータ転送を行う。第７
図は、具体的なデータ転送シーケンスを示す図である。
場合には、以下に示すやり方でデータ転送を行う。第７
図は、具体的なデータ転送シーケンスを示す図である。
図に示す例は、データ伝送のビットが８ビツトで、送信
データが０２８ （Ｈは１６道を示す。以下同じ）の
場合を示している。
データが０２８ （Ｈは１６道を示す。以下同じ）の
場合を示している。
図中のＸ印は両方のデータ（プロセッサＡ側における転
送データと返送データのこと）不一致を、Ｑ印は両方の
データの一致を示している。また、同図に示す障害は、
８ビツトのデータ線のうちＬＳＨのビット線が固定的に
“１°になっている不良を示している。このような場合
であっても正常にデータが伝送できることを以下に示す
。
送データと返送データのこと）不一致を、Ｑ印は両方の
データの一致を示している。また、同図に示す障害は、
８ビツトのデータ線のうちＬＳＨのビット線が固定的に
“１°になっている不良を示している。このような場合
であっても正常にデータが伝送できることを以下に示す
。
再送１回目までは、既に述べた。再送１回目では不一致
が発生したので、プロセッサＡは再度元のデータ０２ｓ
をプロセッサＢに対して送信する（再送２回目）。プロ
セッサＢで受信するデータは１回目と同様に０３ｏであ
る。プロセッサＢは、１回目に受信したデータ（つまり
再送２回目の受信データ）とのＥＮＯＲをとり、“１”
が立つビットを見つけだす。ＥＮＯＲシーケンスをデー
タで示せば、以下のとおりである。
が発生したので、プロセッサＡは再度元のデータ０２ｓ
をプロセッサＢに対して送信する（再送２回目）。プロ
セッサＢで受信するデータは１回目と同様に０３ｏであ
る。プロセッサＢは、１回目に受信したデータ（つまり
再送２回目の受信データ）とのＥＮＯＲをとり、“１”
が立つビットを見つけだす。ＥＮＯＲシーケンスをデー
タで示せば、以下のとおりである。
１回目の受信データ ００００ ００１１再送１回目の
受信データ １１１１ １１１１これら両方の
データのＦＯＲ（排他的論理和）をとると、 となる。ＥＮＯＲはこの否定であるから、となる。′１
”が立つのは下２桁のビットである。
データのＦＯＲ（排他的論理和）をとると、 となる。ＥＮＯＲはこの否定であるから、となる。′１
”が立つのは下２桁のビットである。
このような演算処理により下２桁のビットが“１”とな
ることが分かったので、プロセッサＢは再送２回目の受
信データに対して、下２桁のビットを１１を除き、考え
られる組合わせ、００゜０１．１０と１ビツトずつ変化
させてプロセッサＡに返送する。プロセッサＡでは、再
送２回目以降は元のデータと返送データとが一致するま
で元のデータ（１回目の送信データ）の送信を繰返す。
ることが分かったので、プロセッサＢは再送２回目の受
信データに対して、下２桁のビットを１１を除き、考え
られる組合わせ、００゜０１．１０と１ビツトずつ変化
させてプロセッサＡに返送する。プロセッサＡでは、再
送２回目以降は元のデータと返送データとが一致するま
で元のデータ（１回目の送信データ）の送信を繰返す。
第７図の例では再送４回目に元のデータと返送データと
が一致した。この一致したデータが、プロセッサＡの１
回目の送信データ（転送データ）となる。データが一致
したら、プロセッサＢは当該返送データを送信データと
してバッファメモリに格納する。
が一致した。この一致したデータが、プロセッサＡの１
回目の送信データ（転送データ）となる。データが一致
したら、プロセッサＢは当該返送データを送信データと
してバッファメモリに格納する。
上述の説明では、プロセッサＡがプロセッサＢにデータ
を転送する場合を例にとって説明したが、本発明はこれ
に限るものではなく、プロセッサＢからプロセッサＡに
データを転送する場合についても全く同様である。
を転送する場合を例にとって説明したが、本発明はこれ
に限るものではなく、プロセッサＢからプロセッサＡに
データを転送する場合についても全く同様である。
［発明の効果］
以上、詳細に説明したように、本発明によればプロセッ
サ相互間に固定的障害が発生した場合でもプロセッサ相
互間のデータ転送を正常に行えるようにすることができ
る。
サ相互間に固定的障害が発生した場合でもプロセッサ相
互間のデータ転送を正常に行えるようにすることができ
る。
第１図は本発明方式の原理を示すフローチャート、
第２図は本発明が適用される計算機システムのブロック
図、 第３図は本発明が適用される計算機システムの一実施例
の詳細構成例を示すブロック図、第４図はライト時の各
構成ビットの意味を示す図、 第５図はリード時の各構成ビットの意味を示す図、 第６図は本発明の動作シーケンスを示す図、第７図は具
体的なデータ転送シーケンスを示す図、 第８図は従来の反復伝送方式の説明図、第９図はデータ
転送の様子を示す図である。 第２図において、 １１Ａ、ＩＩＢはデータレジスタ、 １２Ａ、１２Ｂはコントロールレジスタ、１３Ａ、１３
Ｂはバッファメモリ、 １４Ａ、１４Ｂは制御プログラムである。
図、 第３図は本発明が適用される計算機システムの一実施例
の詳細構成例を示すブロック図、第４図はライト時の各
構成ビットの意味を示す図、 第５図はリード時の各構成ビットの意味を示す図、 第６図は本発明の動作シーケンスを示す図、第７図は具
体的なデータ転送シーケンスを示す図、 第８図は従来の反復伝送方式の説明図、第９図はデータ
転送の様子を示す図である。 第２図において、 １１Ａ、ＩＩＢはデータレジスタ、 １２Ａ、１２Ｂはコントロールレジスタ、１３Ａ、１３
Ｂはバッファメモリ、 １４Ａ、１４Ｂは制御プログラムである。
Claims (1)
- 【特許請求の範囲】 プロセッサＡとプロセッサＢとをデータレジスタとコン
トロールレジスタを介して接続し、制御プログラムによ
りプロセッサＡとプロセッサＢ間のデータ伝送を行う場
合において、 プロセッサＡからプロセッサＢに対してデータ転送を行
い（ステップ１）、 プロセッサＢでは受信したデータをプロセッサＡに返送
し（ステップ２）、 プロセッサＡでは、送信状態のままプロセッサＢからの
返送データを読込み、元のデータとの比較を行い（ステ
ップ３）、 不一致が発生した場合には、プロセッサＡはデータの全
ビットを反転してプロセッサＢに再送し（ステップ４）
、 プロセッサＢは、受信した再送データをそのままプロセ
ッサＡに返送し（ステップ５）、 プロセッサＡでは、返送されてきたデータと再送データ
との比較を行い（ステップ６）、 不一致が発生した場合には、プロセッサＡは再び元のデ
ータをプロセッサＢに転送し（ステップ７）、 プロセッサＢは、最初に受信したデータと再送１回目に
受信したデータとの間でＥＮＯＲをとり、１となったビ
ットを見つけて再送されてきたデータに対し、本ビット
のオンオフの組合せによって得られたビットパターンに
受信データの該当ビットを変化させて返送し（ステップ
８）、 ステップ８でＥＮＯＲをとって１となったビットの組合
せ送信をプロセッサＡ側で送信データと返送データの一
致がとれるまで繰返す（ステップ９）ように構成したこ
とを特徴とするデータ伝送誤り制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089241A JPH02266728A (ja) | 1989-04-07 | 1989-04-07 | データ伝送誤り制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089241A JPH02266728A (ja) | 1989-04-07 | 1989-04-07 | データ伝送誤り制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266728A true JPH02266728A (ja) | 1990-10-31 |
Family
ID=13965251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089241A Pending JPH02266728A (ja) | 1989-04-07 | 1989-04-07 | データ伝送誤り制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266728A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015152414A1 (ja) * | 2014-04-04 | 2015-10-08 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、送信装置、受信装置、通信装置、通信方法、及びプログラム |
| JP2015201689A (ja) * | 2014-04-04 | 2015-11-12 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、送信装置、受信装置及び通信方法 |
| JP2016025641A (ja) * | 2014-07-24 | 2016-02-08 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、通信装置、データ通信方法、及びプログラム |
| JP2021069069A (ja) * | 2019-10-28 | 2021-04-30 | トヨタ自動車株式会社 | 車両用制御装置 |
-
1989
- 1989-04-07 JP JP1089241A patent/JPH02266728A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015152414A1 (ja) * | 2014-04-04 | 2015-10-08 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、送信装置、受信装置、通信装置、通信方法、及びプログラム |
| JP2015201689A (ja) * | 2014-04-04 | 2015-11-12 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、送信装置、受信装置及び通信方法 |
| US10178440B2 (en) | 2014-04-04 | 2019-01-08 | Ntt Communications Corporation | Communication system, transmission apparatus, reception apparatus, communication apparatus, communication method, and program |
| JP2016025641A (ja) * | 2014-07-24 | 2016-02-08 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信システム、通信装置、データ通信方法、及びプログラム |
| JP2021069069A (ja) * | 2019-10-28 | 2021-04-30 | トヨタ自動車株式会社 | 車両用制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788637A (en) | Communication control apparatus | |
| US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
| JPH0223888B2 (ja) | ||
| JPH02199938A (ja) | データ伝送誤り検出方式 | |
| JPH02266728A (ja) | データ伝送誤り制御方式 | |
| JPH01218148A (ja) | 情報分配方式とその送信局および端末装置 | |
| CN100394390C (zh) | 差错检测和校正装置及其控制方法 | |
| CN114500323A (zh) | 通信状态的检测方法、主站、从站及可读存储介质 | |
| US20030154288A1 (en) | Server-client system and data transfer method used in the same system | |
| JP2001223726A (ja) | 多重通信方法、多重通信装置および多重通信システム | |
| JPH02244336A (ja) | データ伝送誤り制御方式 | |
| JPH06204989A (ja) | データ通信装置 | |
| JPS58136151A (ja) | 誤り訂正方式 | |
| KR0179760B1 (ko) | 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로 | |
| JP3027439B2 (ja) | タイムスプリットバスの制御回路 | |
| JPS6041375B2 (ja) | 情報誤り検出方法 | |
| JPS60167052A (ja) | デ−タ転送方法 | |
| JPH0424900B2 (ja) | ||
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPS61222335A (ja) | デ−タ受信装置 | |
| JP2005277552A (ja) | バスリトライ制御方式及びデータ通信装置 | |
| JPH02224045A (ja) | データ転送制御方式 | |
| JPH05313979A (ja) | 疎結合分散トランザクション処理システムにおける共通定義情報の整合性チェック方式 | |
| JPH0298711A (ja) | 数値制御データ転送チェック方式 | |
| JPH02201565A (ja) | 遠隔ｉｐｌ制御方式 |