JPH02239341A

JPH02239341A - プログラムトレーサにおける分岐網羅カバレージ率算出方式

Info

Publication number: JPH02239341A
Application number: JP1061361A
Authority: JP
Inventors: Minoru Kushida; 稔櫛田; Tadashi Matsumoto; 忠松本
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1989-03-14
Filing date: 1989-03-14
Publication date: 1990-09-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、マイクロコンピュータシステムに使用され
るプログラムの品質評価を行うプログラムトレーサにお
ける、分岐網羅カバレージ率（Ｃ１で表す）の算出方式
に関するものである。

［従来の技術コ最近においては、各部の制御やデータ処理をマイクロコ
ンピュータにより行う装置が多数出現している。これら
に使用されるプログラムはデバッグにより不良箇所の摘
出、修正が行われているが、さらに全体として品質を向
」ニするために、被検査プログラムを実用機にロードし
て実行状態としてプログラムトレーサにより品質評価が
行われる。

プログラムトレーサは、プログラム中の指定したアドレ
ス領域、または全領域についてプログラムの実行アドレ
スを高速度でトレースして解析する。

第３図はプログラムトレーサの構成図を示す。

被検査装置１はマイクロプロセッサ（ＭＰＵ−Ａ）１ａ
を搭載した実用機で、被検査プログラム１ｂがロードさ
れている。プログラムトレーサは２で示され、被検査装
置１とバス接続される。検査においては，被検査プログ
ラム１ｂのアドレスが逐次実行されるに従って、実行ア
ドレスに対するアドレス信号がインタフェース２ａを通
してトレーサ制御部２ｂに入力する。これに対してプロ
グラムトレーサ２に設けられたマイクロプロセッサ（Ｍ
ＰＵ＠Ｂ）２ｄより所定の指示がなされてトレーサ制御
が行われ、その結果はトレーサメモリ２Ｃに記憶される
。プログラムの実行は、Ｉ／ＯＲ置２ｅにより入ｅ出力
条件を種々変更して複数回行われ、トレースデータが多
量となるので、えられたデータは実行毎にフロッピィデ
ィスク２ｆに記録される。

第４図（ａ）．（ｂ）および（ｃ）にトレースデータの
例を示す。図（ａ）は被検査プログラム１ｂの１例で、
アドレスは１６進５桁の（１００００〜＋００２５）で
ある。アドレス１０００８が条件分岐命令で、分岐条件
が成立したときはアドレス１００２１にジャンプし、不
成立のときは１０００９に続く。プログラムトレーサ２
においては、各アドレスの命令を解析して、条件分岐命
令アドレス（以下単に分岐アドレスという）を抽出して
、トレースメモリ２ｃまたはフロッピィディスク２ｆに
図（ｂ）に示す分岐アドレス表を記録する。次に、トレ
ーサにおいては、通過アドレスを検出して通過符号を与
える。図（ｃ）は通過アドレス表を示し、表（Ｉ）は、
図（ａ）のプログラムにおいて分岐条件が不成立の場合
に対応し、アドレス１００００〜１００２５のすべてに
、通過符号“１”が記録されている。これに対して、表
（ｎ）は、分岐条件が成立した場合に対応し、アドレス
１０００９〜１００２Ｇには未通過符号“０”が記録さ
れている。分岐アドレスは多数あるので、分岐条件を変
更して多数回プログラムを実行し、各実行に対する通過
アドレス表かえられて、フロッピィディスク２ｆに記録
されている。

プログラムトレーサにおける、プログラムの品質評価の
項目には各種があるが、その１項目としてすべての分岐
アドレスに対する分岐成立と不成立が、どの程度実行さ
れたかを示す分岐網羅カバレージ率Ｃ１と称されるメジ
ャーがある。

第５図はカバレージ率Ｃ１における分岐命令の成立と不
成立を説明するもので、任意の分岐アドレスに着目する
と、１回のプログラムの実行では（イ）のように、ステ
ップがこのアドレスを通過しないために分岐命令が実行
されない場合と、アドレスを通過する場合は分岐条件が
成立してＹＥＳとなる（σ）と、不成立のためＮｏとな
る（ハ）のいずれかである。分岐条件を種々に変化して
プログラムを多数回実行して、ステップが分岐アドレス
を通過し、かつ成立ＹＥＳと不成立Ｎｏがともに少なく
とも１回実行されたときは仁》となる。すべての分岐ア
ドレスが（二）の状態となったときは、カバレージ率Ｃ
１は１００％で検査はパーフェクトである。多数回の実
行に拘らず、Ｃ１が１００％に達しないときは条件設定
が不適当か、または分岐命令に不良、不要のものがある
ことを示すものである。

〔解決しようとする課題コ以上のカバレージ率ＣＩは、従来においては、第４図（
ｂ）の分岐アドレス表と（Ｃ）の通過アドレス表より手
作業により、分岐成立、不成立を判読して求める方法が
行われている。しかし、多数の通過アドレス表より成立
と不成立を手作業で判読することは容易でなく、従って
、主要部分のみについて行うなど範囲が限られる不完全
な検査方法であった。

この発明は以上に鑑みてなされたもので、カバレージ率
Ｃ１をマイクロプロセッサにより迅速に算出する方式を
提供することを目的とするものである。

［課題を解決するための手段］この発明は、被検査プログラムがロードされた被検査装
置に対して、異なる入畢出カ条件のもとにプログラムの
実行を複数回行い、入力したアドレス命令を解析して抽
出した分岐アドレスと、プログラムの実行動作をステッ
プ毎に逐次トレースして通過したアドレス、または未通
過のアドレスに対してそれぞれ通過符号または未通過符
号をラ，えた通過アドレス表とを、記録部に記録するプ
ログラムトレーサにおける分岐網羅カバレージ率算出方
式であって、マイクロプロセッサにより以下の演算処理
を行うものである。

上記の複数回行われるプログラムの実行毎に、通過アド
レス表より、分岐アドレスに対する分岐成立または不成
立を判定し、複数回の実行に対する判定データを集計メ
モリにＯＲをとって記憶し、すべての分岐アドレスに対
してＯＲされた成立と不成立の判定データを集計した総
個数の、記録部に記録された分岐アドレスの個数に対す
る比率を算出する。

］二記において、分岐アドレスに対応する通過アドレス
表のアドレスに通過符号が与えられていないときは、分
岐の成立または不成立のいずれも実行されないものとし
、分岐アドレスに通過符号が与えられ、かつそのアドレ
スの次位アドレスが未通過符号のときは分岐成立とし、
または次位アドレスが通過符号のときは分岐成立と判定
するものである。

［作用コ以上の構成による分岐網羅カバレージ率の算出方式にお
いては、マイクロプロセッサの処理により、記録された
分岐アドレスと通過アドレス表から分岐アドレスの分岐
成立と不成立が判定されて、複数回のプログラムの実行
によるすべての分岐アドレスに対する成立、不成立の判
定データがそれぞれＯＲされて集計メモリに記憶される
。このＯＲをとる理由は、カバレージ率Ｃ１の定義によ
り、分岐が複数回成立または不成立しても回数に拘らず
１回とするからであ。

第１図は集計メモリに記憶された判定データを示すもの
で、分岐アドレス（例えば１０００８に対して、分岐成
立と不成立にともに“１”が記憶されている。分岐アド
レスの個数をｎとし、これに対する分岐成立数を旧、不
成立数をｎ２として、比率（ｎｘ　＋ｎ２）／ｎを求め
る。これが分岐網羅力パレージ率Ｃ１である。

［実施例コ第２図は、この発明によるプログラムトレーサにおける
分岐網羅カバレージ率算出方式の実施例のハード回路の
ブロック構成を示すもので、前記した第３図のプログラ
ムトレーサ２に対して、集計メモリ２ｇを加えたもので
ある。この場合、集計メモリ２ｇはプログラムトレーサ
２のトレースメモリ２ｃの一部を利用することも差し支
えない。

集計メモリ２ｇには上記した分岐成立と不成立の判定デ
ータが記録される。一方、トレースメそリ２ｃまたはフ
ロッピィディスク２ｆには前記の分岐アドレス表が記録
されており、マイクロプロセッサ２ｃにより判定データ
と分岐アドレス表が読み出されて分岐網羅カバレージ率
Ｃ１が演算され、Ｉ　／　Ｏ　Ｒｉ置２ｅに出力される
。なお、マイクロプロセッサ２ｃの演算処理は、通常の
プログラム技術により容易に実行できるので説明は省略
する。

［発明の効果］以上の説明により明らかなように、この発明による分岐
ＷＪｍカバレージ率算出方式によれば、従来手作業によ
り行われたカバレージ率ｃ１の計算が、マイクロプロセ
ッサにより被検査プログラムの全範囲に対して迅速、正
確に行われる効果があり、マイクロコンビュータンステ
ムに使用されるプログラムの品質評価に寄与するところ
には大きいものがある。

【図面の簡単な説明】

第１図は、この発明によるプログラムトレーサにおける
分岐網羅カバレージ率算出方式の集計メモリの説明図、
第２図は、この発明によるプログラムトレーサにおける
分岐網羅カバレージ率算出方式の実施例に対するハード
回路のブロック構成図、第３図はプログラムトレーサの
構成図、第４図（ａ），（ｂ）および（Ｃ）は、被計算
プログラムと第３図のプログラムトレーサによるトレー
スデータの１例を示す表の説明図、第５図は条件分岐命
令における分岐成立と不成立の説明図である。１・・・被検査装置、ｌａ・・・マイクロプロセッサＡ
、１ｂ・・・被検査プログラム、２・・・プログラムトレーサ、２ａ・・・インタフェー
ス、２ｂ・・・トレース制９１１　部、２　ｃ・・・ト
レースメモリ、２ｄ・・・マイクロプロセッサＢ１２ｅ・・・Ｉ／Ｏ装置、２ｆ・・・フロッピィディスク、２ｇ・・・集計メモリ。

Claims

【特許請求の範囲】

（１）被検査プログラムがロードされた被検査装置に対
して、異なる入・出力条件のもとに該プログラムの実行
を複数回行い、入力したアドレス命令を解析して抽出し
た条件分岐命令アドレス（以下単に分岐アドレス）と、
該実行動作をステップ毎に逐次トレースして通過したア
ドレス、または未通過のアドレスに対してそれぞれ通過
符号または未通過符号を与えた通過アドレス表とを、記
録部に記録するプログラムトレーサにおいて、マイクロ
プロセッサの処理により、上記複数回のプログラムの実
行毎に、上記通過アドレス表より、上記分岐アドレスの
分岐成立または不成立を判定し、上記複数回の実行に対
する該判定データを集計メモリにＯＲをとって記憶し、
すべての上記分岐アドレスに対して該ＯＲされた成立と
不成立の判定データを集計した総個数の、上記記録部に
記録された上記分岐アドレスの個数に対する比率を算出
することを特徴とする、プログラムトレーサにおける分
岐網羅カバレージ率算出方式。
（２）上記において、上記記録部に記録された分岐アド
レスに対応する上記通過アドレス表のアドレスに、通過
符号が与えられていないときは、分岐の成立または不成
立のいずれも実行されないものとし、該アドレスに通過
符号が与えられ、かつ該アドレスの次位アドレスが未通
過符号のときは分岐成立とし、または該次位アドレスが
通過符号のときは分岐が不成立とする上記判定を行う、
請求項１記載のプログラムトレーサにおける分岐網羅カ
バレージ率算出方式。