JPH0224016B2 - - Google Patents
Info
- Publication number
- JPH0224016B2 JPH0224016B2 JP58224077A JP22407783A JPH0224016B2 JP H0224016 B2 JPH0224016 B2 JP H0224016B2 JP 58224077 A JP58224077 A JP 58224077A JP 22407783 A JP22407783 A JP 22407783A JP H0224016 B2 JPH0224016 B2 JP H0224016B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- layer
- gaalas
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、化合物半導体装置の製造技術に係わ
り、特にGaAlAsからなる化合物半導体結晶をプ
ラズマエツチング装置によりエツチングする化合
物半導体のドライエツチング方法に関する。
り、特にGaAlAsからなる化合物半導体結晶をプ
ラズマエツチング装置によりエツチングする化合
物半導体のドライエツチング方法に関する。
［発明の技術的背景とその問題点］
GaAs、InP等の主体とした−族化合物半
導体は、半導体レーザーや発光ダイオード等の材
料として、またSiを基板としたものよりも高性能
をもつ種々構造の電界効果トランジスタ、或いは
それらの集積化したデバイスの材料として広く用
いられている。さらには、化合物半導体材料を用
い、電気的な集積回路と発光受光素子とを集積化
した光電気集積回路と称される新しい概念のデバ
イスが開発されるに至つている。
導体は、半導体レーザーや発光ダイオード等の材
料として、またSiを基板としたものよりも高性能
をもつ種々構造の電界効果トランジスタ、或いは
それらの集積化したデバイスの材料として広く用
いられている。さらには、化合物半導体材料を用
い、電気的な集積回路と発光受光素子とを集積化
した光電気集積回路と称される新しい概念のデバ
イスが開発されるに至つている。
一方、LSI等の半導体デハイスの製造工程にお
いては、生産性、再現性の向上を目的に各プロセ
スのドライ化が進められているが、その中でエツ
チングプロセスのドライ化として反応性イオンエ
ツチングと称されるドライエツチング方法があ
る。この方法では、通常平行平板電極型の装置が
用いられ、高周波電力（13.56MHzが良く使用さ
れる）が印加される電極（陰極）とこれに対向す
る接地電極（陽極）とを有する真空容器に例えば
10-2〜10-1［Torr］程度にCl2やCCl4等のハロゲン
系ガスを導入し、平行平板電極に高周波電力を印
加する。これにより、グロー放電が生じ電子とイ
オンの移動度の差により陰極が負に自己バイアス
され、陰極上に暗部を生じると共に自己バイアス
により、陰極降下電圧Vdcが生じ、このVdcによ
つてプラズマ内の反応性イオンが加速されて陰極
上の試料に衝突する。同時に、被エツチング原子
が反応性イオンと反応して揮発性の高い分子を構
成し、ガスとなり除去されることによつてエツチ
ングが行なわれる。
いては、生産性、再現性の向上を目的に各プロセ
スのドライ化が進められているが、その中でエツ
チングプロセスのドライ化として反応性イオンエ
ツチングと称されるドライエツチング方法があ
る。この方法では、通常平行平板電極型の装置が
用いられ、高周波電力（13.56MHzが良く使用さ
れる）が印加される電極（陰極）とこれに対向す
る接地電極（陽極）とを有する真空容器に例えば
10-2〜10-1［Torr］程度にCl2やCCl4等のハロゲン
系ガスを導入し、平行平板電極に高周波電力を印
加する。これにより、グロー放電が生じ電子とイ
オンの移動度の差により陰極が負に自己バイアス
され、陰極上に暗部を生じると共に自己バイアス
により、陰極降下電圧Vdcが生じ、このVdcによ
つてプラズマ内の反応性イオンが加速されて陰極
上の試料に衝突する。同時に、被エツチング原子
が反応性イオンと反応して揮発性の高い分子を構
成し、ガスとなり除去されることによつてエツチ
ングが行なわれる。
この方法は、現在適当な条件の選択によつて
0.5〜１［μｍ］程度のマスクパターン幅を異方性
エツチングすることが可能であるため、アンダー
カツトを一般的な傾向とする湿式エツチングに比
べて高密度・高性能の集積回路の製造上不可欠な
技術となつている。
0.5〜１［μｍ］程度のマスクパターン幅を異方性
エツチングすることが可能であるため、アンダー
カツトを一般的な傾向とする湿式エツチングに比
べて高密度・高性能の集積回路の製造上不可欠な
技術となつている。
GaAsを基板としてAlの混晶比の異なる
GaAlAsを複数積層し、半導体レーザー、発光ダ
イオード、フオトダイオード及びこれらの集積化
素子がつくられるが、これらのデバイスの製造に
上記の反応性イオンエツチングを使用することは
極めて有効である。例えば半導体レーザの場合、
従来共振器端面は人手によるへき開作業により作
られ極めて生産性の低いプロセスであつたが、反
応性イオンエツチングを用いればモノリシツクに
端面を形成でき生産性も高く、その工業的価値は
高い。さらに、半導体レーザを含む集積化素子に
おいては、端面形成にへき開を使用できないため
に実現が困難であつた素子も、反応性イオンエツ
チングを用いることにより容易に実現することが
できる。また、埋め込み型レーザのメサ形成や内
部ストライプ型レーザの電流阻止層中に作られる
内部ストライプ溝の形成等は、レーザを基本横モ
ードで発振させ、かつ真円度の高いビームを得る
ため高い精度を必要とするプロセスである。現
在、このプロセスは湿式エツチングによつて行な
われているが、湿式エツチングによる１〜２［μ
ｍ］領域の制御は極めて厳しく再現性の乏しいプ
ロセスである。これに対して、反応性イオンエツ
チングを用いてメサや溝の形成を行なうことがで
きれば、１〜２［μｍ］領域の制御は容易であり、
異方性エツチングであるためデバイスの設計等に
関しても極めて有利である。その他にも、基板の
加工やバラス形発光ダイオードの穴あけ加工等に
も反応性イオンエツチングは有力な手段である。
GaAlAsを複数積層し、半導体レーザー、発光ダ
イオード、フオトダイオード及びこれらの集積化
素子がつくられるが、これらのデバイスの製造に
上記の反応性イオンエツチングを使用することは
極めて有効である。例えば半導体レーザの場合、
従来共振器端面は人手によるへき開作業により作
られ極めて生産性の低いプロセスであつたが、反
応性イオンエツチングを用いればモノリシツクに
端面を形成でき生産性も高く、その工業的価値は
高い。さらに、半導体レーザを含む集積化素子に
おいては、端面形成にへき開を使用できないため
に実現が困難であつた素子も、反応性イオンエツ
チングを用いることにより容易に実現することが
できる。また、埋め込み型レーザのメサ形成や内
部ストライプ型レーザの電流阻止層中に作られる
内部ストライプ溝の形成等は、レーザを基本横モ
ードで発振させ、かつ真円度の高いビームを得る
ため高い精度を必要とするプロセスである。現
在、このプロセスは湿式エツチングによつて行な
われているが、湿式エツチングによる１〜２［μ
ｍ］領域の制御は極めて厳しく再現性の乏しいプ
ロセスである。これに対して、反応性イオンエツ
チングを用いてメサや溝の形成を行なうことがで
きれば、１〜２［μｍ］領域の制御は容易であり、
異方性エツチングであるためデバイスの設計等に
関しても極めて有利である。その他にも、基板の
加工やバラス形発光ダイオードの穴あけ加工等に
も反応性イオンエツチングは有力な手段である。
以上のような有効性があるにも拘わらず、化合
物半導体デバイスの製造工程に反応性イオンエツ
チングを使用することは、Siや金属等の加工の場
合に比べて次の〜に示すような問題点が生じ
るため未だ実用の域に達していない。
物半導体デバイスの製造工程に反応性イオンエツ
チングを使用することは、Siや金属等の加工の場
合に比べて次の〜に示すような問題点が生じ
るため未だ実用の域に達していない。
化合物半導体の場合、被エツチング物質が数
種の原子で構成されているため複数の原子を同
時にエツチングする条件を選択する必要があ
り、非常に複雑で未だ多くのことは知られてい
ない。
種の原子で構成されているため複数の原子を同
時にエツチングする条件を選択する必要があ
り、非常に複雑で未だ多くのことは知られてい
ない。
半導体レーザプロセス等の場合、共振器端面
やメサ等の形成のために５［μｍ］程度のエツ
チング深さが必要であり、１［μｍ］以下の深
さを通常とする従来の技術と比較してエツチン
グレートやマスクとの選択比を数倍大きく確保
しなければならず、従来の技術や条件をそのま
ま適用することができない。
やメサ等の形成のために５［μｍ］程度のエツ
チング深さが必要であり、１［μｍ］以下の深
さを通常とする従来の技術と比較してエツチン
グレートやマスクとの選択比を数倍大きく確保
しなければならず、従来の技術や条件をそのま
ま適用することができない。
GaAsに対する反応性イオンエツチング用ガ
スとしてはCCl2F2やCl2ガス等が知られている
が、本発明者等の実験によれば上記ガスでは
GaAlAsはエツチングされないことが確認され
た。一方、GaAlAs結晶表面にAlを含まない保
護層を連続的に形成したのちには、Cl2ガスに
よつて上記保護層及びAlGaAs層をエツチング
できることが確認された。しかし、このような
保護層はデバイスの設計上不適当であるだけで
なく、異方性エツチング条件下ではエツチング
レートが極めて小さくデバイスプロセスとして
使用することはできない。
スとしてはCCl2F2やCl2ガス等が知られている
が、本発明者等の実験によれば上記ガスでは
GaAlAsはエツチングされないことが確認され
た。一方、GaAlAs結晶表面にAlを含まない保
護層を連続的に形成したのちには、Cl2ガスに
よつて上記保護層及びAlGaAs層をエツチング
できることが確認された。しかし、このような
保護層はデバイスの設計上不適当であるだけで
なく、異方性エツチング条件下ではエツチング
レートが極めて小さくデバイスプロセスとして
使用することはできない。
本発明者等の実験によれば、CCl4ガスを用
いてGaAlAsのエツチングを行つた場合、エツ
チングレートが極めて小さく、また、再現性に
非常に乏しいことが確認された。
いてGaAlAsのエツチングを行つた場合、エツ
チングレートが極めて小さく、また、再現性に
非常に乏しいことが確認された。
本発明者等の実験によればCl2とCCl4とが混
合ガスを用いてGaAlAsのエツチングをおこな
つたところ、デバイスプロセスに有効なエツチ
ングレートでGaAlAsがエツチングされること
が確認された。それにも拘らず上記の混合ガス
では以下にあげる理由でデバイスプロセスには
不適当であることがわかつた。すなわち、 ａ 適切なエツチングレートをもたらす条件の
限定範囲が非常に狭く、装置の違いや環境の
違いによつては実現不可能になる場合があ
る。
合ガスを用いてGaAlAsのエツチングをおこな
つたところ、デバイスプロセスに有効なエツチ
ングレートでGaAlAsがエツチングされること
が確認された。それにも拘らず上記の混合ガス
では以下にあげる理由でデバイスプロセスには
不適当であることがわかつた。すなわち、 ａ 適切なエツチングレートをもたらす条件の
限定範囲が非常に狭く、装置の違いや環境の
違いによつては実現不可能になる場合があ
る。
ｂ 再現性に乏しい。CCl4，Cl2両ガスとも、
H2OやC2等の有効に排気する能力をもたな
いため、O2とAlとが反応したり、反応生成
物であるAlCl3にH2Oが吸着し排気されにく
くなると考えられる。従つて、チヤンバ内の
H2OやO2等の排気状態、反応生成物、残留
物の排気能力及び電極面上の温度等によりエ
ツチングレートや特性が容易に変化する。
H2OやC2等の有効に排気する能力をもたな
いため、O2とAlとが反応したり、反応生成
物であるAlCl3にH2Oが吸着し排気されにく
くなると考えられる。従つて、チヤンバ内の
H2OやO2等の排気状態、反応生成物、残留
物の排気能力及び電極面上の温度等によりエ
ツチングレートや特性が容易に変化する。
ｃ マスクとの選択比をあまり大きくとること
ができない。これは、ガスの性質上、イオン
衝撃効果が大きいためマスクのスパツタが多
くおこるためと考えられる。
ができない。これは、ガスの性質上、イオン
衝撃効果が大きいためマスクのスパツタが多
くおこるためと考えられる。
ｄ エツチング表面にはポリマーが多量に形成
される。このポリマーは、表面に対して部分
的にマスクとして働き、エツチングを阻止す
る。また、エツチング後の処理が複雑にな
る。
される。このポリマーは、表面に対して部分
的にマスクとして働き、エツチングを阻止す
る。また、エツチング後の処理が複雑にな
る。
［発明の目的］
本発明は、前記の問題点を考慮してなされたも
ので、その目的とするところは、プラズマエツチ
ング装置を用いてGaAlAsからなる化合物半導体
を再現性よく異方性エツチングすることができ、
かつ十分なエツチングレートを得ることのできる
化合物半導体のドライエツチング方法を提供する
ことにある。
ので、その目的とするところは、プラズマエツチ
ング装置を用いてGaAlAsからなる化合物半導体
を再現性よく異方性エツチングすることができ、
かつ十分なエツチングレートを得ることのできる
化合物半導体のドライエツチング方法を提供する
ことにある。
［発明の概要］
GaAlAsからなる化合物半導体をエツチングす
るための重要なポイントは、表面に形成されてい
る自然酸化膜をエツチングする能力と、エツチン
グ雰囲気中のH2OやO2といつた残留物を効果的
に除去すると云う点にあると考えられる。
るための重要なポイントは、表面に形成されてい
る自然酸化膜をエツチングする能力と、エツチン
グ雰囲気中のH2OやO2といつた残留物を効果的
に除去すると云う点にあると考えられる。
そして、上記のポイントを満足する適当なガス
として本発明者等はBCl3を考えた。BCl3をエツ
チングガスとして用いれば、H2OやO2とＢが反
応してB2O3，Ｂ（OH）3等が形成されこれらが有
効に排気されると考えられる。実際に、１［％］
程度のO2なら放電開始直後に略未検出の状態ま
で排気されることが判つている。従つて、エツチ
ング中のAlとO2との反応やAlCl3へのH2Oの吸着
が減少し、再現性の著しい向上が期待される。さ
らに、BCl3の場合はCCl4の場合と異なりポリマ
ーの形成が起こらないため、形状の再現性向上や
エツチング後の処理の簡素化等が期待できる。ま
た、BC3はCC4よりもイオン衝撃効果が小さ
いため、マスクとの選択比の増加が期待できる。
として本発明者等はBCl3を考えた。BCl3をエツ
チングガスとして用いれば、H2OやO2とＢが反
応してB2O3，Ｂ（OH）3等が形成されこれらが有
効に排気されると考えられる。実際に、１［％］
程度のO2なら放電開始直後に略未検出の状態ま
で排気されることが判つている。従つて、エツチ
ング中のAlとO2との反応やAlCl3へのH2Oの吸着
が減少し、再現性の著しい向上が期待される。さ
らに、BCl3の場合はCCl4の場合と異なりポリマ
ーの形成が起こらないため、形状の再現性向上や
エツチング後の処理の簡素化等が期待できる。ま
た、BC3はCC4よりもイオン衝撃効果が小さ
いため、マスクとの選択比の増加が期待できる。
一方、GaAAsのエツチヤントであるＣラ
ジカルやＣイオンの生成効率は、CC4に比べ
てBC3の方が低いが、BC3にＣ2を混合す
ることによつてそれらの生成効率を増加させ、デ
バイスプロセス上必要な値までエツチングレート
を高めることが考えられる。
ジカルやＣイオンの生成効率は、CC4に比べ
てBC3の方が低いが、BC3にＣ2を混合す
ることによつてそれらの生成効率を増加させ、デ
バイスプロセス上必要な値までエツチングレート
を高めることが考えられる。
本発明者等の実験では、BC3ガス単独による
GaAAsのエツチングレートは0.01［μｍ／min］
以下であり一方Ｃ2とBC3を混合したガスを
用いると異方性エツチング条件において0.3［μ
ｍ／min］以上と実用的なエツチングレートにま
で上昇した。さらに、上記混合ガス中におけるＣ
2の割合が15〜50［vol％］でエツチングレート
がピークを持つことが判明した。また、この時の
GaAAsとレジスト，SiO2との選択比は、８以
上であり、特にSiO2の場合には、20以上に上昇
した。また、この条件では表面にポリマーやその
他の推積物は見られれなかつた。
GaAAsのエツチングレートは0.01［μｍ／min］
以下であり一方Ｃ2とBC3を混合したガスを
用いると異方性エツチング条件において0.3［μ
ｍ／min］以上と実用的なエツチングレートにま
で上昇した。さらに、上記混合ガス中におけるＣ
2の割合が15〜50［vol％］でエツチングレート
がピークを持つことが判明した。また、この時の
GaAAsとレジスト，SiO2との選択比は、８以
上であり、特にSiO2の場合には、20以上に上昇
した。また、この条件では表面にポリマーやその
他の推積物は見られれなかつた。
さらに、Ａの混晶比の異なる複数のGaA
Asを連続的に成長形成した積層構造の場合も、
上記の混合ガスによつて大きいエツチングレート
で異方性エツチングが達成された。
Asを連続的に成長形成した積層構造の場合も、
上記の混合ガスによつて大きいエツチングレート
で異方性エツチングが達成された。
上記に示した値やエツチング形状の再現性は
CC4の場合に比較して著しく向上したことが確
認され、実用上きわめて好ましい特性であること
が判つた。
CC4の場合に比較して著しく向上したことが確
認され、実用上きわめて好ましい特性であること
が判つた。
本発明はこのような点に着目し、真空容器内に
対向配置された一対の電極，これらの電極間に高
周波電力を印加する手段及び上記容器内に反応性
ガスを導入する手段を備えたプラズマエツチング
装置を用い、GaAAsからなる化合物半導体を
エツチングするに際し、上記反応性ガスとして
BC3とＣ2との混合ガスを用い、混合ガス中
における塩素ガスの割合を15〜50［vol％］に設定
するようにした方法である。
対向配置された一対の電極，これらの電極間に高
周波電力を印加する手段及び上記容器内に反応性
ガスを導入する手段を備えたプラズマエツチング
装置を用い、GaAAsからなる化合物半導体を
エツチングするに際し、上記反応性ガスとして
BC3とＣ2との混合ガスを用い、混合ガス中
における塩素ガスの割合を15〜50［vol％］に設定
するようにした方法である。
［発明の効果］
本発明によれば、GaAlAsからなる化合物半導
体を、反応性イオンエツチング法により実用的な
エツチングレートをもつて５［μｍ］程度の深さ
まで異方性エツチングすることができる。しか
も、この時のエツチングレートやエツチングの形
状の再現性等が極めてよく、エツチング表面への
ポリマーの形成等は生じない。さらに、マスクと
の選択比も従来に比較して大幅に上昇した。従つ
て、化合物半導体装置の製造工程にこのエツチン
グプロセスを導入した場合、生産性、再現性及び
素子の設計上の容易度は従来の湿式エツチングや
ドライエツチングに比べて大幅に改善され、その
工業的価値は極めて高い。
体を、反応性イオンエツチング法により実用的な
エツチングレートをもつて５［μｍ］程度の深さ
まで異方性エツチングすることができる。しか
も、この時のエツチングレートやエツチングの形
状の再現性等が極めてよく、エツチング表面への
ポリマーの形成等は生じない。さらに、マスクと
の選択比も従来に比較して大幅に上昇した。従つ
て、化合物半導体装置の製造工程にこのエツチン
グプロセスを導入した場合、生産性、再現性及び
素子の設計上の容易度は従来の湿式エツチングや
ドライエツチングに比べて大幅に改善され、その
工業的価値は極めて高い。
［発明の実施例］
本発明の詳細を図示の実施例によつて説明す
る。第１図は本発明の一実施例方法に使用した平
行平板電極性ドライエツチング装置を示す概略構
成図である。図中１は例えばステンレス製の真空
容器であり、この容器にはエツチング用ガス導入
口２，３が設けられ、それぞれからBCl3ガスと
Cl2ガスとが導入される。真空容器１内には２枚
の平板状電極４，５が対向配置され、これら電極
４，５が弗素樹脂等の絶縁物６によつて真空容器
１から絶縁されている。高周波電力は、高周波電
源（周波数13.56MHz）７から整合機８を経て、
Alを構成元素として含む化合物半導体結晶が成
長形成されているウエハー（試料）９が置かれた
一方の電極４に印加され、他方の電極５は接地の
状態になつている。ここで、両電極４，５は水冷
パイプ１０により冷却されており、これと陰極電
極４への高周波印加端子は真空容器１の外部へ真
空シール１１を通して引き出されている。BCl3
ガスとCl2ガスとは、拡散ポンプ、ルーツポンプ
或いはロータリーポンプ等の排気手段で残留ガス
を充分排気した後に真空容器１内に導入され、コ
ンダクタンスバルブ１２によつてエツチング圧力
が調整されるようになつている。そして、電極４
に高周波電力が印加されると、グロー放電が生じ
ガスプラズマが発生してエツチングが開始される
ものとなつている。なお、図中１３はのぞき窓を
示している。
る。第１図は本発明の一実施例方法に使用した平
行平板電極性ドライエツチング装置を示す概略構
成図である。図中１は例えばステンレス製の真空
容器であり、この容器にはエツチング用ガス導入
口２，３が設けられ、それぞれからBCl3ガスと
Cl2ガスとが導入される。真空容器１内には２枚
の平板状電極４，５が対向配置され、これら電極
４，５が弗素樹脂等の絶縁物６によつて真空容器
１から絶縁されている。高周波電力は、高周波電
源（周波数13.56MHz）７から整合機８を経て、
Alを構成元素として含む化合物半導体結晶が成
長形成されているウエハー（試料）９が置かれた
一方の電極４に印加され、他方の電極５は接地の
状態になつている。ここで、両電極４，５は水冷
パイプ１０により冷却されており、これと陰極電
極４への高周波印加端子は真空容器１の外部へ真
空シール１１を通して引き出されている。BCl3
ガスとCl2ガスとは、拡散ポンプ、ルーツポンプ
或いはロータリーポンプ等の排気手段で残留ガス
を充分排気した後に真空容器１内に導入され、コ
ンダクタンスバルブ１２によつてエツチング圧力
が調整されるようになつている。そして、電極４
に高周波電力が印加されると、グロー放電が生じ
ガスプラズマが発生してエツチングが開始される
ものとなつている。なお、図中１３はのぞき窓を
示している。
次に、上記ドライエツチング装置を埋め込み型
半導体レーザの製造工程に適用した例について、
第２図ａ〜ｄ及び第３図を参照して説明する。ま
ず、第２図ａに示すごとく、Ｎ−GaAs基板２１
上にＮ−Ga0.65Al0.35As層（クラツド層）２２、
Ｎ−Ga0.8Al0.2As層（光ガイド層）23、Ga0.95
Al0.05As層（活性層）２４、Ｐ−Ga0.8Al0.2As層
（光ガイド層）２５、Ｐ−Ga0.65Al0.35As層（クラ
ツド層）２６、Ｐ−GaAs層２７及びＰ−Ga0.4
Al0.6As層２８を連続的に成長形成した。基板上
の積層体の膜厚は約５［μｍ］程度である。次い
で、第２図ｂに示す如く成長形成した上記
AlGaAs積層体表面にレジストを塗布し、このレ
ジストをパターンニングしてストライプ状のレジ
ストパターン２９を形成した。次いで、前記第１
図に示した平行平板型ドライエツチング方法を用
い上記レジストパターン２９をマスクとして
GaAlAs積層体を選択エツチングした。すなわ
ち、BCl3ガスとCl2ガスとを組成比Cl2／BCl3＝
20（％）に混合したガスを用い、エツチング圧力
を0.04［Torr］、高周波電力を300［Ｗ］に調節し
てエツチングを行ない第２図ｃに示す如く上記
GaAlAs積層体をGaAs基板２１に到るまで選択
エツチングした。ここで、上記混合ガス中のCl2
の割合が15〜50［vol％］で特に良好なエツチング
特性が得られた。第４図はCl2の割合とエツチン
グ速度との関係を示す特性図である。ここで、
GaAlAsの場合、表面に安定な酸化膜等が形成さ
れ、この酸化膜が反応性ガスによるエツチングを
阻害する。Cl2ではこの酸化膜を除去することが
できず。従つてその下地のGaAlAsをエツチング
することができない。BCl3ではこの酸化膜を容
易に除去することができるが、GaAlAsに対する
エツチング速度は極めて遅い。従つて、BCl3と
Cl2との混合ガスにおいて、Cl2の割合が少なすぎ
る（15％より少ない）とGaAlAsのエツチング速
度が遅くなり、逆にCl2の割合が多すぎる（BCl3
の割合が少なすぎる）と表面の酸化膜を除去する
ことが困難となり、結果としてエツチング速度が
遅くなるのである。次いで第２図ｄに示す如くレ
ジストパターン２９を除去し、Ga0.4Al0.6As層２
８を選択結晶成長マスクとしてGaAs基板２１上
に埋め込み層３０を選択的に形成する。その後、
Ga0.4Al0.6As層２８を除去し埋め込み層３０の上
に絶縁層３１を形成しGaAs層２７上に電極３２
を、またGaAs基板２１の反対側にもう１つの電
極33をそれぞれ真空蒸着により形成する。
半導体レーザの製造工程に適用した例について、
第２図ａ〜ｄ及び第３図を参照して説明する。ま
ず、第２図ａに示すごとく、Ｎ−GaAs基板２１
上にＮ−Ga0.65Al0.35As層（クラツド層）２２、
Ｎ−Ga0.8Al0.2As層（光ガイド層）23、Ga0.95
Al0.05As層（活性層）２４、Ｐ−Ga0.8Al0.2As層
（光ガイド層）２５、Ｐ−Ga0.65Al0.35As層（クラ
ツド層）２６、Ｐ−GaAs層２７及びＰ−Ga0.4
Al0.6As層２８を連続的に成長形成した。基板上
の積層体の膜厚は約５［μｍ］程度である。次い
で、第２図ｂに示す如く成長形成した上記
AlGaAs積層体表面にレジストを塗布し、このレ
ジストをパターンニングしてストライプ状のレジ
ストパターン２９を形成した。次いで、前記第１
図に示した平行平板型ドライエツチング方法を用
い上記レジストパターン２９をマスクとして
GaAlAs積層体を選択エツチングした。すなわ
ち、BCl3ガスとCl2ガスとを組成比Cl2／BCl3＝
20（％）に混合したガスを用い、エツチング圧力
を0.04［Torr］、高周波電力を300［Ｗ］に調節し
てエツチングを行ない第２図ｃに示す如く上記
GaAlAs積層体をGaAs基板２１に到るまで選択
エツチングした。ここで、上記混合ガス中のCl2
の割合が15〜50［vol％］で特に良好なエツチング
特性が得られた。第４図はCl2の割合とエツチン
グ速度との関係を示す特性図である。ここで、
GaAlAsの場合、表面に安定な酸化膜等が形成さ
れ、この酸化膜が反応性ガスによるエツチングを
阻害する。Cl2ではこの酸化膜を除去することが
できず。従つてその下地のGaAlAsをエツチング
することができない。BCl3ではこの酸化膜を容
易に除去することができるが、GaAlAsに対する
エツチング速度は極めて遅い。従つて、BCl3と
Cl2との混合ガスにおいて、Cl2の割合が少なすぎ
る（15％より少ない）とGaAlAsのエツチング速
度が遅くなり、逆にCl2の割合が多すぎる（BCl3
の割合が少なすぎる）と表面の酸化膜を除去する
ことが困難となり、結果としてエツチング速度が
遅くなるのである。次いで第２図ｄに示す如くレ
ジストパターン２９を除去し、Ga0.4Al0.6As層２
８を選択結晶成長マスクとしてGaAs基板２１上
に埋め込み層３０を選択的に形成する。その後、
Ga0.4Al0.6As層２８を除去し埋め込み層３０の上
に絶縁層３１を形成しGaAs層２７上に電極３２
を、またGaAs基板２１の反対側にもう１つの電
極33をそれぞれ真空蒸着により形成する。
次に、第３図に示す如く電極３２上にメサ領域
及び埋め込み層３０の一部領域を覆い、かつ、そ
の端がメサストライプと垂直になるようにフオト
レジストマスク３４を形成する。その後、Cl2を
主体とする反応性ガスによる反応性イオンエツチ
ングよつて、フオトレジスト３４をマスクとして
電極３２をエツチングし、続いてBCl3ガスとCl2
ガスとの混合ガスを用い、前記と同様の条件で
GaAlAs積層体及び埋め込み層３０をGaAs基板
２１に到るまでエツチングする。このとき上記の
条件では、異方性エツチングが行われるために、
共振器端面が形成され、これにより複数個の埋め
込み型半導体レーザを一基体上にモノリシツクに
形成することが可能となる。
及び埋め込み層３０の一部領域を覆い、かつ、そ
の端がメサストライプと垂直になるようにフオト
レジストマスク３４を形成する。その後、Cl2を
主体とする反応性ガスによる反応性イオンエツチ
ングよつて、フオトレジスト３４をマスクとして
電極３２をエツチングし、続いてBCl3ガスとCl2
ガスとの混合ガスを用い、前記と同様の条件で
GaAlAs積層体及び埋め込み層３０をGaAs基板
２１に到るまでエツチングする。このとき上記の
条件では、異方性エツチングが行われるために、
共振器端面が形成され、これにより複数個の埋め
込み型半導体レーザを一基体上にモノリシツクに
形成することが可能となる。
本実施例によれば、Alの混晶比の違いによる
エツチング形状の相違はなく、メサ側面及び共振
器端面は平坦でサイドエツチングは生じていな
い。また、上記条件におけるレジストとGaAs，
AlGaAsとのエツチング選択比は８〜10であり、
５［μｍ］程度の深いエツチングに十分適用でき
ることが明らかになつた。
エツチング形状の相違はなく、メサ側面及び共振
器端面は平坦でサイドエツチングは生じていな
い。また、上記条件におけるレジストとGaAs，
AlGaAsとのエツチング選択比は８〜10であり、
５［μｍ］程度の深いエツチングに十分適用でき
ることが明らかになつた。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、GaAlAsからなる化合物の
半導体装置であれば半導体レーザに限らず、発光
ダイオードのような他の発光素子や電界効果トラ
ンジスタ、或いはそれらの集積回路等にも適用で
きる。また、実施例で使用したエツチング条件に
限らず、被エツチングエツチング物質である化合
物半導体結晶の最適条件に応じてエツチング条件
を適宜変更すればよい。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することが
できる。
のではない。例えば、GaAlAsからなる化合物の
半導体装置であれば半導体レーザに限らず、発光
ダイオードのような他の発光素子や電界効果トラ
ンジスタ、或いはそれらの集積回路等にも適用で
きる。また、実施例で使用したエツチング条件に
限らず、被エツチングエツチング物質である化合
物半導体結晶の最適条件に応じてエツチング条件
を適宜変更すればよい。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施することが
できる。
第１図は本発明の一実施例方法に使用したドラ
イエツチング装置を示す概略構成図、第２図ａ〜
ｄ及び第３図は上記装置を用いた埋め込み型半導
体レーザの製造工程を示すもので第２図ａ〜ｄは
断面図、第３図は斜視図、第４図はCl2割合とエ
ツチング速度との関係を示す特性図である。 １……真空容器、２，３……エツチングガス導
入口、４，５……電極、６……絶縁物、７……高
周波電源、８……整合器、９……ウエハー（試
料）、１０……冷却用パイプ、１１……真空シー
ル、１２……バルブ、１３……のぞき窓、２１…
…GaAs基板、２２……Ga0.65Al0.35As層、２３…
…Ga0.8Al0.2As層、２４……Ga0.95Al0.05As層、２
５……Ga0.8Al0.2As層、２６……Ga0.65Al0.35As
層、２７……GaAs層、２８……Ga0.4Al0.6As層、
２９……レジストパターン、３０……埋め込み
層、３１……絶縁層、３２，３３……電極、３４
……レジストマスク。
イエツチング装置を示す概略構成図、第２図ａ〜
ｄ及び第３図は上記装置を用いた埋め込み型半導
体レーザの製造工程を示すもので第２図ａ〜ｄは
断面図、第３図は斜視図、第４図はCl2割合とエ
ツチング速度との関係を示す特性図である。 １……真空容器、２，３……エツチングガス導
入口、４，５……電極、６……絶縁物、７……高
周波電源、８……整合器、９……ウエハー（試
料）、１０……冷却用パイプ、１１……真空シー
ル、１２……バルブ、１３……のぞき窓、２１…
…GaAs基板、２２……Ga0.65Al0.35As層、２３…
…Ga0.8Al0.2As層、２４……Ga0.95Al0.05As層、２
５……Ga0.8Al0.2As層、２６……Ga0.65Al0.35As
層、２７……GaAs層、２８……Ga0.4Al0.6As層、
２９……レジストパターン、３０……埋め込み
層、３１……絶縁層、３２，３３……電極、３４
……レジストマスク。
Claims (1)
- 【特許請求の範囲】 １ 真空容器内に対向配置された一対の電極、こ
れらの電極間に高周波電力を印加する手段及び上
記真空容器内に反応性ガスを導入する手段を備え
たプラズマエツチング装置を用い、前記反応性ガ
スとして三塩化ホウ素ガスと塩素ガスとの混合ガ
スを導入し、且つ該混合ガス中における塩素ガス
の割合を15〜50［Vol％］に設定し、前記高周波
電力印加によつて発生したプラズマにより
GaAlAsからなる化合物半導体結晶をエツチング
することを特徴とする化合物半導体のドライエツ
チング方法。 ２ 前記化合物半導体結晶は、GaAs基板上に形
成された混晶比の異なるGaAlAsの積層体である
ことを特徴とする特許請求の範囲第１項記載の化
合物半導体のドライエツチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224077A JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
| DE8484307339T DE3485368D1 (de) | 1983-11-30 | 1984-10-25 | Verfahren zur herstellung eines halbleiterlasers. |
| EP84307339A EP0144142B1 (en) | 1983-11-30 | 1984-10-25 | Method of fabrication a semiconductor laser |
| US06/664,965 US4640737A (en) | 1983-11-30 | 1984-10-26 | Dry etching method of compound semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224077A JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117631A JPS60117631A (ja) | 1985-06-25 |
| JPH0224016B2 true JPH0224016B2 (ja) | 1990-05-28 |
Family
ID=16808192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224077A Granted JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4640737A (ja) |
| JP (1) | JPS60117631A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105778A (ja) * | 1984-06-05 | 1986-05-23 | メモレツクス・コ−ポレ−シヨン | 磁気記憶装置システムの検査方法 |
| NL8500771A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| US5643473A (en) * | 1987-07-31 | 1997-07-01 | Hitachi, Ltd. | Dry etching method |
| US5147500A (en) * | 1987-07-31 | 1992-09-15 | Hitachi, Ltd. | Dry etching method |
| US4851368A (en) * | 1987-12-04 | 1989-07-25 | Cornell Research Foundation, Inc. | Method of making travelling wave semi-conductor laser |
| US4946548A (en) * | 1988-04-29 | 1990-08-07 | Toyoda Gosei Co., Ltd. | Dry etching method for semiconductor |
| JP2654455B2 (ja) * | 1988-04-29 | 1997-09-17 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
| US5145554A (en) * | 1989-02-23 | 1992-09-08 | Seiko Epson Corporation | Method of anisotropic dry etching of thin film semiconductors |
| US5236537A (en) * | 1989-04-07 | 1993-08-17 | Seiko Epson Corporation | Plasma etching apparatus |
| US5133830A (en) * | 1989-04-07 | 1992-07-28 | Seiko Epson Corporation | Method of pretreatment and anisotropic dry etching of thin film semiconductors |
| US5194119A (en) * | 1989-05-15 | 1993-03-16 | Seiko Epson Corporation | Method of anisotropic dry etching of thin film semiconductors |
| JP3078821B2 (ja) * | 1990-05-30 | 2000-08-21 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
| WO1992017900A1 (en) * | 1991-04-03 | 1992-10-15 | Eastman Kodak Company | HIGH DURABILITY MASK FOR DRY ETCHING OF GaAs |
| EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device with a multilayer connection structure. |
| JPH06314668A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| US6149190A (en) * | 1993-05-26 | 2000-11-21 | Kionix, Inc. | Micromechanical accelerometer for automotive applications |
| US6199874B1 (en) * | 1993-05-26 | 2001-03-13 | Cornell Research Foundation Inc. | Microelectromechanical accelerometer for automotive applications |
| DE19632626A1 (de) * | 1996-08-13 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge |
| JP2000216495A (ja) * | 1999-01-26 | 2000-08-04 | Nec Corp | 半導体光素子の製造方法 |
| JP4037154B2 (ja) * | 2002-04-15 | 2008-01-23 | 松下電器産業株式会社 | プラズマ処理方法 |
| US7135411B2 (en) * | 2004-08-12 | 2006-11-14 | Northrop Grumman Corporation | Method for etching mesa isolation in antimony-based compound semiconductor structures |
| CN103854992A (zh) * | 2012-11-30 | 2014-06-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| US12559860B1 (en) | 2020-12-04 | 2026-02-24 | Robbie J. Jorgenson | Reactive gas modulation for group III/IV compound deposition systems |
| WO2023081540A1 (en) * | 2021-11-07 | 2023-05-11 | Jorgenson Robbie J | Reactive gas modulation for group iii/iv compound deposition systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403241A (en) * | 1980-08-22 | 1983-09-06 | Bell Telephone Laboratories, Incorporated | Method for etching III-V semiconductors and devices made by this method |
| JPS58143530A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 化合物半導体装置の製造方法 |
| US4426246A (en) * | 1982-07-26 | 1984-01-17 | Bell Telephone Laboratories, Incorporated | Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch |
-
1983
- 1983-11-30 JP JP58224077A patent/JPS60117631A/ja active Granted
-
1984
- 1984-10-26 US US06/664,965 patent/US4640737A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4640737A (en) | 1987-02-03 |
| JPS60117631A (ja) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4640737A (en) | Dry etching method of compound semiconductor | |
| US6015760A (en) | Method for enhancing oxide to nitride selectivity through the use of independent heat control | |
| US9502258B2 (en) | Anisotropic gap etch | |
| US9343272B1 (en) | Self-aligned process | |
| CN102403183B (zh) | 等离子体蚀刻处理装置及其方法和半导体元件制造方法 | |
| US5310454A (en) | Dry etching method | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| KR20010049274A (ko) | 종횡비가 높은 개구에 대한 반응성 플라즈마 에칭 세정 | |
| KR20010042983A (ko) | 고 종횡비 개구를 형성하는 방법 | |
| WO1999016110A2 (en) | Plasma process for selectively etching oxide using fluoropropane or fluoropropylene | |
| JP2000208488A (ja) | エッチング方法 | |
| KR20240002897A (ko) | 인듐 함유 화합물 반도체의 후공정 | |
| US7906030B2 (en) | Dry etching method, fine structure formation method, mold and mold fabrication method | |
| JP3393637B2 (ja) | 半導体エッチング方法および半導体レーザ装置 | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| US5968278A (en) | High aspect ratio contact | |
| JPH0214773B2 (ja) | ||
| EP0144142B1 (en) | Method of fabrication a semiconductor laser | |
| US5194119A (en) | Method of anisotropic dry etching of thin film semiconductors | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPH02156529A (ja) | 半導体ウェーハの酸化物層傾斜エッチング方法 | |
| KR100373460B1 (ko) | 고효율 ＳｉＣ 소자제작을 위한 건식식각 공정 | |
| JPH0336908B2 (ja) | ||
| KR100469739B1 (ko) | 플라즈마 식각을 이용한 반도체 제조 방법 | |
| JPH0294522A (ja) | ドライエッチング方法 |