JPH0224017B2 - - Google Patents

Info

Publication number
JPH0224017B2
JPH0224017B2 JP56101896A JP10189681A JPH0224017B2 JP H0224017 B2 JPH0224017 B2 JP H0224017B2 JP 56101896 A JP56101896 A JP 56101896A JP 10189681 A JP10189681 A JP 10189681A JP H0224017 B2 JPH0224017 B2 JP H0224017B2
Authority
JP
Japan
Prior art keywords
layer
patterned
mask
etching
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56101896A
Other languages
English (en)
Other versions
JPS583232A (ja
Inventor
Moritaka Nakamura
Toshihiko Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56101896A priority Critical patent/JPS583232A/ja
Publication of JPS583232A publication Critical patent/JPS583232A/ja
Publication of JPH0224017B2 publication Critical patent/JPH0224017B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はパターン形成方法に係り、特に多層膜
からなるエツチングマスクを形成してパターニン
グすべき層または基板をエツチングする方法に関
する。
半導体集積回路の高集積化・高性能化が進むに
つれて微細加工に対する要求は増大し、この要求
に答えるために高精度な微細パターニング方法が
開発されている。
通常のパターン形成方法では、パターニングす
べき層(または基板)上に微細なパターンを得る
ために厚さを薄くしたレジスト層を形成し、露光
そして現像等の技術を用いて該レジスト層をパタ
ーニングした後、該レジスト層をマスクとしてパ
ターニングすべき層のエツチングを行なつてパタ
ーンを得た。しかし、ドライエツチングを用い
て、パターニングすべき層をエツチングする際、
レジスト層が削られる或るいは高温で溶解する等
の原因により、厚さの薄いレジスト層ではパター
ニングすべき層のマスクとして働かず微細なパタ
ーンが得られないという欠点がある。特に、基板
上の一部に酸化膜等が設けられステツプ状を形成
している基板では、レジスト層を該パターニング
すべき層上に一様な厚さで形成することは困難
で、レジスト層の厚さに大きなばらつきを生じ
る。このため、該レジスト層の現像条件の選択が
困難であるという問題が生じる。
従来、これらの問題の解決策として三層から成
るエツチングマスクを形成してエツチングする所
謂トリレベル(三層方式)によるパターニング方
法が考えられた。この方法について次に簡単に説
明することにする。
ステツプ状を形成しているパターニングすべき
層上に段差を埋めて表面がフラツトになるように
有機質のポリマー層を厚く形成する。次に厚さの
薄い無機質のの中間層、更にレジスト層を遂次該
パターニングすべき層上に形成した後、該レジス
ト層をパターニングし、該レジスト層をマスクと
して中間層をエツチングする。このとき、中間層
の厚さは薄いためアンダーカツト等の問題を生じ
ないで最初のパターンをそのまま中間層に転写で
きる。次いで、ポリマー層をエツチングするが、
レジスト層は有機質であるため酸素プラズマ等を
用いればポリマー層と同時にエツチングされ、中
間層が露出される。ここでポリマー層のマスクと
して働くのは中間層である。最後に、中間層とポ
リマー層をマスクとしてパターニングすべき層を
エツチングしたのが前記したトリレベルによるパ
ターニング方法である。尚、ポリマー層は感光性
ということを考えないでよいため高温に強いもの
を選ぶことができる。また、マスク層が厚いた
め、エツチングの際削られてマスクとして働かな
くなるという問題は解消される。
しかしながら、この方法にもいくつかの問題が
ある。これらの問題点を2つの実際例を挙げて示
すことにする。
パターニングすべき層がアルミニウム層であり
そして中間層にアモルフアスシリコン層を用いた
とき、アルミニウムは活性の強い元素であるため
エツチングガスと反応し易くマスク下にアンダー
カツトを生じ微細なパターンが得られないという
問題が生じた。
二番目の実際例としては、パターニングすべき
層が二酸化シリコン層であり、中間層に一酸化マ
グネシウム層を用いたとき、ドライエツチングの
際に物理的にスパツターされたマスク材料である
一酸化マグネシウムが二酸化シリコン層に再付着
し、それがマスクとなつて二酸化シリコン層のエ
ツチング領域に突起状の残渣が形成されるという
問題が生じた。
本発明の目的は前記したパターニングすべき層
のエツチング領域に突起状の残渣及びマスク下に
アンダーカツトが形成されるのを防ぎ、高精度な
微細パターン形成方法を提供するにある。
本発明はパターニングすべき層をエツチングす
る前に従来マスクとして働いていた中間層を除去
してポリマー層を露出させた後、該ポリマー層を
マスクとして該パターニングすべき層をエツチン
グして微細なパターンを得ようとするものであ
る。中間層を完全に除去することで中間層が物理
的にスパツターされて中間層を形成する材料がパ
ターニングすべき層に再付着してマスクとなるの
を避けることができ、該パターニングすべき層の
エツチング領域に突起状の残渣が形成されること
がなくなる。また、この方法ではアンダーカツト
も大幅に減少する効果が生じる。その理由はまだ
明確には解明されておらず推測の段階ではある
が、中間層が除去され有機質のポリマー層がマス
クとしての役目を働すことにより、ドライエツチ
ングの際、ポリマー層から出てくるカーボンが化
学的或るいは物理的要因によつてパターニングす
べき層の溝の側面に付着し、エツチングガスによ
る反応を抑え、マスク下のアンダーカツトを防止
することができるものと推察される。
本発明の一実施例を説明することにする。図面
は本発明の一実施例であるパターン形成方法の種
種の段階を示したものである。
最初に酸化膜1が一部形成されているステツプ
状の基板2にスパツター・デポジシヨン法でアル
ミニウムを基板2及び酸化膜1表面全面に1μの
厚さで堆積させ、パターニングすべきアルミニウ
ム層3を形成する(第1図)。次にアルミニウム
3上にポジ型レジストを2μの厚さにスピン塗布
した後、段差をなくし表面をフラツトにするため
に温度200℃で20分間熱処理し、フローさせるこ
とによつて表面がフラツトなポリマー層4が得ら
れる(第2図)。次いで平行平板プラズマ・デポ
ジシヨン装置を用いて、装置内にシランガスを1
分間に200CC流し、シランガスの圧力を0.5Torr
に保ち、電極単位面積当たりの高周波電力を
0.2W/cm2に印加することによつてシランガスが
励起されプラズマ状態となり250℃に保持された
基板のポリマー層4上に2分間で0.2μの厚さのア
モルフアスシリコンが析出し、中間層5を形成す
る(第3図)。中間層5の上に更にポジ型レジス
トをスピン塗布し、0.5μの厚さのレジスト層6を
形成する(第4図)。レジスト層6をステツプア
ンドリピート型露光装置で露光し、ポジレジスト
用現像液に1分間侵すと露光されていないレジス
ト層の領域は残存し、露光された領域が除去され
窓7が開けられパターンが得られる(第5図)。
この様にしてパターニングされたレジスト層6を
マスクとしてバレル型プラズマエツチング装置を
用いて、装置内に5%の酸素を含んだフレオン1
4ガス(CF4)を0.4Torr導入し、高周波出力
200Wを印加してガスプラズマを発生させ、1分
間エツチングを行ない窓7下の中間層5に窓7′
を形成する(第6図)。続いてリアクテイブイオ
ンエツチング装置を用いて、装置内に酸素を1分
間に50CC流し、酸素ガスの圧力を0.04Torrに保
ち、電極単位面積当たりの高周波電力を0.5W/
cm2に印加して前と同様にプラズマを発生させ22分
間エツチングを行なうとボリマー層4とレジスト
層6は同じポジ型レジストで形成されているレジ
スト層6は除去され、パターニングされた中間層
5をマスクとして窓7′下のポリマー層4に窓
7″が形成される(第7図)。然る後、バレル型プ
ラズマエツチング装置を用いて、装置内に5%の
酸素が含まれているフレオン14ガスを導入し、
高周波出力200Wを印加して中間層5を除去した
後(第8図)、リアクテイブイオンエツチング装
置を用いて三塩化ホウ素と三塩化リンの混合ガス
を0.06Torr装置内に導入し、電極単位面積当た
りの高周波電力0.3W/cm2を印加して窓7″下のア
ルミニウム層3をパターニングされたポリマー層
4をマスクとしてエツチングし、窓7″を開くこ
とができる(第9図)。この後、ポリマー層4を、
バレル型プラズマエツチング装置に酸素ガスを
1Torr導入し、高周波出力500Wで10分間エツチ
ングして、除去すると目的のアルミニウム層にパ
ターンが得られることになる(第10図)。本発
明の一実施例によればマスク層下のアンダーカツ
トを防止でき、アルミニウム層に微細なパターン
を得ることができる。
なお、この一実施例においてアモルフアスシリ
コンの中間層5に窓7′を形成するエツチング工
程、及びポリマー層4のエツチング後の中間層5
の除去において、バレル型プラズマエツチング装
置を使用したが、かわりにリアクテイブイオンエ
ツチング装置を用い80%の四塩化炭素と20%の酸
素からなる混合ガスを1分間に80CC流し圧力
0.05Torr電極単位面積当たりの高周波電力
0.3W/cm2で4分間エツチングする方法を用いて
もよい。又最後のポリマー層4の除去もリアクテ
イブイオンエツチング装置を用い、酸素ガスを
50CC流し0.3Torrの圧力で電極単位面積当たりの
高周波電力0.5W/cm2で行うことができる。この
方法では、中間層5のエツチングから、ポリマー
層4のエツチング、中間層5の除去、アルミニウ
ム層3のエツチング、ポリマー層4の除去を同一
装置を用いて連続的に行うことが可能であり、試
料の出し入れ、装置間の移送等の手間が省けるの
でより望ましい。
本発明によれば、パターニングすべき層または
基板のエツチング領域に突起状の残渣及びマスク
下にアンダーカツトが形成されるのを防ぐことが
できるので、高精度な微細パターンが得られると
いう効果がある。
【図面の簡単な説明】
第1図乃至第10図は本発明の一実施例である
パターン形成方法の種々の段階を示した半導体素
子の略図的断面図である。 2……基板、3……アルミニウム層、4……ポ
ジ型レジスト層(ポリマー層)、5……アモルフ
アスシリコン層(中間層)、6……ポジ型レジス
ト層。

Claims (1)

    【特許請求の範囲】
  1. 1 一部に膜が形成されステツプ状となつている
    パターニングすべき層または基板上に第一層とし
    てステツプ状の表面をフラツトとする有機質のポ
    リマー層、その上に第二層として無機質の中間
    層、更にその上に第三層としてレジスト層を順次
    形成する工程と、第三層をパターニングし、該第
    三層をマスクとして第二層を選択的にエツチング
    しパターニングする工程と、以上の工程の後に第
    二層をマスクとして第一層を選択的にエツチング
    しパターニングすると同時に、第三層をエツチン
    グ除去して第二層を露出させる工程と、その後第
    二層を全て除去して第一層を露出させてから、該
    第一層をマスクとして前記パターニングすべき層
    または基板を選択的にエツチングする工程を含む
    ことを特徴とするパターン形成方法。
JP56101896A 1981-06-30 1981-06-30 パタ−ン形成方法 Granted JPS583232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56101896A JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56101896A JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS583232A JPS583232A (ja) 1983-01-10
JPH0224017B2 true JPH0224017B2 (ja) 1990-05-28

Family

ID=14312677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56101896A Granted JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS583232A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167428A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 微細加工方法
JPH0626203B2 (ja) * 1984-11-19 1994-04-06 三菱電機株式会社 微細加工方法
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851412B2 (ja) * 1975-03-19 1983-11-16 株式会社日立製作所 半導体装置の微細加工方法
JPS55151338A (en) * 1979-05-16 1980-11-25 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device

Also Published As

Publication number Publication date
JPS583232A (ja) 1983-01-10

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4132586A (en) Selective dry etching of substrates
JPH10199864A (ja) 反射防止膜のエッチング方法
Lin et al. Practicing the Novolac deep‐UV portable conformable masking technique
JP2639372B2 (ja) 半導体装置の製造方法
JPH0224017B2 (ja)
US6372414B1 (en) Lift-off process for patterning fine metal lines
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0466345B2 (ja)
JPH08272107A (ja) レジストパターンの形成方法
JPH05109673A (ja) 半導体装置の製造方法
JPH05142788A (ja) レジストパターンの形成方法
JPH02156244A (ja) パターン形成方法
JPH0434815B2 (ja)
JP2521329B2 (ja) 半導体装置の製造方法
JPH0319696B2 (ja)
JPS5937494B2 (ja) 薄膜のパタ−ン形成法
CN120712527A (zh) 作为薄car的底层以改良图案转移的euv敏感金属氧化物材料
JPS646448B2 (ja)
JP2930604B2 (ja) レジストパターンの形成方法
JP2000323452A (ja) ドライエッチング方法
JPH05303210A (ja) パターン形成方法
JP2001148562A (ja) 配線基板の製造方法
JPH03188447A (ja) レジストパターンの形成方法
JPH03159127A (ja) 半導体装置の製造方法