JPH0224073B2 - - Google Patents

Info

Publication number
JPH0224073B2
JPH0224073B2 JP12500081A JP12500081A JPH0224073B2 JP H0224073 B2 JPH0224073 B2 JP H0224073B2 JP 12500081 A JP12500081 A JP 12500081A JP 12500081 A JP12500081 A JP 12500081A JP H0224073 B2 JPH0224073 B2 JP H0224073B2
Authority
JP
Japan
Prior art keywords
interpolation
pixel
rom
data
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12500081A
Other languages
English (en)
Other versions
JPS5827146A (ja
Inventor
Hideji Fujita
Kennosuke Sugizaki
Keiichi Kyota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Ikegami Tsushinki Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Ikegami Tsushinki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Ikegami Tsushinki Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP56125000A priority Critical patent/JPS5827146A/ja
Priority to EP82303669A priority patent/EP0070677B1/en
Priority to DE8282303669T priority patent/DE3280288D1/de
Priority to CA000407234A priority patent/CA1185189A/en
Priority to US06/398,243 priority patent/US4468693A/en
Publication of JPS5827146A publication Critical patent/JPS5827146A/ja
Publication of JPH0224073B2 publication Critical patent/JPH0224073B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • G06F17/175—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method of multidimensional data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
    • G11B27/024—Electronic editing of analogue information signals, e.g. audio or video signals on tapes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
    • G11B27/028—Electronic editing of analogue information signals, e.g. audio or video signals with computer assistance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40068—Modification of image resolution, i.e. determining the values of picture elements at new relative positions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2512—Floppy disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号から印刷用のフイ
ルムまたは印刷分解版を作成するビデオ製版シス
テムにおける、走査線の内挿技術に関するもので
ある。
テレビジヨン信号から得られた画像と直接写真
機で撮影した写真を比べるとき、前者は後者に比
較して著しく画質が劣つている。その原因は種々
あるが、不可避的な原因はテレビジヨン方式その
ものにある。すなわち、標準テレビジヨン方式は
１画面が525本（有効本数482本）の走査線によつ
て構成されているので、画面の大きさをA5版程
度とすれば、走査線密度は１mm当り3.2本となり
走査線が見えてしまい。それを解消するために、
従来例えば、ブラウン管の偏向回路に微小交流電
流を重畳させてわずかに電子ビームを振るウオー
ブリングや、電子ビームの焦点をわずかにずらし
て輝点を大きくする等の方法が採用されている
が、いずれも解像力の低下を来たし画質を劣化さ
せている。これに対し、一般の印刷における走査
線密度は１mm当り６本から28本であり走査線は見
えず、画質はテレビジヨン画質から作成した印刷
物に比べてはるかに良好である。この問題をより
効果的に処理したのが、走査線間の相関性に着目
した内挿法であつて、内挿計算によつて走査線の
中間に新たな走査線を形成し、走査線数を増やし
ている。従来、製版表置内に内挿部を組み込んだ
例として、特開昭56−8144号公報においてテレビ
ジヨン画像製版装置が開示されている。しかしな
がら、この装置で開示されている内挿方法は、単
純な平均値補間法でありすべての画像情報に対し
て有効とは考えられないし、また、補間数も画素
間に１点補間するだけであり、解像力においても
不充分といえる。また、補間法としては、このよ
うな平均的補間法の他に、より多くのデータを用
いて補間を行なう方法が知られており、例えばキ
ユービツクコンボリユーシヨン法、バイリニヤ
法、ニアレストネイバー法などが知られている。
これらの内キユービツクコンボリユーシヨン法が
最も高級であり、最良の補間を行なうことができ
るものであり、したがつてテレビ画像の製版装置
における走査線の内挿をこのキユービツクコンボ
リユーシヨン法で行なうようにすれば常に最良の
内挿を行なうことができるものと考えられる。し
かし、実際にテレビ画面の内挿を行なつてみると
画像の構成によつてはキユービツクコンボリユー
シヨン法よりもバイリニヤ法やニアレストネイバ
ー法を採用する方が良い結果が得られることがわ
かつた。例えば縦横の線から構成される画像では
バイリニヤ法で補間した方が良好な内挿を行なう
ことができる。したがつて一種類の補間法しか採
用できない内挿装置では種々の画像に対して良好
な内挿を行なうことができない欠点がある。
また、一般にキユービツクコンボリユーシヨン
法により補間する内挿計算の場合16画素のデータ
を考慮して複雑な計算をする必要があるので、通
常はコンピユータのソフトウエアで処理している
が、この場合装置は簡単になるが処理に長時間を
有する欠点がある。従来、ビデオ製版装置におい
てはかなりの高速処理を要求されているので、上
述のようにソフトウエアで処理する場合は、計算
の完了した画素のデータを次々とバツフアメモリ
ーに蓄え、１画面分の計算が完了したときに出力
装置と同期を取りながら順次演算結果を掃出すよ
うにする必要がある。しかしながら、１画面分の
メモリーは約2.5メガバイト以上にのぼる大容量
のものとなり、このようなメモリーを要すること
は著しく不利である。
本発明の目的は上述した不具合を解決し、画像
に応じてキユービツクコンボリユーシヨン法、バ
イリニヤ法、ニアレストネイバー法の３方法より
適切な内挿方法を選択可能な走査線内挿装置を提
供するものである。
本発明は、テレビジヨン画像から印刷用フイル
ム又は印刷分解版を作成するビデオ画像の製版装
置において、キユービツクコンボリユーシヨン
法、バイリニヤ法、ニアレストネイバー法による
補間を行なつて走査線の内挿を行なう手段と、画
像の内容によりキユービツクコンボリユーシヨン
法、バイリニヤ法、ニアレストネイバー法のいず
れかを選択できる手段とを設けたことを特徴とす
るものである。
本発明のさらに他の目的は、高速処理に適する
素子により構成したロジツク回路を用いることに
よつて、迅速で解像力の良好なビデオ画像の製版
システムにおける走査線内挿装置を提供するもの
である。
このような目的を達成する本発明のビデオ画像
製版システムの走査線内挿装置は、テレビジヨン
画像から印刷用フイルム又は印刷分解版を作成す
るビデオ画像の製版装置に設けられる走査線内挿
装置において、内挿計算に使用する画素係数を格
納するROM部と内挿計算回路とを有する内挿部
を具え、 前記ROM部は、内挿点を中心とし、その近傍
の複数行および複数列に亘つて２次元的に分布す
る内挿点周辺の16画素の画素値に当該内挿点との
相関性を表す画素係数を乗じてその総和を当該内
挿点の内挿値とするものであつて、ｘおよびｙを
それぞれ主走査方向および副走査方向における距
離とし、これらの方向における画素間隔を１とす
るとき、前記画素係数が、次式 α1（ｘ，ｙ）＝｛１−２｜ｘ｜2 ＋｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ ０≦｜ｘ｜＜１，０≦ｙ＜１ ……(1) α2（ｘ，ｙ）＝｛１−２｜ｘ｜2＋｜ｘ｜3｝｛４ −８｜ｙ｜＋５｜ｙ｜2−｜ｙ｜3｝ ０≦｜ｘ｜＜１，１≦｜ｙ｜＜２ ……(2) α3（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ １≦｜ｘ｜＜２，０≦｜ｙ｜＜１ ……(3) α4（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛４−８｜ｙ｜ ＋５｜ｙ｜2−｜ｙ｜3｝ １≦｜ｘ｜＜２，０≦｜ｙ｜＜２ ……(4) α5（ｘ，ｙ）＝０ ２≦｜ｘ｜、２≦｜ｙ｜ ……(5) で与えられるキユービツクコンボリユーシヨン
法、内挿点に隣接する走査線間の画像信号のレベ
ルが当該走査線間においてリリニアに変化するも
のとして、前記複数の画素値に画素係数を乗じて
その総和として内挿値を計算するバイリニヤ法、
内挿点に隣接する走査線上の画素値をそのまま当
該内挿点の内挿値とするように前記複数の画素値
に画素係数を乗じてその総和として内挿値を計算
するニヤレストネイバー法のそれぞれの内挿法に
対する前記画素係数を記憶した複数のROMと、
これのROMを切換える切換器とを有し、前記テ
レビジヨン画像の内容によつて前記三つの内挿法
のいずれかを選択し、選択した内挿法に対する画
素係数を記憶したROMを前記切換器により選択
して所定の画素係数を出力するように構成し、 前記の内挿計算回路は、画素データを記憶する
フレームメモリと、このフレームメモリから前記
複数行および複数列の画素データを各列毎に読出
し、上記選択したROMからこれに対応する画素
係数を読出して求める内挿点の画素データを計算
する複数の演算回路とを有することを特徴とする
ものである。
以下、図面を参照して本発明を詳細に説明す
る。ここでは、まず最初に画像の内挿方法の概略
について説明し、次に本発明の実施例について図
面を参照して説明する。従来、画像処理に用いら
れていた内挿法には、ニアレストネイバー法とバ
イリニヤ法等がある。バイリニヤ法は隣接する走
査線間はリニヤに画像データが変化するものとし
て取扱うもので、例えば第９図Ａに図示するよう
に、隣接する第１走査線と第２走査線の画素デー
タをそれぞれＡおよびＢとし、走査線間の間隔を
ａ、第１走査線と求める内挿点との間隔をｘとす
れば、求める内挿値Ｘは Ｘ＝Ｂ＋（Ａ−Ｂ）（ａ−ｘ）／ａ として求められる。従つて、内挿点が隣接する走
査線の中間にあるときは、その内挿値はＡとＢの
平均値となる。ニアレストネイバー法は、隣接す
る走査線間のデータが変化しないものとして、内
挿時に前の走査線のデータをそのまま採用するも
ので、上記の例では第９図Ｂに図示するようにＸ
＝Ａとなる。そのため、ニアレストネイバー法は
２値化された白黒のみから成る画像においては効
果的であり、バイリニヤ法は直線的に変化する中
間調の画像においては効果的であるが、多くの画
像はコントラストの大きな部分と中間調の部分を
併せ持つているものが多く、このいずれの方法に
よつても満足すべき結果を得られない。内挿しよ
うとする点と周辺の画素との相関性は、隣接する
画素に対するものが一番大きいのは当然である
が、さらにその外周の画素との相関も無視するこ
とはできない。一方、ニアレストネイバー法及び
バイリニヤ法はこの外周の画素との相関性を無視
しているものであるから、前述した特殊な条件下
においてのみ成立するものである。外周の画素と
の相関性を考慮に入れた内挿法にも各種の方法が
提案されているが、本発明において採用した方法
はキユービツクコンボリユーシヨン法を呼ばれる
周辺の16画素の影響を考慮するもので、これら16
の画素データに相関性を表わす画素係数を乗じて
その総和を求め、求める内挿点におけるデータと
するものである。本発明の実施例においては、標
準のテレビジヨン方式である飛越し走査方式を順
次走査方式に切替え、各走査線間に３本の走査線
を内挿して実効1924本の走査線とし、フイルム上
に露光するとき走査線が１部分重なり合うように
して走査線を消去している。このとき、走査線密
度はA5版に対して１mm当り約13本になるので、
通常の印刷物とほぼ同程度となり充分実用に供す
ることができる。また、上記の内挿の実施によ
り、単に走査線数が増加するだけでなく原データ
を復元できるものであるから、解像度が1.2倍か
ら1.3倍程度増加する。また、内挿計算は走査方
向の変換にも必要となる。テレビ画面を撮影する
場合は、横の画面を縦にする必要のある場合があ
り、また１画面上に同一画面を横にしたものと縦
にしたものを組合せて配列するように、各画面を
時差撮影する場合がある。このとき、横方向に走
査して成る画面から、内挿計算によつて縦方向の
印刷に使用できる程度の密度を有する走査線を形
成するに必要な画素データを求め、この走査線デ
ータによつて横方向の走査を行なえば、横の画像
を縦にすることができる。更に、本システムの出
力装置として使用するビデオ画像の撮影装置で主
走査がデジタル値のとき、及び製版用スキヤナで
入力信号がデジタル値のときは、すべての画素デ
ータを内挿計算によつて求める必要がある。上記
３種の内挿法はそれぞれ特徴があり、２値化され
た白黒画像に対してはニアレストネイバー法が、
直線的に変化する中間調画像に対してはバイリニ
ヤ法が有効なので、キユービツクコンボリユーシ
ヨン法と共に任意の方法を選択できるように構成
してある。
従来は、画質によつてこれらの方法を切替使用
する着想は見られなかつたが、本発明によればそ
れぞれの画質に応じて最も効果的な内挿法が自由
に選択することができる。また、本発明において
は内挿計算を高速演算のできる演算素子によつて
構成したロジツク回路によつて行ない、リアルタ
イムで計算可能にしバツフアメモリーを不要にし
たので、構成を著しく簡素化することができる。
次に本発明の実施例につき、図面を参照してそ
の詳細を説明する。なお、ビデオ製版システムに
おいては、標準のテレビジヨン方式を３原色Ｒ、
Ｇ、Ｂに分解しＲ、Ｇ、Ｂそれぞれについて内挿
計算を行なうので、以下に述べる内挿計算回路は
３系統準備されている。
第１図は原画像の画素と補間値の関係を示す説
明図である。走査線方向の画素数は、4SCのパル
スでサンプリングし756個とする。ここでSCは色
副搬送波の3579545Hzである。標本化定理によれ
ば、画像に含まれる最大周波数の２倍以上の周波
数でサンプリングすれば原画像を復元できる。本
実施例においては、NTSCビデオ信号の最高画像
周波数は一般の撮像機器で6MHz以下であるのに
対し4SCは14MHz以上になるので、充分上記の条
件を満足し復元性は良好である。また、RGB方
式等解像度の高い信号の場合は、4SCのサンプリ
ング周波数では不足することがあるので、例えば
6SC（21.48MHz）にすれば最高画像周波数は10M
Hz以上になり、より細密なデジタル化と内挿がで
きる。また、このようにSCの偶数倍のパルスで
サンプリングする場合、各画素は第１図のように
ｘ，ｙ方向とも直線状に配置される。
第２図は走査線のA/D変換と走査方式変換の
回路を示すブロツク図である。第２図中A/D変
換器１において、上記のようにして走査線の画素
をサンプリングしてデジタル化した後、フレーム
メモリー２に書込制御回路３によつて記憶し、読
出制御回路４により奇数フイールドと偶数フイー
ルドの走査線を交互に読出すようにする。このよ
うにして、飛越し走査方式から順次走査方式に切
替えられ、走査線の間隔が部分的に均一にならず
縞模様を生ずるベアリングを防ぐことができる。
本発明において内挿しようとする点のデータ
は、前述したように隣接する16画素のデータと各
画素の画素係数の積の総和となる。この画素係数
は、内挿しようとする点と各画素との相関の度合
いを表わすもので、第１図において内挿点を中央
部の４画素で囲まれた斜線を施した内部にとりｘ
軸及びｙ軸を主走査方向と副走査方向にとれば、
ｘ軸及びｙ軸方向の画素間隔を１とするとき、例
えばキユービツクボリユーシヨン法においては次
のような近似式を用いて表わすことができる。
α1（ｘ，ｙ）＝｛１−２｜ｘ｜2 ＋｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ ０≦｜ｘ｜＜１，０≦ｙ＜１ ……(1) α2（ｘ，ｙ）＝｛１−２｜ｘ｜2＋｜ｘ｜3｝｛４ −８｜ｙ｜＋５｜ｙ｜2−｜ｙ｜3｝ ０≦｜ｘ｜＜１，１≦｜ｙ｜＜２ ……(2) α3（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ １≦｜ｘ｜＜２，０≦｜ｙ｜＜１ ……(3) α4（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛４−８｜ｙ｜ ＋５｜ｙ｜2−｜ｙ｜3｝ １≦｜ｘ｜＜２，１≦｜ｙ｜＜２ ……(4) α5（ｘ，ｙ）＝０ ２≦｜ｘ｜、２≦｜ｙ｜ ……(5) 各画素係数α11〜α14は上式によつて計算したも
ので、内挿点が斜線を施した内部にあつても場所
によつてその値が異なる。上述の説明はキユービ
ツクコンボリユーシヨン法による例であるが、バ
イリニヤ法やニアレストネイバー法を適用する場
合は、α11〜α44を適当に選択することにより、キ
ユービツクコンボリユーシヨン法における回路に
より、同じ方法で処理することができる。各画素
データ及び画素係数をそれぞれPij及びαijで表わ
せば、内挿点のデータは次式で表わすことができ
る。
Ｐ＝4 〓i=1 4 〓i=1 αij・Pij ……(6) 一般的には上式(6)によつて16個の画素データの
和を求めるのであるが、内挿点が第１図のx10，
x20，x30のように画素列上にあるときは、他の列
上の画素の画素係数はすべて０となるので計算量
が４分の１になる。本実施例においては、前述の
ようにすべての画素をデジタル値で受取る出力装
置にも対応できるように、上記16画素の内挿計算
を実施できる回路を実装しており、任意の点に内
挿する場合と画素列上に内挿する場合とをROM
の交換によつて行なうように構成している。ま
た、本実施例においては、隣接する走査線間を４
等分して４本の走査線を内挿によつて求めるよう
構成した。４本の内１本は元の走査線上にある
が、内挿計算によつて求めたものであるから計算
処理は他の走査線と同様である。本例では４本の
走査線を内挿するものとしたが、４本も必要がな
ければ２本ないし３本とし、不足があれば５本又
は６本としてもよい。いずれの場合も、各内挿点
に対して(1)〜(5)式によつて16画素係数を計算して
ROMに書入れておき、内挿計算に繰返して使用
する。フレームメモリー２から読出された画素デ
ータは、内挿計算回路に送られてラインRAMに
蓄えられ、画素係数を書込んであるROMと組合
せて所要の内挿値を求める。まず、画面上部の４
本の走査線をRAMに書込み、左端の16画素につ
いて第１図のx00を求め、以下同様にして元の走
査線上の各画素を求める。次に同様の操作を繰返
して２行目の各画素を求め、次いで第３、第４行
目の各画素を求めて４本の新たな走査線を形成す
る。さらに、１行目を消去して５行目をRAMに
書込み、同様にして３行目を含んだ４本の新たな
走査線を形成する。以下同様にして画面の下端に
至り内挿を完了する。
第３図は、本発明の一実施例におけるRAMと
ROMの組合せ方法を示す説明図である。RAM
とROMの組合せ方法には、１種類のROMを用
いる方法とRAMの書替えをしない方法がある。
第３図Ａにおいて画面の左上隅の内挿範囲X1内
の内挿点を求めるには、１〜４行の走査線のデー
タをRAM−１〜RAM−４に蓄え、これに対す
る画素係数を第３図Ｂに示すようにROM−１〜
ROM−４に蓄え、RAM−１とROM−１，
RAM−２とROM−２，RAM−３とROM−３，
RAM−４とROM−４の相対応する画素データ
と係数を掛け合せ、その総和を求めることによつ
て可能となる。次にX2内の内挿データを求める
には、画素データは２行目から５行目までを書込
み、行番号の若い順にROM−１〜ROM−４の
相対応する画素データと画素係数を掛け合せ、そ
の総和を求めればよい。この場合RAMとROM
の組合せには２つの方法があり、その１つは第３
図Ｃのに示すものでROMは第３図Ｂに示すよ
うに画素係数A′〜D′をそれぞれ記憶したROM−
１〜ROM−４を一組だけ用い、RAM−１〜
RAM−４には常に走査線ライン番号の若い順に
書込むもので、他の１つは第３図Ｃのに示すよ
うに画素係数A′〜D′をそれぞれ順序１つづつ変
えてROM−１〜ROM−４に記憶したものを４
組設け、いつたも書込んだRAMの画素データは
そのままとし、第１ラインを記憶していたRAM
−１に新しく第５ラインを書込むものである。以
下X3，X4，X5内の内挿点についても同様である
が、X5内の内挿における組合せとは同一で
RAM−１〜RAM−４に書込まれた行は番号順
に配列され、いずれのROMもX1のROMの配列
と同一となる。すなわち、４行ごとに同一の状態
が繰返されることになる。第３図Ｃ中の組合せ
によるとROMは１組で済むが、内挿点を隣接す
る走査線間に移す度にRAMの内容を書替えなけ
ればならず、４個の８ビツトセレクターが必要と
なる。RAMの内容を書替えるときは、書替え時
間が長くなり処理が間に合わなくなる。図中の
組合せは４組のROMが必要になるが、必要な
ROMの総容量に見合つたROM素子を用いれば
アドレスを指定するだけで足りるので、そのため
に別のROM素子を用いる必要はなく構成は簡単
になると共にRAMの内容の書替えが不必要とな
るので処理時間は短縮される。
次に高速処理の必要性と本発明における対応措
置について説明する。前述したように、テレビジ
ヨン信号から作成した印刷物は、たとえ画質改善
措置を施したとしても直接写真機で撮影した写真
から作つたものに及ばないので、用途としては小
サイズのものを多数扱うものが多くなりそのため
高速処理を要求される。またビデオ製版装置の出
力機であるカラースキヤナーの動作速度に適合さ
せるためには、内挿計算の速度は１画素当りかな
りの処理速度が必要となる。さらに、同じ出力機
であるビデオ写真撮影装置では、FSS管の偏向回
路の安定性の点からさらに高速の処理速度が要求
される。上述した要求のうち、偏向回路の安定性
からの要求が最も厳しい。１画素の内挿計算を行
なうにはαij・Pijの計算を16回行ないこの総和を
求める必要があり、１画面の内挿点は1448772箇
所になる。このような多量の計算を、コンピユー
タのソフトプログラムを用いて短時間に処理する
ことは全く期待できないので、本発明では高速処
理に適する素子により構成したロジツク回路を使
用することにした。またこの結果、直接出力装置
に画素データを送り出すことが可能となつたの
で、１画面分のメモリーが不要になり著しく構成
を簡単にすることができた。内挿データの計算上
最も時間をとるのはメモリーの読出しであるが、
クセスタイムは１回の読出しに通常のMOS
RAMで150〜200nsec.は必要なので、16回の呼出
しに対しては2.4〜３，2μSとなつてしまい所要の
条件を満足しない。そこで本発明においては同一
計算回路を４回路設け、並列計算を行なうことに
よつてこの時間の減少を図つている。
第４図は内挿計算回路の構成を示す線図であ
る。図中前述した理由によつて、インプツトバツ
フア５、ライインRAM７、乗算器及び加算器９
はそれぞれ４回路設けてある。フレームメモリー
２から順次走方式になるように読出された画素デ
ータは、インプツトバツフア５ａ〜５ｄを経てラ
インRAM７ａ〜７ｄに書込まれる。この書込み
の制御は、AW，BW，CW，DWの書込制御信
号によつて行なわれる。読出しの制御は、アドレ
ス信号がアドレスバツフア６を経て各RAMに加
えられることにより行なわれ、ラインRAM７ａ
〜７ｄのデータは乗算器及び加算器９ａ〜９ｄに
送られる。他方、所定のROMのデータは画素係
数バツフア８を経て乗算器及び加算器９ａ〜９ｄ
に加えられ計算が行なわれる。走査線のライン番
号及びROMのライン番号の組合せは、第３図Ｃ
の組合めによつて行なわれている。乗算器及び
加算器９ａ〜９ｄで計算された各出力はさらに加
算器１０で加算され、バスバツフア１１を経て出
力される。
第５図Ａは画面の左上隅における内挿計算の経
過を示す説明図である。第１のステツプにおいて
は、乗算器及び加算器９ａ，９ｂ，９ｃ，９ｄに
はRAM７ａ〜７ｄよりP11、P21、P31、P41が、
またROMからはα11、α21、α31、α41が送り込ま
れてそれぞれ乗算が行なわれる。第２ステツプに
おいては、同様にしてRAM７ａ〜７ｄからは
P12、P22、P32、P42がROMからはα12、α22、α32、
α42が乗算器及び及び加算器へ送り込まれてそれ
ぞれ乗算を行ない、前に計算してあつたデータと
の加算を行なう。第３ステツプ及び第４ステツプ
も同様にして乗算及び加算を行ない、第４ステツ
プにおいてPA、PB、PC、PDを得る。次いで、こ
れらのデータを加算機１０に送つてその総和を求
めると、その値が内挿点のデータとなる。
第６図及び第７図は、各内挿法及び各内挿点に
おけるROMの構成とその読出し方法を示す説明
図である。ROMは各種の内挿法、及び第１図に
示した斜線内部の位置によりその値が異なり、第
３図Ａに示した内挿範囲X1，X2，X3，X4によつ
て各行の組合せが異なる。内挿位置を決めれば前
述した(1)〜(5)式によつて画素係数を求めることが
でき、ROMはこのデータを第３図に示すように
書込めば製作することができる。内挿計算は、内
挿法を一度選択すれば、後は所定のシーケンスに
従つて必要なROMが読出され、自動的に計算が
進行するよう構成してある。内挿法の種類は、前
述したキユービツクコンボリユーシヨン法、バイ
リニヤ法、ニアレストネイバー法の３種である
が、これに内挿を行なわない場合のスルーも含め
て４種とし、第６図に示した内挿法選択スイツチ
１３によつて切替え、次にアドレス選択回路１４
によつてROM１６ａ〜１６ｄの所定の位置を選
択するようになつている。ROM１６ａ〜１６ｄ
の各々の構成内容は第７図に示されており、この
場合上記の内挿法の種類、内挿範囲の位置X1、
X2、X3、X4、及び各内挿範囲における内挿位置
x00，x10，x20，x30に区分され、さらにそれぞれ
４つの領域に区別され、第３図ＢのA′，B′，C′，
D′のいずれかの行の画素係数が記憶されている。
本発明において、内挿位置を変更するにはROM
を差替えるようにしている。例えば、元の画素列
上のx00、x10、x20、x30の内挿点を隣接画素列の
中央の位置x02、x12、x22、x32に移すには、(6)式
によつて計算した画素係数を記録したROMと差
替えればよい。内挿列を増やすには、第６図と同
様な構成で各列の画素係数を記録したROMを増
設する必要がある。また、内挿行すなわち内挿に
よつて生ずる走査線数を増減するには、第６図の
ROMの構成を変える必要がある。本実施例にお
いてROMに書込まれているデータを例示すれ
ば、X1の内挿範囲の第１行目には１６ａにα11、
α12、α13、α14；１６ｂにα21、α22、α23、α24；
１
６ｃにα31、α32、α33、α34；１６ｄにα41、α42、
α43、α44が書込まれており、X2の内挿範囲の第１
行目には１６ａにα41、α42、α43、α44；１６ｄに
α11、α12、α13、α14；１６ｃにα21、α22、α23、
α24；１６ｄにα31、α32、α33、α34が書込まれてい
る。
第８図は１画面を構成する各内挿点の内挿順序
を示す説明図である。各内挿点における内挿計算
は、第４図を用いて説明したように、各画素の画
素係数と画素データを掛け合せこの和をとること
によつて行なわれる。内挿は第８図に示すよう
に、画面上部の２行と３行の中間X1の範囲の最
上部の内挿位置x0につき、左から右へ向つて各内
挿点の画素データを求め１本の走査線x0を完成す
る。元の走査線の画素数は756個であるが、内挿
点は753個であるから３個（0.4％）失われる。次
いでROMを切替え、同様にしてx1を求め以下同
様にしてx2，x3を求める。その後、X2の位置に
ついてx0、x1、x2、x3の内挿点を求めるが、この
ときは第３図Ｃに従いRAMのＡメモリーには５
列目の画素データが書込まれROMの組合せも変
わる。以下同様にしてX481に至つて全画面の内挿
計算が終了する。最初の走査線の数は484で、内
挿位置は481であるから上下でライン（0.62％）
失われる。
以上詳細に説明したように本発明においては、
画像の内容によつて最も適した内挿法を選択でき
るようにしたので、映出された画像の画質を著し
く向上させることができ、これから作つた印刷分
解版を用いて印刷した印刷物の画質を著しく向上
させることができた。飛越し走査方式を順次走査
方式に変換してペアリングを防ぎ、内挿によつて
走査線の数を増やして走査線を見えなくするとと
もに解像度を向上させることができる。また、高
速処理に適する素子により構成したロジツク回路
を用いて極めて高速な内挿計算回路を構成したの
で、操作作性に富み実用性のある安定なビデオ製
版システムを構成することができた。さらに、本
発明により大容量のメモリー及び多くのセレクタ
ーを不要にすることができ、回路構成を簡素化す
る上に大きな効果があつた。
また、本発明は上述の実施例に限定されるもの
でなく、幾多の変形、変更が可能である。例え
ば、本発明においては３種の内挿法を選択できる
ようにしたが、必要が無ければ２種または１種に
してもよく、内挿により走査線の本数を４倍とし
たが、他の倍数にするのも容易である。さらに、
本発明の目的はデオ製版装置に適した内挿装置を
提供することにあるが、本発明を他の用途におけ
る画像の画質改善に利用することにより、同様の
効果を期待することができる。
【図面の簡単な説明】
第１図はキユービツクコンボリユーシヨン法に
おける１組の画素と内挿点の関係を示す説明図、
第２図は走査線のA/D変換と走査方式変換の回
路図、第３図Ａは各画素と内挿位置の関係を示す
説明図、第３図ＢはROMに蓄える１組の画素係
数、第３図Ｃは各内挿位置におけるRAMに書込
む走査線とROMに書込む画素係数の本発明と他
の方法を比較する表、第４図は内挿計算回路を示
すブロツク図、第５図は１つの画素の内挿計算法
の説明図、第６図はROM周辺の回路図、第７図
はROMのアドレス構成図、第８図は１画面の内
挿順序と内挿範囲の説明図、第９図ＡおよびＢは
内挿法を説明するための線図である。 ２…フレームメモリー、５…インプツトバツフ
ア、６…アドレスバツフア、７…ラインRAM、
８…画素係数バツフア、９…乗算器及び加算器、
１０…加算器、１１…バスバツフア、１３…内挿
法切替器、１４，１５…アドレス選択器、１６…
ラインROM。

Claims (1)

  1. 【特許請求の範囲】 １ テレビジヨン画像から印刷用フイルム又は印
    刷分解版を作成するビデオ画像の製版装置に設け
    られる走査線内挿装置において、内挿計算に使用
    する画素係数を格納するROM部と内挿計算回路
    とを有する内挿部を具え、 前記ROM部は、内挿点を中心とし、その近傍
    の複数行および複数列に亘つて２次元的に分布す
    る内挿点周辺の16画素の画素値に当該内挿点との
    相関性を表す画素係数を乗じてその総和を当該内
    挿点の内挿値とするものであつて、ｘおよびｙを
    それぞれ主走査方向および副走査方向における距
    離とし、これらの方向における画素間隔を１とす
    るとき、前記画素係数が、次式 α1（ｘ，ｙ）＝｛１−２｜ｘ｜2 ＋｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ ０≦｜ｘ｜＜１、０≦ｙ＜１ ……(1) α2（ｘ，ｙ）＝｛１−２｜ｘ｜2＋｜ｘ｜3｝｛４ −８｜ｙ｜＋５｜ｙ｜2−｜ｙ｜3｝ ０≦｜ｘ｜＜１，１≦｜ｙ｜＜２ ……(2) α3（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛１−２｜ｙ｜2＋｜ｙ｜3｝ １≦｜ｘ｜＜２，０≦｜ｙ｜＜１ ……(3) α4（ｘ，ｙ）＝｛４−８｜ｘ｜＋５｜ｘ｜2 −｜ｘ｜3｝｛４−８｜ｙ｜ ＋５｜ｙ｜2−｜ｙ｜3｝ １≦｜ｘ｜＜２，１≦｜ｙ｜＜２ ……(4) α5（ｘ，ｙ）＝０ ２≦｜ｘ｜、２≦｜ｙ｜ ……(5) で与えられるキユービツクコンボリユーシヨン
    法、内挿点に隣接する走査線間の画像信号のレベ
    ルが当該走査線間においてリニアに変化するもの
    として、前記複数の画素値に画素係数を乗じてそ
    の総和として内挿値を計算するバイリニヤ法、内
    挿点に隣接する走査線上の画素値をそのまま当該
    内挿点の内挿値とするように前記複数の画素値に
    画素係数を乗じてその総和として内挿値を計算す
    るニヤレストネイバー法のそれぞれの内挿法に対
    する前記画素係数を記憶した複数のROMと、こ
    れらのROMを切換える切換器とを有し、前記テ
    レビジヨン画像の内容によつて前記三つの内挿法
    のいずれかを選択し、選択した内挿法に対する画
    素係数を記憶したROMを前記切換器により選択
    して所定の画素係数を出力するように構成し、 前記の内挿計算回路は、画素データを記憶する
    フレームメモリと、このフレームメモリから前記
    複数行および複数列の画素データを各列毎に読出
    し、上記選択したROMからこれに対応する画素
    係数を読出して求める内挿点の画素データを計算
    する複数の演算回路とを有することを特徴とする
    ビデオ画像の製版システムにおける走査線内挿装
    置。 ２ 前記内挿計算回路は、フレームメモリから所
    要の内挿点を囲む前記複数列および複数行の画素
    データを各列毎に読出す手段と、前記読出した各
    列の各画素データをそれぞれ増幅する複数のイン
    プツトバフアと、これらインプツトバツフアの出
    力を一旦蓄積する複数のRAMと、これらの
    RAMから読出した各画素データと前記ROMか
    ら読出した対応する各画素係数とをそれぞれの画
    素について乗算を行つて加算する複数の乗算・加
    算器と、これら複数の乗算・加算器の出力信号の
    加算を行う加算器とを具える特許請求の範囲第１
    項記載の走査線内挿装置。 ３ 隣接する複数の列および行を含む画素範囲を
    １本の走査線分だけ垂直方向にずらしながら隣接
    する複数の列および行の画素範囲について順次内
    挿計算をするとき、両画素範囲に共通な走査線の
    画素データを記憶している前記内挿計算回路の
    RAMのデータはそのままとし、新たな画素範囲
    に含まれなくなつた走査線の画素データを記憶し
    ていたRAMの位置に新しく追加した走査線の画
    素データを書込むようにし、各行の画素係数デー
    タを１行づつ順序をずらして記憶した複数の
    ROMを設け、前記画素範囲をずらすのに応じ
    て、RAMに記憶されている画素データの各行の
    配列順序と同じ順序で画素係数データを記憶した
    ROMを選択して内挿計算を行うようにしたこと
    を特徴とする特許請求の範囲第１項記載の走査線
    内挿装置。
JP56125000A 1981-07-14 1981-08-10 ビデオ画像の製版システムにおける走査線内插装置 Granted JPS5827146A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56125000A JPS5827146A (ja) 1981-08-10 1981-08-10 ビデオ画像の製版システムにおける走査線内插装置
EP82303669A EP0070677B1 (en) 1981-07-14 1982-07-13 Video printing apparatus
DE8282303669T DE3280288D1 (de) 1981-07-14 1982-07-13 Video-aufzeichnungsgeraet.
CA000407234A CA1185189A (en) 1981-07-14 1982-07-14 Video printing apparatus
US06/398,243 US4468693A (en) 1981-07-14 1982-07-14 Video printing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125000A JPS5827146A (ja) 1981-08-10 1981-08-10 ビデオ画像の製版システムにおける走査線内插装置

Publications (2)

Publication Number Publication Date
JPS5827146A JPS5827146A (ja) 1983-02-17
JPH0224073B2 true JPH0224073B2 (ja) 1990-05-28

Family

ID=14899397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125000A Granted JPS5827146A (ja) 1981-07-14 1981-08-10 ビデオ画像の製版システムにおける走査線内插装置

Country Status (1)

Country Link
JP (1) JPS5827146A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568178B2 (ja) * 1986-06-20 1996-12-25 富士通株式会社 補間拡大演算回路
JP2568179B2 (ja) * 1986-06-20 1996-12-25 富士通株式会社 補間拡大演算回路
US4802559A (en) * 1988-02-03 1989-02-07 American Standard Inc. Hydropneumatic brake actuator arranged to maintain a constant brake shoe clearance
JPH0233676A (ja) * 1988-07-23 1990-02-02 Ryoichi Mori 画像信号処理装置
JP2807262B2 (ja) * 1989-05-24 1998-10-08 株式会社東芝 離散化多値信号の離散化密度変換方法
US6510254B1 (en) 1998-04-06 2003-01-21 Seiko Epson Corporation Apparatus and method for image data interpolation and medium on which image data interpolation program is recorded
US6760489B1 (en) 1998-04-06 2004-07-06 Seiko Epson Corporation Apparatus and method for image data interpolation and medium on which image data interpolation program is recorded
US6768559B1 (en) 1998-04-20 2004-07-27 Seiko Epson Corporation Medium on which printing control program is recorded, printing controller, and printing controlling method

Also Published As

Publication number Publication date
JPS5827146A (ja) 1983-02-17

Similar Documents

Publication Publication Date Title
KR100248452B1 (ko) 디지털 신호 처리용 집적 회로
US4672463A (en) Method for emphasizing sharpness in picture scanning recording time in a picture reproducing machine
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
US4731864A (en) Photographic camera simulation systems working from computer memory
EP0512578A2 (en) Bi-level image display signal processing apparatus
US4692811A (en) Apparatus for processing image signal
JPS63266982A (ja) 画像信号の補間方法及びそれを実施する画像信号処理装置
EP0427380B1 (en) Method of producing halftone images
JPH0224073B2 (ja)
EP0319976B1 (en) Method of and apparatus for recording image in the form of pixel array
KR100497556B1 (ko) 화상처리장치및방법
EP0589721A1 (en) Digital zooming circuit with compensation of the edge degradation
JPH04275776A (ja) 画像読み取り装置
JP3783815B2 (ja) 画像処理装置
JP4268696B2 (ja) 画像処理装置および処理方法
US5481304A (en) Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device
US5373376A (en) Method for processing color values for reproduction scale modification and shapness correction in reproduction of color originals
JP2552742B2 (ja) 適応型輪郭補正回路
JP3444170B2 (ja) フィールド画像補間方法及びフィールド画像補間装置
JP3586967B2 (ja) 画像処理装置
JPH0851509A (ja) 画像処理装置
JPH0348584A (ja) 電子ズーム装置
US8102419B1 (en) Method and apparatus for improved scanning of film
JP2687397B2 (ja) 画像メモリと画像処理装置
JPH0815310B2 (ja) 画像処理装置