JPH02241063A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02241063A JPH02241063A JP6253289A JP6253289A JPH02241063A JP H02241063 A JPH02241063 A JP H02241063A JP 6253289 A JP6253289 A JP 6253289A JP 6253289 A JP6253289 A JP 6253289A JP H02241063 A JPH02241063 A JP H02241063A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrostatic
- voltage
- node
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力端子を有する半導体集積回路に関するも
のである。
のである。
従来の技術
近年、半導体集積回路は益々微細化、薄膜化が進み、そ
れにつれ、入力端子、出力端子、電源端子の静電気破壊
に対する保護回路の重要性が増している。
れにつれ、入力端子、出力端子、電源端子の静電気破壊
に対する保護回路の重要性が増している。
従来、入力端子においては、入力パッド近辺に、静電気
破壊に対する保護回路を設けて、静電気を吸収２発散さ
せていた。
破壊に対する保護回路を設けて、静電気を吸収２発散さ
せていた。
第３図は、従来の一般的な半導体集積回路の入力端子に
おける静電気破壊に対する保護回路構成の一例である。
おける静電気破壊に対する保護回路構成の一例である。
同図において、１は入力端子のパッド、２は１の近傍に
あるＰＮ接合のブレークダウンを利用した保護回路、３
は内部回路へのゲート入力部（ノード）を示したもので
ある。
あるＰＮ接合のブレークダウンを利用した保護回路、３
は内部回路へのゲート入力部（ノード）を示したもので
ある。
発明が解決しようとする課題
上記の入力端子の保護回路構成において、入力パッド１
に静電気印加電圧Ｖが印加された場合の内部回路ゲート
入力部３の静電気印加電圧及び破壊は、第４図に示す特
性を示す。つまり、■はパッド近傍の保護回路２におい
て、電荷を接地電位に吸収することにより静電気電圧Ｖ
ｉを減少させ、内部回路ゲート入力部３における静電気
電圧は（ＶＶ＋）になる。さらにこの内部回路ゲート入
力部３までの配線抵抗及び寄生容量に伴う電荷の分散に
より、係数αに従い、ノード３の静電気電圧は、（Ｖ−
Ｖｚ）・αになる。よってノード３の静電気耐圧が（Ｖ
−Ｖ＋）・αよりも大きければ、ノード３は破壊せず、
また逆に小さければ破壊する。この場合、ノード３の静
電気耐圧を向上させる場合には、保護回路２で吸収する
電圧ｖ１を大きくする必要があり、そのためには保護回
路２をレイアウト的に大きくしなければならず、高集積
化に反する。また、レイアウトを大きくした場合、入力
容量の増大を伴うことから現実的ではないという問題が
あった。
に静電気印加電圧Ｖが印加された場合の内部回路ゲート
入力部３の静電気印加電圧及び破壊は、第４図に示す特
性を示す。つまり、■はパッド近傍の保護回路２におい
て、電荷を接地電位に吸収することにより静電気電圧Ｖ
ｉを減少させ、内部回路ゲート入力部３における静電気
電圧は（ＶＶ＋）になる。さらにこの内部回路ゲート入
力部３までの配線抵抗及び寄生容量に伴う電荷の分散に
より、係数αに従い、ノード３の静電気電圧は、（Ｖ−
Ｖｚ）・αになる。よってノード３の静電気耐圧が（Ｖ
−Ｖ＋）・αよりも大きければ、ノード３は破壊せず、
また逆に小さければ破壊する。この場合、ノード３の静
電気耐圧を向上させる場合には、保護回路２で吸収する
電圧ｖ１を大きくする必要があり、そのためには保護回
路２をレイアウト的に大きくしなければならず、高集積
化に反する。また、レイアウトを大きくした場合、入力
容量の増大を伴うことから現実的ではないという問題が
あった。
本発明の目的は、入力バッド近傍の静電気破壊防止用保
護回路のレイアウト面積を大きくすることな（、内部回
路の静電気破壊耐圧を向上させる半導体集積回路を提供
することである。
護回路のレイアウト面積を大きくすることな（、内部回
路の静電気破壊耐圧を向上させる半導体集積回路を提供
することである。
課題を解決するための手段
本発明の半導体集積回路は、入力端子の静電気吸収用保
護回路を内部ゲート直前の接地電位金属配線レイアウト
下に設けたものである。
護回路を内部ゲート直前の接地電位金属配線レイアウト
下に設けたものである。
作用
本発明によれば、入力端子パッド近傍の静電気吸収用の
保護回路のレイアウト占有面積を大きくすることなく内
部回路の静電気破壊耐圧の向上をはかることである。
保護回路のレイアウト占有面積を大きくすることなく内
部回路の静電気破壊耐圧の向上をはかることである。
実施例
本発明を第１図に示す一実施例の回路図に基づいて説明
する。第１図は、半導体集積回路の入力端子における静
電気破壊に対する保護回路構成図である。同図において
、第３図の従来例回路の構成と同一部分には同一符号を
付し、その説明を省略する。
する。第１図は、半導体集積回路の入力端子における静
電気破壊に対する保護回路構成図である。同図において
、第３図の従来例回路の構成と同一部分には同一符号を
付し、その説明を省略する。
同図において、入力パッド１から内部回路３の間に、従
来の保護回路２と新たに内部回路３の直前近傍に保護回
路４を設けている。この場合、入力パッド１に静電気電
圧Ｖが印加された場合の内部回路ゲート入力部３の静電
気破壊特性を第２図に示す。つまり従来例で説明したよ
うに、ノード３の直前の保護回路４の入力部において静
電気電圧（ＶＶ＋）・αが加わる。従来の保護回路２の
みでは、３の静電気破壊耐圧が（ＶＶ＋）・α以下であ
れば、ノード３が破壊していた。しかし、保護回路４を
新たに設けることにより、静電気電圧Ｖ２をさらに接地
電位に吸収できるので、ノード３における静電気電圧は
１（Ｖ−Ｖ＋ ）・α−Ｖ２＋になる。よって、従来の
入力パッドへの静電気電圧Ｖが印加されても、ノード３
での破壊が起らなくなる。
来の保護回路２と新たに内部回路３の直前近傍に保護回
路４を設けている。この場合、入力パッド１に静電気電
圧Ｖが印加された場合の内部回路ゲート入力部３の静電
気破壊特性を第２図に示す。つまり従来例で説明したよ
うに、ノード３の直前の保護回路４の入力部において静
電気電圧（ＶＶ＋）・αが加わる。従来の保護回路２の
みでは、３の静電気破壊耐圧が（ＶＶ＋）・α以下であ
れば、ノード３が破壊していた。しかし、保護回路４を
新たに設けることにより、静電気電圧Ｖ２をさらに接地
電位に吸収できるので、ノード３における静電気電圧は
１（Ｖ−Ｖ＋ ）・α−Ｖ２＋になる。よって、従来の
入力パッドへの静電気電圧Ｖが印加されても、ノード３
での破壊が起らなくなる。
保護回路４の入力部における（ＶＶ＋）・αは入力パッ
ド１と保護回路４の配線レイアウト距離が長くなればな
る程、配線抵抗及び寄生容量の増大をもたらし、電荷の
吸収・発散を増長し、■に比較しくＶＶ＋）・αはかな
り小さくなる。
ド１と保護回路４の配線レイアウト距離が長くなればな
る程、配線抵抗及び寄生容量の増大をもたらし、電荷の
吸収・発散を増長し、■に比較しくＶＶ＋）・αはかな
り小さくなる。
よって、保護回路４は保護回路２に比較して、大きなレ
イアウト占有面積を必要とせず、レイアウト面積の小さ
な保護回路でも本来の目的をはたす。さらに、一般的に
内部回路３は電源配線の近辺にあることから、保護回路
４は接地電位の金属配線レイアウト下に設けることが可
能であり、新たに余分のレイアウト面積を設ける必要が
ない利点がある。
イアウト占有面積を必要とせず、レイアウト面積の小さ
な保護回路でも本来の目的をはたす。さらに、一般的に
内部回路３は電源配線の近辺にあることから、保護回路
４は接地電位の金属配線レイアウト下に設けることが可
能であり、新たに余分のレイアウト面積を設ける必要が
ない利点がある。
また、上記説明には、保護回路としてＰＮ接合のブレー
クダウンを利用した場合について示したが、他の原理を
利用した保護回路を用いてもよく、また、保護回路を２
つ以上設けても良いことは言うまでもない。
クダウンを利用した場合について示したが、他の原理を
利用した保護回路を用いてもよく、また、保護回路を２
つ以上設けても良いことは言うまでもない。
発明の効果
本発明によれば、静電気吸収用の保護回路を内部回路ゲ
ート直前の接地電位の金属配線レイアウト下に設けるこ
とにより、新たに保護回路用のレイアウト占有面積を設
けることなく、入力端子の静電気破壊耐圧向上をもたら
すことが可能となる効果がある。
ート直前の接地電位の金属配線レイアウト下に設けるこ
とにより、新たに保護回路用のレイアウト占有面積を設
けることなく、入力端子の静電気破壊耐圧向上をもたら
すことが可能となる効果がある。
第１図は本発明による半導体集積回路の入力端子におけ
る静電気破壊に対する保護回路構成図、第２図は入力端
子の静電気破壊特性図、第３図は従来の一般的な入力端
子の保護回路構成図、第４図は従来の入力端子の静電気
破壊特性図である。 １・・・・・・入力バット、２・・・・・・入力パッド
近傍の静電気吸収用保護回路、３・・・・・・内部回路
へのゲート入力部のノード、４・・・・・・ノード３の
直前の静電気吸収用保護回路。 代理人の氏名 弁理士 粟野重孝 ばか１名第 ！ 図 第 図 、９ 第 図 第 図 、？
る静電気破壊に対する保護回路構成図、第２図は入力端
子の静電気破壊特性図、第３図は従来の一般的な入力端
子の保護回路構成図、第４図は従来の入力端子の静電気
破壊特性図である。 １・・・・・・入力バット、２・・・・・・入力パッド
近傍の静電気吸収用保護回路、３・・・・・・内部回路
へのゲート入力部のノード、４・・・・・・ノード３の
直前の静電気吸収用保護回路。 代理人の氏名 弁理士 粟野重孝 ばか１名第 ！ 図 第 図 、９ 第 図 第 図 、？
Claims (1)
- 入力端子の静電気吸収用保護回路を内部回路ゲート直前
の接地電位金属配線レイアウト下に設けたことを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253289A JPH02241063A (ja) | 1989-03-15 | 1989-03-15 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253289A JPH02241063A (ja) | 1989-03-15 | 1989-03-15 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02241063A true JPH02241063A (ja) | 1990-09-25 |
Family
ID=13202910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253289A Pending JPH02241063A (ja) | 1989-03-15 | 1989-03-15 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02241063A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456474B2 (en) | 1998-04-07 | 2002-09-24 | Nec Corporation | Semiconductor integrated circuit |
| JP2008227369A (ja) * | 2007-03-15 | 2008-09-25 | Asahi Kasei Electronics Co Ltd | 静電破壊保護回路 |
-
1989
- 1989-03-15 JP JP6253289A patent/JPH02241063A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6456474B2 (en) | 1998-04-07 | 2002-09-24 | Nec Corporation | Semiconductor integrated circuit |
| JP2008227369A (ja) * | 2007-03-15 | 2008-09-25 | Asahi Kasei Electronics Co Ltd | 静電破壊保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| US5463520A (en) | Electrostatic discharge protection with hysteresis trigger circuit | |
| US5859758A (en) | Electro-static discharge protection circuit | |
| JPH07105446B2 (ja) | Ｍｏｓ型半導体装置の入力保護回路 | |
| US20020012212A1 (en) | Semiconductor integrated circuit | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JPH0379120A (ja) | 入力保護回路 | |
| US6208493B1 (en) | Method and system for protecting integrated circuits against a variety of transients | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JPS61296773A (ja) | 入力保護回路 | |
| JPS6034051A (ja) | 半導体集積回路 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JP2001127249A (ja) | 半導体集積回路装置 | |
| JP2848674B2 (ja) | 半導体集積回路装置 | |
| KR100631956B1 (ko) | 정전기 방전 보호 회로 | |
| JP2697060B2 (ja) | 半導体集積回路 | |
| KR100386079B1 (ko) | 정전방전(esd)구조 | |
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
| JPH03195055A (ja) | 半導体装置 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| KR20010057940A (ko) | 반도체장치의 정전기 방지회로 | |
| JP2766490B2 (ja) | 半導体装置 | |
| JPH0374870A (ja) | 半導体装置 | |
| JPH0297053A (ja) | 半導体回路 | |
| JPH01124251A (ja) | 半導体集積回路装置 |