JPH02242385A - ２次元局部メモリの並行演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、２値画像における３×３の２次元局部メモリ
領域の画素データの論理演算を並行して高速に行う装置
に関するもので、 特に前記の論理演算の種類を任意に設定し得るようにし
た２次元局部メモリの並行演算装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理旧ｇｈ、Ｌｏ−および論理“１”、
“Ｏｎはそれぞれ単にＨｉ、Ｌｏおよび“１”パ０”と
略記するものとする。

【従来の技術】

画像の中から何らかの特徴を見つける画像処理では、扱
うデータ量が大きくなるため、処理の高速比が必要とな
る。これを解決するため、局所的なデータを用いた繰返
し演算でデータを圧縮しながら画像を並行して処理する
ことは、ハードウェア化が容易なことから、有効に行わ
れている。 このような２値画像の局所データの並行演算として３×
３の２次元局部メモリ領域の画素データの演算、即ちあ
る１画素（着目画素という）に対応する演算値を、この
着目画素の値と、この着目画素を囲んで隣接する８画素
（周囲画素という）の値との論理演算を行って決定する
ことが屡々行われている。この種の局所的な論理演算と
しては膨張収縮演算がよく知られており、専用プロセッ
サを用いた高速処理が実現されている。これらは、目視
検査装置などで広く用いられているが、処理の内容が限
られている。 ２次元局部メモリの並行演算を用いてより高次な特徴を
得る方法として、下記文献に方向性局所並列演算が提案
されている。 松井、山田、斉藤、材木、白木：“２値画像方向性局所
並列演算を用いた地形図の特徴抽出”ＰＲ０８８−７６
，１９８８゜ これは入力された２値画像データを方向要素毎にわけ、
各要素に対して方向性を持った膨張収縮演算を行うもの
である。これにより、それまでの膨張収縮演算ではでき
なかった線と点の区別ができるなど、より高次な特徴の
抽出が可能になる。

【発明が解決しようとする課題】

しかしながら前記方向性局所並列演算では、ある一つの
特徴を抽出するために、２次元局部メモリについての複
数種類の演算を連続して一つの画像に施す必要があり、
それぞれの演算を個別にハードウェア化することは容易
だが、効率的ではないという問題がある。 そこで本発明は演算の種類を種々に可変設定できる２次
元局部メモリの並行演算装置を提供することにより前記
の問題を解消することを課題とする。

【課題を解決するための手段】

前記の課題を解決するために本発明の装置は、ｒ２２値
像における着目画素（ｉなど）を中心とする３×３の２
次元局部メモリ領域の画素データの演算を並行して行う
演算装置であって、前記着目画素に対応する第１の演算
手段（出力論理セル４など）と、 前記局部メモリ領域内の前記着目画素を環状に囲む画素
（ａ−ｈなど、以下周期画素という）にそれぞれ対応す
る８つの第２の演算手段（論理セル３（３ａ〜３ｈ）な
ど）とを備え、 前記第２の演算手段はそれぞれ個別に所定の演算パラメ
ータ（ア〜オなど）を設定されると共に、対応する前記
周囲画素のデータ（ａ　−ｈを代表するＡなど）と、反
時計方向に隣接する第２の演算手段の出力データ（Ｃａ
＝Ｃｈを代表するＢなど）とを入力してそれぞれ所定の
演算を行い、その出力データ（Ｃなど）を時計方向に隣
接する第２の演算手段、および前記第１の演算手段に与
え、前記第１の演算手段は所定の演算パラメータ（ラッ
チ屏路６の８ビツトデータおよび力〜りなど）を設定さ
れると共に、前記着目画素のデータと、８つの前記第２
の演算手段の出力データ（Ｃａ〜ｃｈなど）とを入力し
て所定の演算を行い、その出力データ（Ｅなど）をこの
並行演算装置の前記着目画素に対応する演算結果とする
ように１するものとする。

【作　用】

３×３の２次元局部メモリの画素データについての任意
の論理演算を、この各画素データに対応する演算手段で
あって、それぞれ個別に演算パラメータが設定され、か
つ対応する画素データを入力データとする第１および第
２の演算手段を介して行い、 この最終の演算結果をこの局部メモリの着目画素（中心
画素）に対応する演算値とするものである。

【実施例】

以下第１図ないし第６図に基づいて本発明の詳細な説明
する。 第１図は本発明の全体の回路構成を示す。同図において
、１（１８〜ｌｉ）は３×３の２次元局所メモリに対応
する２値の各画素データ（ａ　−ｉ　）が格納されるレ
ジスタでレジスタ１１には着目画素（中心画素）のデー
タｉが、また１ａ〜１ｈにはそれぞれこの着目画素ｉを
囲んで隣接する８つの画素（周囲画素）のデータａ　％
　ｈが格納される。 ２（２Ａ、２Ｂ）は同じ長さのシフトレジスタで記憶装
置１０内の画像メモリから取出された一連のデータを順
番にシフトする。 なおのこ例では画像データは、２個画像の左上端のデー
タから水平走査を開始して２個画像をラスク走査する順
番で記憶装置内に格納されているものとする。 ３（３８〜３ｈ）は後述のように同一の回路構成の論理
セルで、それぞれレジスタ１８〜１ｈ、従って環状の周
囲画素にそれぞれ対応して設けられて、対応する画素の
データａ　−ｈを入力すると共に、左回転方向（反時計
方向）に隣接する論理セル３の出力信号を入力し、設定
された所定の論理演算を行って、それぞれその出力Ｃ（
Ｃａ　＝Ｃｂ）を出力論理セル４に与える。 出力論理セル４はレジスタ１１の（つまり着目画素の）
画素データｉおよび、論理セル３ａ〜３ｈからの計８つ
の前記の出力信号Ｃａ　−Ｃｂを入力し、後述のように
所定の論理演算を行ってその出力Ｅを記憶装置１０に与
える。 第１図の動作を説明すると、画像データは記憶装置１０
から一つずつ読出され、右下のレジスタ１ｅに入力され
る。９個のレジスタ１ａ〜１１と２本のシフトレジスタ
２＾、２Ｂは同図で示されるように直列接続され、全体
でひと続きのシフトレジスタを構成しており、各シフト
レジスタ２Ａ。 ２Ｂのビット長＋３が、扱う画像の横幅に対応している
。 順次、読出されたデータが全てのレジスタ１，２を満た
したとき、９個のレジスタ１には、画像の左上端の３×
３の２次元局所メモリの画素のデータが格納されている
ことになる。このうち周囲画素である８個の画素データ
ａ　−ｈがそれぞれ環状に接続された、機能設定可能な
論理回路としての論理セル３ａ〜３ｈに与えられる。出
力論理セル４には、着目画素（中心画素）の画素データ
ｉが入力され、さらに８個の論理セル３ａ〜３ｈの出力
ＣａｘＣｈが入力されており、出力論理セル４の出力Ｅ
として３×３の２次元局部メモリ領域の論理演算結果を
得ることができる。シフトレジスタを一つ進めれば、３
×３の局部メモリ領域を右に一つずらした結果が得られ
る。 論理セル３と出力論理セル４で構成される環状論理回路
の構成を第２図に示す。ここで５は各論理セル３８〜３
ｈに対応して設けられたラッチ回路で、それぞれ後述の
ようにア〜オの５ビツトからなる、そして各論理セル３
毎に個別の機能設定コードが設定される。 第３図（ａ）は論理セル３の内部構成を示す。Ａ。 Ｂが入力、Ｃが出力である。２個の入力Ａ、Ｂの内、ど
ちらか片方に対応するレジスタ１の出力する画素データ
が、もう片方に左回転方向（反時計方向）に隣接する論
理セル３の出力が入るが、ここでは前者（レジスタ１の
出力）をＡ、後者（論理セル３の出力）をＢに入力する
ものとして説明する。また出力Ｃは、右回転方向（時計
方向）に隣接する論理セル３の入力となると共に、出力
論理セル４への入力となる。信号ア、イ、つ、工。 オは、ラッチ回路５に保持された機能設定コードであり
、これらの組合せによって当該の論理セル３に対し第３
図（ｂ）の真理値組合せ図に示す機能を設定することが
できる。 第４図は出力論理セル４の内部構成を示す。同図におい
て６は８ビツトの演算機能設定信号をラッチするラッチ
回路、７〜９はそれぞれ１ビツトの演算機能設定信号力
〜りをラッチするラッチ回路である。この８ビツトのラ
ッチ回路６に書込まれたデータにより８本の論理セル出
力Ｃ（Ｃａ〜Ｃｈ）から有効なデータが選び出され、ａ
ｎｄもしくはｏｒの論理演算が行われる。さらに前記演
算結果と着目画素の値ｉとの間で、ラッチ回路７〜９の
設定データで定まる論理演算が行われる。ａｎｄの場合
、信号力およびりはＨｉ（“ｌ”）に、ｏｒΦ場合、Ｌ
ｏ（“０″）にそれぞれ設定される。またｉを反転した
い場合、信号キはＬｏ（“０”）に、非反転の場合Ｈｉ
じ１”）にそれぞれ設定される。 以上のようにして各論理セル３，４の機能設定が行われ
、３×３の局部メモリ領域内のデータが揃うと直ちに、
着目画素の変換後の値Ｅが求められる。 次に、実際のこの局所演算の定義方法を示す。 まず、第５図（ａ）に示すように着目画素ｉに対する８
つの周囲画素ａ　％　ｈを定める。ここで、（ａ＋ｂ＋
ｃ）　　・　（ｅ＋ｆ＋ｇ）　　・ｉ　　　（１）の論
理演算を行なう場合の各論理セル３ａ〜３ｈ。 ４に入力される機能設定データを第５図（ｂ）に示す。 また、この表の中でマスクの項は、第４図の中の８ビツ
トラッチ回路６に書込まれた信号で、各論理セル３８〜
３ｈ（従ってその出力Ｃａ＝Ｃｈ）に対応するビットの
値を示している。これにより、第６図の等価回路に示す
ような論理回路が実現され、式（１）の演算を行うこと
ができる。 同様にして、さまざま・な局所演算を定義することがで
きるが、そのためには、８つの周囲画素に対する論理式
が以下の条件を満たす必要がある。 条件１．論理式をａｎｄもしくはｏｒどちらか一方だけ
で結ばれたいくつかの項に分けることができる。 条件２０式全体で、周囲画素を表わす変数の出現順序は
第５図（ａ）での時計まわりの方向に並んでいる。 条件３．前記２つの条件を満たした上で、各項の中の演
算は左から右に順次行うことができる。 すなわち、（ａ−ｂ＋ｃ）・（ｅ−ｆ＋ｇ）は定義可能
だが、（ａ＋ｂ−ｃ）　　・　（ｅ＋ｆ−ｇ）は、項の
中の演算順序が不適当なため定義できない。また、（ａ
−ｃ）＋（ｅ−ｇ）は可能だが、（ａ−ｅ）＋　（ｃ−
ｆ）は変数の出現順序が条件に合わないため定義できな
い。 しかしこのような局所演算も第２図に示すような環状に
構成された論理セルを２組以上用いることにより、定義
可能となる。

【発明の効果】

本発明によれば２値画像における着目画素ｉを中心とす
る３×３の２次元局部メモリ領域の画素データの演算を
並行して行う演算装置であって、前記着目画素に対応す
る出力論理セル４と、前記局部メモリ領域内の前記着目
画素を環状に囲む周囲画素ａ　−ｈにそれぞれ対応する
８つの論理セル３　（３ａ〜３ｈ）とを備え、 前記論理セル３はそれぞれ個別に所定の演算パラメータ
としての信号ア〜オを設定されると共に、対応する前記
周囲画素のデータと、反時計方向に隣接する論理セル３
の出力データとを人力してそれぞれ所定の演算を行い、
その出力データＣを時計方向に隣接する論理セル３、お
よび前記出力論理セル４に与え、 前記出力論理セル４は所定の演算パラメータとしてのラ
ッチ回路６〜９のデータを設定されると共に、前記着目
画素のデータｉと、８つの前記論理セル３ａ〜３ｈの出
力データＣａ＝Ｃｈとを入力して所定の演算を行い、そ
の出力データＥをこの並行演算装置の前記着目画素ｉに
対応する演算結果とするようにしたので、 ３×３の２次元局部メモリ領域の論理演算を非同期で行
うため、高速であり回路の制御も容易となる。また機能
設定が可能な８個の論理セル３ａ〜３ｈの機能を個別に
設定することにより、さまざまな３×３の局所演算が定
義できるため、一つの画像に対し、異なった局所演算を
連続的に施すことができる。これにより、従来の膨張収
縮演算に比べ、より高次な特徴を抽出でき、例えば方向
性局所演算を容易にハードウェア化できる。

【図面の簡単な説明】

第１図は本発明の一実施例としての全体構成を示す回路
図、第２図は第１図の論理セルの構成を示す図、第３図
は論理セル３の内部構成を示す図、第４図は出力論理セ
ル４の内部構成を示す図、第５図は本装置に対する論理
演算機能の設定例を示す図、第６図は第５図で設定され
た論理演算機能の等価回路を示す図である。 １（１ａ〜１ｈ）：レジスタ、２（２Ａ、２Ｂ）：シフ
トレジスタ、３　（３ａ　〜３ｈ）　：論理セル、４：
出力論理セル、５〜９：ラッチ回路、１０：記憶装置、
ａ＝ｉ：画素（画素データ）、アルオニ論理セル３の設
定データ、Ａ、Ｂ：論理セル３の入力データ、Ｃ（Ｃａ
　＝Ｃｈ）　：論理セル３の出力データ、力〜り：ラッ
チ７〜９の設定データ、Ｅ：出力論理セル４の出力デー
タ。 ン 第４図 （Ｑ） 浄５図

Claims (1)

1. 【特許請求の範囲】 １）２値画像における着目画素を中心とする３×３の２
   次元局部メモリ領域の画素データの演算を並行して行う
   演算装置であって、 前記着目画素に対応する第１の演算手段と、前記局部メ
   モリ領域内の前記着目画素を環状に囲む画素（以下周囲
   画素という）にそれぞれ対応する８つの第２の演算手段
   とを備え、 前記第２の演算手段はそれぞれ個別に所定の演算パラメ
   ータを設定されると共に、対応する前記周囲画素のデー
   タと、反時計方向に隣接する第２の演算手段の出力デー
   タとを入力してそれぞれ所定の演算を行い、その出力デ
   ータを時計方向に隣接する第２の演算手段、および前記
   第１の演算手段に与え、 前記第１の演算手段は所定の演算パラメータを設定され
   ると共に、前記着目画素のデータと、８つの前記第２の
   演算手段の出力データとを入力して所定の演算を行い、
   その出力データをこの並行演算装置の前記着目画素に対
   応する演算結果とするようにしたことを特徴とする２次
   元局部メモリの並行演算装置。