JPH0224371B2 - - Google Patents
Info
- Publication number
- JPH0224371B2 JPH0224371B2 JP59185471A JP18547184A JPH0224371B2 JP H0224371 B2 JPH0224371 B2 JP H0224371B2 JP 59185471 A JP59185471 A JP 59185471A JP 18547184 A JP18547184 A JP 18547184A JP H0224371 B2 JPH0224371 B2 JP H0224371B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate wafer
- plane
- orientation
- pattern
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/14—Preparing bulk and homogeneous wafers by setting crystal orientation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
- H10P50/646—Chemical etching of Group III-V materials
- H10P50/648—Anisotropic liquid etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/126—Preparing bulk and homogeneous wafers by chemical etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は−族半導体材料のウエハを方位付
けする方法に関わる。
けする方法に関わる。
発明の背景
光学的、電子工学的及び光学−電子工学的装置
が現在−族半導体材料を用いて開発されてい
る。特にこれらの装置の多くはInPを基にして、
あるいはInP基板を基にしたシステムを基にして
開発されている。長波長、屈折率導波型、注入レ
ーザはInP基板上に形成された装置の一例であ
る。
が現在−族半導体材料を用いて開発されてい
る。特にこれらの装置の多くはInPを基にして、
あるいはInP基板を基にしたシステムを基にして
開発されている。長波長、屈折率導波型、注入レ
ーザはInP基板上に形成された装置の一例であ
る。
屈折率導波型注入型レーザを含むこれらの装置
を作成する技術は例えばフオトリゾグラフ マス
クあるいはエツチングなどの工程に先立ち基板ウ
エハの方位付けを行なうという認識に依つてい
る。屈折率導波型レーザの場合は、レーザの光導
波路を規定するチヤネルまたはメサを形成するた
めに基板ウエハを方位付けすることが必要であ
る。
を作成する技術は例えばフオトリゾグラフ マス
クあるいはエツチングなどの工程に先立ち基板ウ
エハの方位付けを行なうという認識に依つてい
る。屈折率導波型レーザの場合は、レーザの光導
波路を規定するチヤネルまたはメサを形成するた
めに基板ウエハを方位付けすることが必要であ
る。
基板ウエハを方位付けするために様々な技術が
用いられて来た。一般に先行技術においては、エ
ツチングあるいはマスキングによつて作業表面即
ち（100）面の少くとも一部分を破壊するに至る
工程が含まれている。たとえばカンバヤシ（T.
Kambayashi）らはジヤパニーズ ジヤーナル
オブ アプライドフイジツクス（Jap.J.of Appl.
Phys.）第19巻（1980年）、第１号79−85ページに
おいて、以下のような方位付け技術を示してい
る。即ち、−族半導体材料の基板の作業表面
は化学的にエツチされて、結晶構造の表面におけ
る転位、欠陥、あるいはその他の欠損のある位置
において、細長い溝あるいは長円その他のような
幾何学的に規定することのできるエツチピツトを
形成する。その後これらのエツチピツトの試験を
行なつて各エツチピツトの軸の相対的方位が決定
する。この技術には以下のような欠点がある。即
ち、材料が化学的にエツチされる時に所望のエツ
チピツトが形成されるように欠陥や欠損が結晶構
造内に存在しなければならないということであ
る。他の典型的方位付け技術がイガ（K.Iga）ら
によつてアイイーイーイー ジヤーナル オブ
クオンタム エレクトロニクス（IEEE J.of
Quantum Electronics）第QE−16巻（1980年）
第10号1044−1047ページに示されている。この技
術においては、材料の作業表面はクロスハツチ
パターンを用いてフオトーリソグラフ マスクを
施される。その後、作業表面のマスクされなかつ
た部分は化学的エツチヤントに触れて、エツチピ
ツトにおいて異なる側壁形状を呈するようにな
る。（01１）面と（011）面に異なる断面形状を呈
するためにこの材料はクロスハツチ パターンを
介してへき開される。この側壁形状を検査すると
（011）面あるいは（01１）面を識別することがで
きる。しかしながらこの技術には、結晶を方位付
けするためにはフオトーリソグラフ マスクは材
料の作業表面上で行なわなければならないという
欠点が伴なう。さらに、材料を方位付けする際に
作業表面の一部が破壊される。
用いられて来た。一般に先行技術においては、エ
ツチングあるいはマスキングによつて作業表面即
ち（100）面の少くとも一部分を破壊するに至る
工程が含まれている。たとえばカンバヤシ（T.
Kambayashi）らはジヤパニーズ ジヤーナル
オブ アプライドフイジツクス（Jap.J.of Appl.
Phys.）第19巻（1980年）、第１号79−85ページに
おいて、以下のような方位付け技術を示してい
る。即ち、−族半導体材料の基板の作業表面
は化学的にエツチされて、結晶構造の表面におけ
る転位、欠陥、あるいはその他の欠損のある位置
において、細長い溝あるいは長円その他のような
幾何学的に規定することのできるエツチピツトを
形成する。その後これらのエツチピツトの試験を
行なつて各エツチピツトの軸の相対的方位が決定
する。この技術には以下のような欠点がある。即
ち、材料が化学的にエツチされる時に所望のエツ
チピツトが形成されるように欠陥や欠損が結晶構
造内に存在しなければならないということであ
る。他の典型的方位付け技術がイガ（K.Iga）ら
によつてアイイーイーイー ジヤーナル オブ
クオンタム エレクトロニクス（IEEE J.of
Quantum Electronics）第QE−16巻（1980年）
第10号1044−1047ページに示されている。この技
術においては、材料の作業表面はクロスハツチ
パターンを用いてフオトーリソグラフ マスクを
施される。その後、作業表面のマスクされなかつ
た部分は化学的エツチヤントに触れて、エツチピ
ツトにおいて異なる側壁形状を呈するようにな
る。（01１）面と（011）面に異なる断面形状を呈
するためにこの材料はクロスハツチ パターンを
介してへき開される。この側壁形状を検査すると
（011）面あるいは（01１）面を識別することがで
きる。しかしながらこの技術には、結晶を方位付
けするためにはフオトーリソグラフ マスクは材
料の作業表面上で行なわなければならないという
欠点が伴なう。さらに、材料を方位付けする際に
作業表面の一部が破壊される。
発明の概要
基板ウエハの方位付けは本発明の原理に従い破
壊を伴なわない手段を用いて以下のようにして簡
易に行なわれる。即ち、少くとも第１の端部表面
と化学的エツチヤントとを接触させて該少くとも
第１の端部表面上に既定の形状をした模様を露出
させ、さらに該第１の端部表面上の該模様の方位
に従つて該基板ウエハ上に特定の結晶学的方向を
指定する方法を用いて行なわれる。
壊を伴なわない手段を用いて以下のようにして簡
易に行なわれる。即ち、少くとも第１の端部表面
と化学的エツチヤントとを接触させて該少くとも
第１の端部表面上に既定の形状をした模様を露出
させ、さらに該第１の端部表面上の該模様の方位
に従つて該基板ウエハ上に特定の結晶学的方向を
指定する方法を用いて行なわれる。
実施例の説明
添付の図面と関連させて本発明の説明のための
実施例に関する以下の記載を読めば本発明はより
完全に理解されるであろう。
実施例に関する以下の記載を読めば本発明はより
完全に理解されるであろう。
一般に、（100）InP基板ウエハ上に装置を形成
する間ウエハはフオトーリソグラフ マスク工程
を施されるが、この工程では（100）面上のマス
クの正確な位置合わせが必要とされる。この正確
な位置合わせが必要とされるのは、InPウエハは
例えばHCl内で非等方性のエツチングをされて
（100）面に垂直な（01１）面及び（０１１）面結
晶面のみを露出させるからである。他の２つの結
晶面、即ち、（100）面及び（01１）面に垂直な
（011）面及び（０１１）面はHCl内でのエツチン
グでは露出されない。故に（100）面に垂直な表
面を露出させる必要がある時は、マスクされたウ
エハのエツチングが所望の結果を生じるように
（100）基板ウエハは正確に方位付けされねばなら
ない。
する間ウエハはフオトーリソグラフ マスク工程
を施されるが、この工程では（100）面上のマス
クの正確な位置合わせが必要とされる。この正確
な位置合わせが必要とされるのは、InPウエハは
例えばHCl内で非等方性のエツチングをされて
（100）面に垂直な（01１）面及び（０１１）面結
晶面のみを露出させるからである。他の２つの結
晶面、即ち、（100）面及び（01１）面に垂直な
（011）面及び（０１１）面はHCl内でのエツチン
グでは露出されない。故に（100）面に垂直な表
面を露出させる必要がある時は、マスクされたウ
エハのエツチングが所望の結果を生じるように
（100）基板ウエハは正確に方位付けされねばなら
ない。
第１図に（100）InP基板ウエハの正確な方位
付けを行なう、本発明の原理に従つて案出された
方法の工程を示す。この方法によれば、基板ウエ
ハの大部分を破壊したり処理したりせずに（011）
及び（０１１）面から（01１）及び（０１１）面
を区別することが可能である。
付けを行なう、本発明の原理に従つて案出された
方法の工程を示す。この方法によれば、基板ウエ
ハの大部分を破壊したり処理したりせずに（011）
及び（０１１）面から（01１）及び（０１１）面
を区別することが可能である。
第１工程ではウエハの作業表面を指定する。作
業表面は（100）面とも呼ばれる。この表面の指
定は任意である。しかしながら作業表面は通常
は、前段の工程、例えば研摩やエピタキシヤル層
成長工程（これらは必要ではないが）によつて特
定される。
業表面は（100）面とも呼ばれる。この表面の指
定は任意である。しかしながら作業表面は通常
は、前段の工程、例えば研摩やエピタキシヤル層
成長工程（これらは必要ではないが）によつて特
定される。
作業表面の指定に続いて、基板ウエハの少くと
も１つの端部が露出される。この工程はウエハの
小部分を除去するためにウエハのへき開あるいは
き裂によつて行なわれる。この工程で露出される
端部は作業表面（100）に垂直である。これら端
部は以下のへき開面のうち少くとも１つの面に対
応する。即ち（011）、（０１１）、（01１）または
（０１１）である。後の工程において識別及び比
較を行なうために、互いに垂直な２つの端部、例
えば（011）と（01１）のような端部を露出させ
るのが望ましい。
も１つの端部が露出される。この工程はウエハの
小部分を除去するためにウエハのへき開あるいは
き裂によつて行なわれる。この工程で露出される
端部は作業表面（100）に垂直である。これら端
部は以下のへき開面のうち少くとも１つの面に対
応する。即ち（011）、（０１１）、（01１）または
（０１１）である。後の工程において識別及び比
較を行なうために、互いに垂直な２つの端部、例
えば（011）と（01１）のような端部を露出させ
るのが望ましい。
ウエハの、露出された端部をエツチヤントと接
触させることがこの方法の次の工程である。HCl
溶液その他のような選択的、非等方的エツチヤン
トが好適な化学的エツチヤントである。エツチン
グはウエハ端部上に、第２図に示される三角形の
突起とぎざぎざのようなあらかじめ定められた形
状をした模様を形成するのに充分な時間にわたつ
て行なわれる。１例においては（100）InP基板
ウエハが濃縮HCl（水溶液中のHCl濃度が25％以
上）中で20℃、20秒間エツチされ第２図に示され
れるような形状に似た模様を形成する。この濃度
及び温度でエツチング時間を長くすると例えば数
分にすると該三角形の模様の深さあるいは高さが
大きくなる。温度、エツチヤントへの露出時間及
びエツチヤントの濃度が該模様の大きさに影響を
与えることに注意されたい。
触させることがこの方法の次の工程である。HCl
溶液その他のような選択的、非等方的エツチヤン
トが好適な化学的エツチヤントである。エツチン
グはウエハ端部上に、第２図に示される三角形の
突起とぎざぎざのようなあらかじめ定められた形
状をした模様を形成するのに充分な時間にわたつ
て行なわれる。１例においては（100）InP基板
ウエハが濃縮HCl（水溶液中のHCl濃度が25％以
上）中で20℃、20秒間エツチされ第２図に示され
れるような形状に似た模様を形成する。この濃度
及び温度でエツチング時間を長くすると例えば数
分にすると該三角形の模様の深さあるいは高さが
大きくなる。温度、エツチヤントへの露出時間及
びエツチヤントの濃度が該模様の大きさに影響を
与えることに注意されたい。
本方法の次の工程は、基板ウエハの露出された
各端部上の、エツチされた模様の型と方位を識別
する工程である。HClによつて（100）InP基板ウ
エハの｛011｝端部表面に露出されたエツチ模様
は実質的に三角形であり、各端部から突起するか
あるいは各端部でぎざぎざを刻まれている。模様
の型がぎざぎざであるか突起であるかを決定する
と、次に模様が作業表面に向かつて方位付けされ
ているか作業表面から遠ざかるように方位付けさ
れているかを決定することが重要である。
各端部上の、エツチされた模様の型と方位を識別
する工程である。HClによつて（100）InP基板ウ
エハの｛011｝端部表面に露出されたエツチ模様
は実質的に三角形であり、各端部から突起するか
あるいは各端部でぎざぎざを刻まれている。模様
の型がぎざぎざであるか突起であるかを決定する
と、次に模様が作業表面に向かつて方位付けされ
ているか作業表面から遠ざかるように方位付けさ
れているかを決定することが重要である。
模様が突起であるかぎざぎざであるかを決定す
るのは時には困難である。実体顕微鏡を用いて模
様を観察すればこの困難さを緩和することができ
る。代りに、標準的顕微鏡を用いて視域を浅くし
て焦点を模様の端に合わせれば該模様を観察する
ことができる。
るのは時には困難である。実体顕微鏡を用いて模
様を観察すればこの困難さを緩和することができ
る。代りに、標準的顕微鏡を用いて視域を浅くし
て焦点を模様の端に合わせれば該模様を観察する
ことができる。
本方法の最終工程は露出された基板ウエハの各
端部に対応する結晶学的平面を識別する工程であ
る。三角形の突起は（０１１）及び（01１）面上
で下を向く即ち作業表面から遠ざかり、従つて三
角形のぎざぎざは同じ（01１）及び（０１１）面
上でそれらとは反対の方向に方位付けされている
ことが判明した。一方、三角形の突起は（011）
及び（０１１）面上で作業表面を向いている。後
者の面上では三角形のぎざぎざは作業表面から遠
ざかる方向に向いている。
端部に対応する結晶学的平面を識別する工程であ
る。三角形の突起は（０１１）及び（01１）面上
で下を向く即ち作業表面から遠ざかり、従つて三
角形のぎざぎざは同じ（01１）及び（０１１）面
上でそれらとは反対の方向に方位付けされている
ことが判明した。一方、三角形の突起は（011）
及び（０１１）面上で作業表面を向いている。後
者の面上では三角形のぎざぎざは作業表面から遠
ざかる方向に向いている。
三角形模様を含ら端部表面が結晶学的平面とし
て識別された後、結晶学的方位が基板ウエハ上で
指定される。例えば端部表面に垂直な方向が基板
ウエハ用に指定され得る。
て識別された後、結晶学的方位が基板ウエハ上で
指定される。例えば端部表面に垂直な方向が基板
ウエハ用に指定され得る。
第１図と共に記載した本方法では、（100）作業
表面に垂直な停止エツチ平面（01１）及び（０１
１）の相対的識別が可能となる。例えば、本方法
の結果、（01１）面及び（０１１）面または（０
１１）面のような２つの平行のうちの１つとして
ある端部を相対的に識別することができる。結晶
の対称性のために、（01１）面と（０１１）面と
の間には何の化学的相違もない。同様に、（０１
１）面と（011）面との間にも化学的相違はない。
このようにして実際上は、基板ウエハの完全な方
位付けのためにはこの相対的識別のみが必要であ
る。なぜならば、本方法は各端部を、作業表面に
垂直な特定な端部と交差する｛111｝Ａあるいは
｛111｝Ｂ面を有する表面として識別するからであ
る。｛111｝Ａ面は｛111｝Ｂ面よりエツチするの
が難しいので、（100）InPをエツチする時は、軸
共通の｛111｝面の一方あるいは他方の配置を知
ることが重要である。
表面に垂直な停止エツチ平面（01１）及び（０１
１）の相対的識別が可能となる。例えば、本方法
の結果、（01１）面及び（０１１）面または（０
１１）面のような２つの平行のうちの１つとして
ある端部を相対的に識別することができる。結晶
の対称性のために、（01１）面と（０１１）面と
の間には何の化学的相違もない。同様に、（０１
１）面と（011）面との間にも化学的相違はない。
このようにして実際上は、基板ウエハの完全な方
位付けのためにはこの相対的識別のみが必要であ
る。なぜならば、本方法は各端部を、作業表面に
垂直な特定な端部と交差する｛111｝Ａあるいは
｛111｝Ｂ面を有する表面として識別するからであ
る。｛111｝Ａ面は｛111｝Ｂ面よりエツチするの
が難しいので、（100）InPをエツチする時は、軸
共通の｛111｝面の一方あるいは他方の配置を知
ることが重要である。
第２図は、本方法の接触工程においてHCl溶液
でエツチした後の（100）InP基板ウエハの一部
を示す。方位付けは相対的なものであるから、基
準座標系は括弧内の他の基準座標系と共に示され
ている。
でエツチした後の（100）InP基板ウエハの一部
を示す。方位付けは相対的なものであるから、基
準座標系は括弧内の他の基準座標系と共に示され
ている。
第２図において、（100）InP基板ウエハの表面
２０は作業表面である。表面２０は、研摩される
かまたはフオトーリソグラフマスク フイルムか
エピタキシヤル層を載置するので通常作業表面と
して識別できる。突起は端部２３上で作業表面２
０から遠ざかる方向に向かつている。ぎざぎざ２
２は端部２３上で作業表面２０の方向に向かつて
いる。三角形突起２６は端部２５上で作業表面２
０の方向に向かつている。本発明の原理に従い、
基板ウエハは表面２３を（01１）面（あるいは
（０１１）面）としてさらに表面２５を（０１１）
面（あるいは（011）面）として方位付けされる。
２０は作業表面である。表面２０は、研摩される
かまたはフオトーリソグラフマスク フイルムか
エピタキシヤル層を載置するので通常作業表面と
して識別できる。突起は端部２３上で作業表面２
０から遠ざかる方向に向かつている。ぎざぎざ２
２は端部２３上で作業表面２０の方向に向かつて
いる。三角形突起２６は端部２５上で作業表面２
０の方向に向かつている。本発明の原理に従い、
基板ウエハは表面２３を（01１）面（あるいは
（０１１）面）としてさらに表面２５を（０１１）
面（あるいは（011）面）として方位付けされる。
第１図は基板ウエハの結晶学的方位付けの方法
における工程のフローチヤートを示す図；第２図
はHCl溶液中でのエツチング後のInP基板を示す
図である。 〔主要部分の符号の説明〕、模様……２１，２
２，２６。
における工程のフローチヤートを示す図；第２図
はHCl溶液中でのエツチング後のInP基板を示す
図である。 〔主要部分の符号の説明〕、模様……２１，２
２，２６。
Claims (1)
- 【特許請求の範囲】 １ 基板ウエハの少なくとも一部分を化学的エツ
チヤントと接触させて該基板ウエハの該部分に所
定の形状をもつ複数の模様を露出させる工程と 該基板ウエハの該部分上の該模様の方位に従つ
て該基板ウエハ上に結晶学的方向を指定する工程
とを含む、（100）InP基板ウエハの方位を決定す
る方法において、 該基板ウエハの該部分は、（100）平面に対して
実質的に垂直な少なくとも一つの表面を含みそし
て該所定の形状は三角形であることを特徴とする
（100）InP基板ウエハの方位を決定する方法。 ２ 特許請求の範囲第１項記載の方法において、 該少なくとも一つの表面は、へき開面であるこ
とを特徴とする（100）InP基板ウエハの方位を
決定する方法。 ３ 特許請求の範囲第１項あるいは第２項記載の
方法において、 該化学的エツチヤントは選択性エツチヤントで
あることを特徴とする（100）InP基板ウエハの
方位を決定する方法。 ４ 特許請求の範囲第１項、第２項あるいは第３
項記載の方法において、 該化学的エツチヤントは濃縮HClであることを
特徴とする（100）InP基板ウエハの方位を決定
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US529286 | 1983-09-06 | ||
| US06/529,286 US4439268A (en) | 1983-09-06 | 1983-09-06 | Orientation of INP substrate wafers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074630A JPS6074630A (ja) | 1985-04-26 |
| JPH0224371B2 true JPH0224371B2 (ja) | 1990-05-29 |
Family
ID=24109266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185471A Granted JPS6074630A (ja) | 1983-09-06 | 1984-09-06 | （１００）ＩｎＰ基板ウエハの方位を決定する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4439268A (ja) |
| JP (1) | JPS6074630A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| US5639387A (en) * | 1995-03-23 | 1997-06-17 | Lucent Technologies Inc. | Method for etching crystalline bodies |
| US20090051003A1 (en) * | 2007-08-23 | 2009-02-26 | International Business Machines Corporation | Methods and Structures Involving Electrically Programmable Fuses |
| US12470045B2 (en) | 2019-05-28 | 2025-11-11 | Ciena Corporation | Semiconductor device with selective area epitaxy growth utilizing a mask to suppress or enhance growth at the edges |
-
1983
- 1983-09-06 US US06/529,286 patent/US4439268A/en not_active Expired - Lifetime
-
1984
- 1984-09-06 JP JP59185471A patent/JPS6074630A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4439268A (en) | 1984-03-27 |
| JPS6074630A (ja) | 1985-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212219B1 (en) | Visibility enhancement of first order alignment marks | |
| US4013502A (en) | Stencil process for high resolution pattern replication | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US3486892A (en) | Preferential etching technique | |
| JPH027010A (ja) | タンデム溝を有した素子の製造方法 | |
| JP3417767B2 (ja) | 単結晶部品の製造方法 | |
| JPH0224371B2 (ja) | ||
| JPS62283678A (ja) | 半導体装置の製造方法 | |
| US6872630B1 (en) | Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process | |
| US4311546A (en) | Method of manufacturing semiconductor device | |
| JPS63307727A (ja) | 化合物半導体ウエ−ハのマスク合わせ方法 | |
| JPWO2019230206A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0262939B2 (ja) | ||
| JP2828806B2 (ja) | 半導体装置の製造方法 | |
| JPS5840840A (ja) | 半導体装置およびその製造方法 | |
| JP2513637B2 (ja) | 電子ビ−ム露光用基準マ−クの形成方法 | |
| JPS60198811A (ja) | 半導体装置の製造方法 | |
| JPS6226838A (ja) | 半導体素子の製造方法 | |
| JPS59210681A (ja) | 半導体レ−ザの製造方法 | |
| JPS61134025A (ja) | 半導体ウエハのメサエツチング方法 | |
| JPH0250414A (ja) | 半導体素子の製造方法 | |
| JPS60218848A (ja) | 結晶基板のエツチング法 | |
| JPS61159738A (ja) | 誘電体分離基板の研摩方法 | |
| JPH03171729A (ja) | 化合物半導体素子の製造方法 | |
| JPS58130528A (ja) | 半導体のエツチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |