JPH02244336A - データ伝送誤り制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ プロセッサ相互間でデータ伝送する場合のデータ伝送誤
り制御方式に関し、更に詳しくは反復伝送方式を用いて
データ送受信を行う場合のデータ伝送誤り制御方式に関
し、 プロセッサ相互間のデータ転送誤りの検出を効率よく行
うことを目的とし、 プロセッサＡからプロセッサＢに対して一連のデータ転
送を行い、プロセッサＢでは受信したデータをバッファ
メモリに格納し、プロセッサＢは受信したデータを受信
した順にプロセッサＡに返送し、プロセッサＡでは返送
されてきたデータを元のデータと比較し、比較途中で不
一致が発生した場合には、プロセッサＡはプロセッサＢ
に対してデータ返送の中止を指令し、プロセッサＢでは
バッファメモリからデータを読出し、今度は受信した最
終データから不一致データまで逆順にプロセッサＡに返
送し、プロセッサＡでは、返送されてくるデータを元の
データと比較し、データが正常に転送されたか否かを判
定するように構成する。

［産業上の利用分野］ 本発明はプロセッサ相互間でデータ伝送する場合のデー
タ伝送誤り制御方式に関し、更に詳しくは反復伝送方式
を用いてデータ送受信を行う場合のデータ伝送誤り制御
方式に関する。

プロセッサ相互間でデータ伝送を行う場合には、データ
が正確に伝送されたかどうかをチエツクする必要があり
、そのために種々のデータ伝送誤り検出方法が用いられ
ている。このデータ伝送誤り検出方法は、正確、確実で
あることが必要であることは勿論であるが、そのために
誤り検出に時間がかかりすぎるものであってはならない
。

［従来の技術〕 プロセッサ相互間でデータ伝送を行う場合に、データ伝
送が正確に行われたかどうかをチエツクする方式として
反復伝送方式がある。第９図は従来の反復伝送方式の説
明図である。プロセッサＡはデータ保持用レジスタＬＡ
、データ保存用バッファメモリ２Ａ及びこれらレジスタ
ＩＡ及びバッファメモリ２Ａの制御を行う制御プログラ
ム（具体的にはＣＰＵ）３Ａより構成され、プロセッサ
Ｂについても同様のレジスタＩＢ、バッファメモリ２Ｂ
及び制御プログラム３Ｂより構成されている。

今、プロセッサＡからプロセッサＢに対してバッファメ
モリ２Ａに格納されているデータの転送を行うものとす
る。バッファメモリ２Ａに格納されているデータは制御
プログラム３Ａにより順次読出されてレジスタＩＡに入
り、レジスタＩＡからプロセッサＢに転送される。第１
０図（イ）はデータ転送の様子を示す図である。プロセ
ッサＡからプロセッサＢに向かってａ、　　ｂ、　　ｃ
、　　ｄ、・・・の順にデータが転送される。プロセッ
サＢでは、受信したデータを制御プログラム３Ｂの制御
の下にバッファメモリ２ｂに順次格納する。プロセッサ
Ａは、全てのデータ転送が終了したらプロセッサＢに対
してその旨の通知を行う。

プロセッサＢは当該通知を受けたら、バッファメモリ２
Ｂに格納されているデータを順次読出してレジスタＩＢ
から受信した順に順次プロセッサＡに返送する。第１０
図（ロ）はプロセッサＢからプロセッサＡへのデータ返
送の順序を示しており、受信した順、即ちａ、ｂ、ｃ、
ｄ・・・の順になっている。プロセッサＡでは、返送さ
れてくるデータをバッファメモリ２Ａに格納されている
元のデータと突合わせ比較を行い、データが正確に伝送
されたかどうかをチエツクする。全てのデータが一致し
たら、プロセッサＡからプロセッサＢへのデータ伝送が
正常に行われたことが分かる。

［発明が解決しようとする課題］ 前述した従来の反復伝送方式では、全てのデータ伝送が
うまくいった場合には問題はないが、プロセッサＡ側で
元のデータと返送データとの間に不一致が発生した場合
に問題となる。つまり、不一致が発生したら、プロセッ
サＡから再度全データを最初からプロセッサＢ側に再送
するようにしていた。このような方式では、不一致が発
生する時点までは正常なデータ転送が行われていたにも
拘らず、最初からデータ転送をやり直すことになり、無
駄が多い。また、最初からデータ転送をやり直すのでデ
ータ伝送にかかる時間が多大なものとなり、転送能力が
大幅に低減してしまうという不具合があった。

本発明はこのような課題に鑑みてなされたものであって
、プロセッサ相互間のデータ転送誤りの検出を効率よく
行うことができるデータ伝送誤り制御方式を提供するこ
とを目的としている。

［課題を解決するための手段］ 第１図は本発明方式の原理を示すフローチャートである
。本発明は、 プロセッサＡとプロセッサＢとをデータレジスタとコン
トロールレジスタを介して接続し、制御プログラムによ
りプロセッサＡとプロセッサ８間のデータ伝送を行う場
合において、 プロセッサＡからプロセッサＢに対して一連のデータ転
送を行い、プロセッサＢでは受信したデータをバッファ
メモリに格納しくステップ１）、プロセッサＢは受信し
たデータを受信した順にプロセッサＡに返送しくステッ
プ２）、プロセッサＡでは返送されてきたデータを元の
データと比較しくステップ３）、 比較途中で不一致が発生した場合には、プロセッサＡは
プロセッサＢに対してデータ返送の中止を指令しくステ
ップ４）、 プロセッサＢではバッファメモリからデータを読出し、
今度は受信した最終データから不一致データまで逆順に
プロセッサＡに返送しくステップ５）、 プロセッサＡでは、返送されてくるデータを元のデータ
と比較し、データが正常に転送されたか否かを判定する
（ステップ６）ように構成したことを特徴としている。

［作用］ プロセッサＡ側で不一致が発生したら、プロセッサＢ側
では最後に受信したデータから不一致データまで逆順に
プロセッサＡ側に返送する。若し、データ誤りがプロセ
ッサＢ側からの返送にある場合には、最終データから不
一致データまで正常になることがある。この場合には、
それで全データが正常に転送されたことが分かるので、
データ再送は不要となる。最初のデータから不一致デー
タまではデータが正常に転送されたことは分かっている
からである。若し、データ返送中に不一致データが発生
した場合には、最初の不一致データから今度の不一致デ
ータまでがおかしいことななる。

そこでプロセッサＡからはこの間のデータのみプロセッ
サＢ側に転送すればよいので、転送するデータに無駄が
ない。従って、本発明によればプロセッサ相互間のデー
タ転送誤りの検出を効率よく行うことができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明が適用される計算機システムのブロック
図である。図において、プロセッサＡは、伝送用のデー
タが保持されるデータレジスタ１１Ａ、ライトモード又
はリードモードの決定、優先権の確保等を相互に通知し
あうためのデータが保持されるコントロールレジスタ１
２Ａ、転送データが保存されるバッファメモリ１３Ａ及
びデータ伝送の制御を行う制御プログラム１４Ａより構
成されている。この構成は、プロセッサＢ側についても
同様で、データレジスタ１１Ｂ、コントロールレジスタ
１２Ｂ、バッファメモリ１３Ｂ及び制御プログラム１４
Ｂより構成されている。制御プログラム１４Ａ、　　１
４１３を動作させるのは、具体的にはＣＰＵ　（図示せ
ず）である。

このように構成されたシステムにおいて、コントロール
レジスタ１２Ａから１２Ｂに優先権確保の通知を行い、
プロセッサＡからプロセッサＢヘデータ転送を行うもの
とする。この時には、バッファメモリ１３Ａに保存され
ているデータが制御プログラム１４Ａの制御下で、デー
タレジスタ１１Ａを介してプロセッサＢ側に転送され、
プロセッサＢ側では、制御プログラム１４Ｂの制御下で
バッファメモリ１３Ｂに格納される。コントロールレジ
スタ１２Ａから１２Ｂに対して全データ転送終了通知が
送られると、プロセッサＢはバッファメモリ１３Ｂに格
納されたデータを読出してデータレジスタ１１Ｂを介し
て最初に格納されたデータから順次プロセッサＡに返送
する。

プロセッサＡ側では、返送されてくるデータをバッファ
メモリ１３Ａに保存されている元のデータと逐次比較す
る。比較の結果、全てのデータが一致したら、それでデ
ータ伝送シーケンスは終了する。比較の結果、不一致デ
ータが発生したら、コントロールレジスタ１２Ａからコ
ントロールレジスタ１２Ｂに不一致発生を通知する。今
度は制御プログラム１４Ｂはバッファメモリ１３Ｂに格
納されているデータを最後に受信したデータから読出し
てプロセッサＡに不一致データまでのデータを逆順に返
送する。

プロセッサＡ側では、逆順に返送されてくるデータを元
のデータと比較する。最終データから不一致データまで
が一致した場合には、データは全て正常に転送されたこ
とが分かるから、それでデータ伝送シーケンスは終了す
る。ここで、若しデータの不一致が発生したら、コント
ロールレジスタ１２Ａが１２Ｂに不一致発生を通知する
。次に、プロセッサＡ側では制御プログラム１４Ａが最
初の不一致点から２回目の不一致点までのデータのみを
プロセッサＢに再送する。

第３図は再送データを示す図である。図のＤｌは最初の
データ返送で見つかった不一致データ、Ｄ２は次の道順
のデータ返送で見つかった不一致データである。スター
トポイントＳからＤｌまでと、エンドポイントＥからＤ
２までのデータ転送は正常であったことが分かっている
から、プロセッサＡからプロセッサＢまで再送されるデ
ータ領域はＤｌからＤ２までの領域（図の斜線領域）で
すむ。

第４図は本発明が適用される計算機システムの一実施例
の詳細構成例を示す図である。第２図と同一のものは、
同一の符号を付して示す。同図は、コントロールレジス
タ１２Ａ、１２Ｂを詳細に示している。例えば、プロセ
ッサＡ側について説明すると、プロセッサＡからプロセ
ッサＢに制御情報を送る場合（ライト時）には、コント
ロールレジスタ１２Ａ１が用いられ、逆にプロセッサＢ
から制御情報を受ける場合（リード時）には、コントロ
ールレジスタ１２Ａ２が用いられる。

コントロールレジスタ１２Ａ１はＲＱＳＮＤビット、Ｒ
ＴＳＮＤビット、ＦＲ３Ｔビット及びＲＳＴＤＴビット
より構成されている。このコントロールレジスタ１２Ａ
１はライト時に用いられるものであり、各構成ビットの
意味は第５図に示すとおりである。コントロールレジス
タ１２Ａ２はＳＮＤビット、ＲＣｖビット、ＢＵＳＹビ
ット及びＤＴＲＤＹビットより構成されている。このコ
ントロールレジスタ１２Ａ２はリード時に用いられるも
のであり、各構成ビットの意味は第６図に示すとおりで
ある。

ＲＱＳＮＤビットは、データ転送を行う時、“１°と書
込むことにより、送信権を要求する。

この送信要求が受付けられると、本レジスタ１２Ａ１リ
ード時にＳＮＤビットが“１”となり相手側のＲＣＶビ
ットが“１”となる。ＲＴＳＮＤビットは、データ転送
を終了した時“１”と書込むことで送信権を解除する。

送信権が解除されると、本レジスタ１２人１リード時、
ＳＮＤビットが“０”となり、相手方のＲＣＶビットが
“０”となる。

ＦＲ８Ｔビットは、誤り制御を行うためにデータ送信を
強制的に中断させる時“１”を書込む。

本操作により本レジスタ１２Ａ１リード時全ビットが“
０”になり、相手側においても同様の状態となる。Ｒ８
ＴＤＴビットは、本レジスタ１２Ａ１リード時、ＤＴＲ
ＤＹビットが“１”の時本ビットに“１”を書込むこと
により本レジスタ１２Ａ１リード時ＤＴＲＤＹビットが
０”となり、相手側のＢＵＳＹビットが“０”となる。

ＳＮＤビットは、データ送信要求が受付けられ送信可能
状態になっていることを表わす。即ち、“１″の時送信
状態を示す。ＲＣＶビットは、データ受信状態になって
いることを表わす。即ち、“１″の時受信状態を示す。

ＢＵＳＹビットは、送信状態の時、データレジスタ１１
Ａに送信データを書込むと“１″となる。相手側にてＲ
３ＴＤＴビットに“１”が書込まれると、本ビットは“
０“となる。ＤＴＲＤＹビットは、受信状態の時相手側
のデータレジスタ１１Ｂに送信データが書込まれると′
１″となる。Ｒ３ＴＤＴビットに“１１を書込むと“０
”となる。以上のコントロールレジスタ１２Ａ１，１２
Ａ２の説明は、プロセッサＢ側のコントロールレジスタ
１２Ｂ１．１２Ｂ２についても同様である。

第７図は本発明の動作シーケンスを示す図である。図に
示す例は、プロセッサＡからプロセッサＢにデータを転
送する場合を示している。コントロールレジスタ１２Ａ
、１２Ｂについては第５図。

第６図に示すように動作するものとする。

今、プロセッサＡがプロセッサＢに対してデータを転送
する時には、プロセッサＡは送信権を獲得するため、Ｒ
ＱＳＮＤビットをオン（“１２にすること。以下同じ）
とし、ＳＮＤビットがオンとなるのを確認した後、バッ
ファメモリ１３Ａから読出した送信データをデータレジ
スタ１１人に書込む。

一方、プロセッサＢ側ではコントロールレジスタ１２Ｂ
を定期的にリードしている。ＲＣＶビットがオンになっ
たのを検出したら受信状態となり、ＤＴＲＤＹビットが
オンになるのを検出したら、データレジスタ１１Ｂを読
込んでデータを受信し、その後Ｒ３ＴＤＴビットをオン
にする。

その後、プロセッサＡはＢＵＳＹビットがオフ（”Ｏ”
になること。以下同じ）になることを検出すると、次の
送信データをデータレジスタ１１Ａに書込み、この動作
シーケンスを最終データまで繰り返す。そして、全デー
タの転送が完了すると、Ｒ８ＴＳＮＤビットをオンとし
データ転送処理を終了させる。上述の説明では、プロセ
ッサＡからプロセッサＢにデータ転送する場合を例にと
って説明したが、プロセッサＢからプロセッサＡに対す
るデータ転送についても全く同様である。

第８図は本発明のデータ再送方式のシーケンス例を示す
図である。■に示すデータ（Ｎバイト）がプロセッサＡ
から送信され、プロセッサＢは■に示すようにデータを
受信したものとする。Ｘバイト目のデータが受信不良で
ある。つまり、送信データは１４１（（Ｈは１６進を示
す）であるのに、受信データは１５Ｈとなっている。こ
の受信データが■に示すようにプロセッサＢから返送さ
れ、プロセッサＡはＸバイト目を受信した時点で異常（
不一致）を検出する。

この結果、プロセッサＡはＦＲＳＴビットをオンにして
プロセッサＢにデータ返送の中止を指示する。本指示を
検出したプロセッサＢは、今度は■に示すように最後に
受信したデータＦＦ□から逆順にデータ返送を行う。こ
のデータを受信したプロセッサＡは、（Ｎ−（Ｘ−１）
）バイト目のデータを受信した時点で異常を検出する。

この結果、プロセッサＡはＦＲＳＴビットをオンにして
プロセッサＢに対し返送中止の指示を出す。その後、異
常となったデータ（ここではＸバイト目のデータ１４Ｉ
（）を■に示すようにプロセッサＢに再送する。

この再送データはプロセッサＢに■に示すように受信さ
れ、プロセッサＢは受信したデータを■に示すようにプ
ロセッサＡに再送する。この再送データを受信したプロ
セッサＡでは、元のデータとの比較を行い一致したこと
を認識する。これにより送信処理は終了する。

上述の説明では、プロセッサＡがプロセッサＢにデータ
を転送する場合を例にとって説明したが、本発明はこれ
に限るものではなく、プロセッサＢからプロセッサＡに
データを転送する場合についても全く同様である。

［発明の効果コ 以上、詳細に説明したように、本発明によれば受信側プ
ロセッサから先ず受信した順にデータを返送し、送信側
プロセッサで返送データと元のデータの比較を行い、不
一致が発生したら、今度は受信側プロセッサは受信した
最終データから不一致データまで逆順にデータを返送す
るように構成することにより、プロセッサ相互間のデー
タ転送誤りの検出を効率よく行うことができるデータ伝
送誤り制御方式を提供することができ、実用上の効果が
大きい。

【図面の簡単な説明】

第１図は本発明方式の原理を示すフローチャート、 第２図は本発明が適用される計算機システムのブロック
図、 第３図は再送データを示す図、 第４図は本発明が適用される計算機システムの一実施例
の詳細構成例を示すブロック図、第５図はライト時の各
構成ビットの意味を示す図、 第６図はリード時の各構成ビットの意味を示す図、 第７図は本発明の動作シーケンスを示す図、第８図は本
発明のデータ再送方式のシーケンス例を示す図、 第９図は従来の反復伝送方式の説明図、第１０図はデー
タ転送の様子を示す図である。 第２図において、 １１Ａ、ＩＩＢはデータレジスタ、 １２Ａ、１２Ｂはコントロールレジスタ、１３Ａ、１３
Ｂはバッファメモリ、 １４Ａ、１４Ｂは制御プログラムである。

Claims (1)

1. 【特許請求の範囲】 プロセッサＡとプロセッサＢとをデータレジスタとコン
   トロールレジスタを介して接続し、制御プログラムによ
   りプロセッサＡとプロセッサＢ間のデータ伝送を行う場
   合において、 プロセッサＡからプロセッサＢに対して一連のデータ転
   送を行い、プロセッサＢでは受信したデータをバッファ
   メモリに格納し（ステップ１）、プロセッサＢは受信し
   たデータを受信した順にプロセッサＡに返送し（ステッ
   プ２）、 プロセッサＡでは返送されてきたデータを元のデータと
   比較し（ステップ３）、 比較途中で不一致が発生した場合には、プロセッサＡは
   プロセッサＢに対してデータ返送の中止を指令し（ステ
   ップ４）、 プロセッサＢではバッファメモリからデータを読出し、
   今度は受信した最終データから不一致データまで逆順に
   プロセッサＡに返送し（ステップ５）、 プロセッサＡでは、返送されてくるデータを元のデータ
   と比較し、データが正常に転送されたか否かを判定する
   （ステップ６）ように構成したことを特徴とするデータ
   伝送誤り制御方式。