JPS60254242A - バツフア制御方式 - Google Patents
バツフア制御方式Info
- Publication number
- JPS60254242A JPS60254242A JP59109948A JP10994884A JPS60254242A JP S60254242 A JPS60254242 A JP S60254242A JP 59109948 A JP59109948 A JP 59109948A JP 10994884 A JP10994884 A JP 10994884A JP S60254242 A JPS60254242 A JP S60254242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- received
- error
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)産業上の利用分野
本発明は電子計算機システム等における装置間データ授
受の制御に係り、特に装置間のデータ転送においてパリ
ティ誤りが発生した場合の、受信バッファの制御方式に
関する。
受の制御に係り、特に装置間のデータ転送においてパリ
ティ誤りが発生した場合の、受信バッファの制御方式に
関する。
電子計算機システム等の装置間のデータ転送において、
いわゆるパリティ検査によって、転送中の誤りを検出す
ることは広く行われている。
いわゆるパリティ検査によって、転送中の誤りを検出す
ることは広く行われている。
転送において発生する誤りの原因には、外部からの一時
的な雑音等による場合も多く、このような場合は自然に
回復することが多いので、転送路自体の固定的な障害等
による誤り発生の場合とは異なる処置によって、システ
ムの機能の継続を図ることが望まれる。
的な雑音等による場合も多く、このような場合は自然に
回復することが多いので、転送路自体の固定的な障害等
による誤り発生の場合とは異なる処置によって、システ
ムの機能の継続を図ることが望まれる。
(b)従来の技術
このために、従来のシステムにおいて転送データのパリ
ティ誤りを検出した場合には転送の再試行を行う方式が
用いられている。
ティ誤りを検出した場合には転送の再試行を行う方式が
用いられている。
(C1発明が解決しようとする問題点
しかし、再試行においても誤りがある場合に、システム
の動作を阻害せず、且つ一時的な原因による誤りを救済
するに有効な程度に、妥当な回数で試行を打ち切り、障
害処理等へ制御を切り換える必要がある。そのような制
御機能の追加を要するために、上記のような再試行機能
は、比較的大型で高価な装置に関してのみ使用されてい
る。
の動作を阻害せず、且つ一時的な原因による誤りを救済
するに有効な程度に、妥当な回数で試行を打ち切り、障
害処理等へ制御を切り換える必要がある。そのような制
御機能の追加を要するために、上記のような再試行機能
は、比較的大型で高価な装置に関してのみ使用されてい
る。
本発明は装置間のデータ転送に再試行機能を導入するた
めの簡易な制御方式を提供することを目的とする。
めの簡易な制御方式を提供することを目的とする。
fd1問題点を解決するための手段
この目的は、複数の装置から転送されるデータを順次受
信してバッファに保持する機能を有する共通制御装置の
上記転送データの受信に際し、該データのパリティ検査
を行い、パリティ誤りが検出された場合には、上記バッ
ファに所定の誤り表示を設定し、該データの再転送要求
を発行してデータを受信し、正常なデータが受信された
ことにより、上記誤り表示を消去するように構成されて
なる本発明のバッファ制御方式によって達成される。
信してバッファに保持する機能を有する共通制御装置の
上記転送データの受信に際し、該データのパリティ検査
を行い、パリティ誤りが検出された場合には、上記バッ
ファに所定の誤り表示を設定し、該データの再転送要求
を発行してデータを受信し、正常なデータが受信された
ことにより、上記誤り表示を消去するように構成されて
なる本発明のバッファ制御方式によって達成される。
(e)作用
即ち、受信側装置において、受信データのパリティ誤り
を検出した場合には、そのデータを格納すべきバッファ
位置に誤り表示をして、データ転送を再試行し、正常な
受信ができた場合のみ、該誤り表示を消去する。従って
、再試行を繰り返しても正常な受信ができない場合には
、その受信データを処理する必要のある時点になって、
該バッファを読出したときに、誤り表示があることによ
って、適当な障害処理に移行すればよい。
を検出した場合には、そのデータを格納すべきバッファ
位置に誤り表示をして、データ転送を再試行し、正常な
受信ができた場合のみ、該誤り表示を消去する。従って
、再試行を繰り返しても正常な受信ができない場合には
、その受信データを処理する必要のある時点になって、
該バッファを読出したときに、誤り表示があることによ
って、適当な障害処理に移行すればよい。
(f)実施例
第2図は本発明の一実施例におけるシステム構成図であ
る。図で、1はデータの送出側となる複数の装置で、例
えば通信制御装置の回線アダプタであり、共通バス5に
よりバッファ制御装置2に接続される。
る。図で、1はデータの送出側となる複数の装置で、例
えば通信制御装置の回線アダプタであり、共通バス5に
よりバッファ制御装置2に接続される。
バッファ制御装置2は公知の方法で共通バスを制御し、
装置1の転送要求を受け付けて、装置1から転送される
データを受信し、装置内のバッファに保持する。
装置1の転送要求を受け付けて、装置1から転送される
データを受信し、装置内のバッファに保持する。
処理装置3は上記バッファに保持されている、多数の装
置1からのデータを順次に取り出して処理し、受信デー
タは記憶装置4へ転送することにより、該バッファを次
の受信データに使用可能とする。
置1からのデータを順次に取り出して処理し、受信デー
タは記憶装置4へ転送することにより、該バッファを次
の受信データに使用可能とする。
第1図は第2図のバッファ制御装置2の詳細を示すブロ
ック図である。
ック図である。
共通バス5から受信したデータは、バッファ1゜の各ア
ドレスにおける語のWllo−1へ順次格納して保持す
るとともに、パリティ検査回路11により、パリティ検
査を行い、その検査結果(例えば、正常受信を0゛、誤
り表示を°1’)をバッファのデータに対応する語の欄
10−2へ書込む。
ドレスにおける語のWllo−1へ順次格納して保持す
るとともに、パリティ検査回路11により、パリティ検
査を行い、その検査結果(例えば、正常受信を0゛、誤
り表示を°1’)をバッファのデータに対応する語の欄
10−2へ書込む。
受信データの、バッファ10への書込みアドレスは書込
みアドレスレジスタ12によって指定され、■受信に関
する上記の書込みが終わると、増分回路13によって次
の語アドレスへ更新される。
みアドレスレジスタ12によって指定され、■受信に関
する上記の書込みが終わると、増分回路13によって次
の語アドレスへ更新される。
第2図の処理装置3は、第1図における読出しアドレス
レジスタ14の指示するアドレスの語を読み出して処理
し、その後読出しアドレスは増分回路15により次の語
アドレスへ更新ささる。
レジスタ14の指示するアドレスの語を読み出して処理
し、その後読出しアドレスは増分回路15により次の語
アドレスへ更新ささる。
続出しアドレスレジスタI4と書込みアドレスレジスタ
12の内容は比較回路16によって比較され、信号線1
7として処理装置3へ通知され、処理装置3は両アドレ
スが一致するまでへソファ1oの内容を順次処理する。
12の内容は比較回路16によって比較され、信号線1
7として処理装置3へ通知され、処理装置3は両アドレ
スが一致するまでへソファ1oの内容を順次処理する。
バッファ制御装置2は、受信データにパリティ誤りを検
出した場合には、前記のようにバッファ10の該当位置
に誤り表示の1゛を書込むと共に、信号18によって、
アドレス保持レジスタ19に書込みアドレスレジスタ1
2の現内容を設定して保存する。
出した場合には、前記のようにバッファ10の該当位置
に誤り表示の1゛を書込むと共に、信号18によって、
アドレス保持レジスタ19に書込みアドレスレジスタ1
2の現内容を設定して保存する。
又、共通バス5の制御線2oによって信号を送ることに
よって、現にデータを転送した装置1に対し、該データ
の再送を要求する。
よって、現にデータを転送した装置1に対し、該データ
の再送を要求する。
共通バス5により再送データを受信すると、同時に該当
の装置1から制御線21に送られる信号によってゲート
22を制御することによって、アドレス保持レジスタ1
9の内容を書込みアドレスとして、通常の受信と同様に
バッファ10へ受信データ及びパリティ検査結果を書込
む。
の装置1から制御線21に送られる信号によってゲート
22を制御することによって、アドレス保持レジスタ1
9の内容を書込みアドレスとして、通常の受信と同様に
バッファ10へ受信データ及びパリティ検査結果を書込
む。
こ\で、再度パリティ誤りの場合には、アドレス保持レ
ジスタ19の内容がそのま\保存される他は、上記と同
様の動作により、更に再送が行われる。
ジスタ19の内容がそのま\保存される他は、上記と同
様の動作により、更に再送が行われる。
以上により、再送により正常なデータが受信された場合
には、バッファ10の欄10−2にある誤り表示は正常
結果°0°に更新される。
には、バッファ10の欄10−2にある誤り表示は正常
結果°0°に更新される。
処理装置3は前記のようにしてバッファ10の受信デー
タを順次処理しているが、誤りの発生した受信データの
語アドレスを処理するまでに、上記の再送動作による正
常データの受信ができた場合は、誤りの発生を関知する
ことなく、通常の処理が行われる。
タを順次処理しているが、誤りの発生した受信データの
語アドレスを処理するまでに、上記の再送動作による正
常データの受信ができた場合は、誤りの発生を関知する
ことなく、通常の処理が行われる。
もし、再送を繰り返しても正常データが受信できす、処
理装置3が誤りの発生した受信データの語アドレスを処
理しようとした場合には、処理装置3はバッファ10の
欄10−2から読み出される誤り表示を検知するので、
従来と同様に障害処理を開始し、共通バスのテスト等が
行われる。
理装置3が誤りの発生した受信データの語アドレスを処
理しようとした場合には、処理装置3はバッファ10の
欄10−2から読み出される誤り表示を検知するので、
従来と同様に障害処理を開始し、共通バスのテスト等が
行われる。
(g1発明の効果
以上の説明から明らかなように本発明によれば、比較的
簡易な手段の付加によりデータ転送の再試行機能を導入
できるので、電子計算機システム等の信頼性及び経済性
を改善するという著しい工業的効果がある。
簡易な手段の付加によりデータ転送の再試行機能を導入
できるので、電子計算機システム等の信頼性及び経済性
を改善するという著しい工業的効果がある。
第1図は本発明の一実施例バッファ制御装置のブロック
図、 第2図は本発明の一実施例システム構成図である。 図において、 2はバッファ制御装置、3は処理装置、10はバッファ
、 10−2は誤り表示欄、11はパリティ検査回路、 12は書込みアドレスレジスタ、 14は読出しアドレスレジスタ、 19はアドレス保持レジスタ、 20は再送要求制御線を示す。
図、 第2図は本発明の一実施例システム構成図である。 図において、 2はバッファ制御装置、3は処理装置、10はバッファ
、 10−2は誤り表示欄、11はパリティ検査回路、 12は書込みアドレスレジスタ、 14は読出しアドレスレジスタ、 19はアドレス保持レジスタ、 20は再送要求制御線を示す。
Claims (1)
- 複数の装置から転送されるデータを順次受信してバッフ
ァに保持する機能を有する共通制御装置の上記転送デー
タの受信に際し、該データのパリティ検査を行い、パリ
ティ誤りが検出された場合には、上記バッファに所定の
誤り表示を設定し、該データの再転送要求を発行してデ
ータを再受信し、正常なデータが受信されたことにより
、上記誤り表示を消去するように構成されてなることを
特徴とするバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109948A JPS60254242A (ja) | 1984-05-30 | 1984-05-30 | バツフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109948A JPS60254242A (ja) | 1984-05-30 | 1984-05-30 | バツフア制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254242A true JPS60254242A (ja) | 1985-12-14 |
Family
ID=14523173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109948A Pending JPS60254242A (ja) | 1984-05-30 | 1984-05-30 | バツフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254242A (ja) |
-
1984
- 1984-05-30 JP JP59109948A patent/JPS60254242A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0115454B1 (en) | Bus for data processing system with fault cycle operation | |
| US20070028144A1 (en) | Systems and methods for checkpointing | |
| US20050144339A1 (en) | Speculative processing of transaction layer packets | |
| JPH02199938A (ja) | データ伝送誤り検出方式 | |
| JP2516906B2 (ja) | デ−タ伝送装置 | |
| US7383377B2 (en) | Method and apparatus for transferring data | |
| US7516257B2 (en) | Mechanism to handle uncorrectable write data errors | |
| JPH09326782A (ja) | シリアル通信方法 | |
| JPH03175770A (ja) | 並行データ試験方法 | |
| JPS62125453A (ja) | 記憶装置 | |
| JPH06103222A (ja) | バス転送方式 | |
| JPS6023379B2 (ja) | デ−タ処理システム | |
| JPS6043549B2 (ja) | デ−タ転送制御方式 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JPS63161741A (ja) | デ−タ伝送システム | |
| JPH02188852A (ja) | データ処理装置 | |
| JPH05298129A (ja) | データアクセス方法 | |
| JPH03158960A (ja) | データ伝送方法 | |
| JPH0133858B2 (ja) | ||
| JPH08272752A (ja) | 並列プロセッサ | |
| JPH02244336A (ja) | データ伝送誤り制御方式 | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPH06119193A (ja) | データ処理システム | |
| JPH0192857A (ja) | 記憶装置 |