JPH02244636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02244636A JPH02244636A JP1064211A JP6421189A JPH02244636A JP H02244636 A JPH02244636 A JP H02244636A JP 1064211 A JP1064211 A JP 1064211A JP 6421189 A JP6421189 A JP 6421189A JP H02244636 A JPH02244636 A JP H02244636A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polycrystalline
- opening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
バイポーラトランジスタの製造方法に関し、外部ベース
、内部ベース及びエミッタをフィールド酸化膜に対して
自己整合的に形成する方法を提供することを目的とし、 一導電型基板上に形成されたフィールド酸化膜、反対導
電型多結晶ｓｉＮ及び絶縁膜からなる多層膜を選択的に
エッチング・除去して開口部を形成する工程と、前記開
口部の多層膜側壁に選択的に形成した第１の反対導電型
多結晶Ｓｉ層から反対導電型不純物を基板内に拡散させ
ることにより外部ベース領域を形成する工程と、前記開
口部内に酸化膜を形成した後、前記第１の多結晶Ｓｉ層
をマスクとして基板内に反対導電型不純物を打ち込み前
記外部ベース領域に接する内部ベース領域を形成する工
程と、全面に絶縁膜を堆積した後、前記開口部側壁に第
２の多結晶Ｓｉ層を選択的に形成しこれをマスクとして
該開口部内の酸化膜をエッチング・除去して第２の開口
部を形成する工程と、前記第２の開口部内に形成した一
導電型多結晶５ｉＪｉＪから一導電型不純物を基板内に
拡散させることによりエミッタ領域を形成するように構
成する。
、内部ベース及びエミッタをフィールド酸化膜に対して
自己整合的に形成する方法を提供することを目的とし、 一導電型基板上に形成されたフィールド酸化膜、反対導
電型多結晶ｓｉＮ及び絶縁膜からなる多層膜を選択的に
エッチング・除去して開口部を形成する工程と、前記開
口部の多層膜側壁に選択的に形成した第１の反対導電型
多結晶Ｓｉ層から反対導電型不純物を基板内に拡散させ
ることにより外部ベース領域を形成する工程と、前記開
口部内に酸化膜を形成した後、前記第１の多結晶Ｓｉ層
をマスクとして基板内に反対導電型不純物を打ち込み前
記外部ベース領域に接する内部ベース領域を形成する工
程と、全面に絶縁膜を堆積した後、前記開口部側壁に第
２の多結晶Ｓｉ層を選択的に形成しこれをマスクとして
該開口部内の酸化膜をエッチング・除去して第２の開口
部を形成する工程と、前記第２の開口部内に形成した一
導電型多結晶５ｉＪｉＪから一導電型不純物を基板内に
拡散させることによりエミッタ領域を形成するように構
成する。
〔産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に自己整合に
よるバイポーラトランジスタの製造方法に関する。
よるバイポーラトランジスタの製造方法に関する。
バイポーラトランジスタの高速化を図るためには、トラ
ンジスタの各部パターン寸法の微細化とともにパターン
間の位置ずれを小さくすることが必要であり、そのため
に自己整合法を用いたトランジスタの製造方法が提案・
実行されている。第２図（ａ）〜（ｄ）は従来例を説明
するだめの工程断面図である。
ンジスタの各部パターン寸法の微細化とともにパターン
間の位置ずれを小さくすることが必要であり、そのため
に自己整合法を用いたトランジスタの製造方法が提案・
実行されている。第２図（ａ）〜（ｄ）は従来例を説明
するだめの工程断面図である。
まず、同図（ａ）に示すようにｎ型Ｓｉ基板２１−、ｈ
にフィールド酸化膜２２を形成した後、全面に堆積した
ｐ゛型多結晶Ｓｉ層２３及びＣＶＤ酸化膜２４を通常の
フォトレジスト法を用いて選択的にエッチング・除去し
素子領域内に開口部を形成する。さらにｐ゛型多結晶Ｓ
ｉ層２３よりｎ型不純物を基板２１内に拡散させて外部
ベース領域２５を形成」−る。Ｐ゛型多結晶Ｓｉ層２３
はそのまま外部ベース領域２５の引出し電極として機能
する。次いで同図０））に示すように該開口部内に熱酸
化膜２５ａを形成した後イオン注入法によりｎ型不純物
を該開口部に打ら込み内部ベース領域２６を形成する。
にフィールド酸化膜２２を形成した後、全面に堆積した
ｐ゛型多結晶Ｓｉ層２３及びＣＶＤ酸化膜２４を通常の
フォトレジスト法を用いて選択的にエッチング・除去し
素子領域内に開口部を形成する。さらにｐ゛型多結晶Ｓ
ｉ層２３よりｎ型不純物を基板２１内に拡散させて外部
ベース領域２５を形成」−る。Ｐ゛型多結晶Ｓｉ層２３
はそのまま外部ベース領域２５の引出し電極として機能
する。次いで同図０））に示すように該開口部内に熱酸
化膜２５ａを形成した後イオン注入法によりｎ型不純物
を該開口部に打ら込み内部ベース領域２６を形成する。
次いで同図（Ｃ）に示すようにＣＶ’ Ｄ酸化膜２７を
全面に堆積した後、該開り］部側壁のＣＶＤ酸化膜２７
上に選択的にＰ゛型多結晶Ｓｉ層２８を形成する。次い
で同図（ｄ）に示すように開口部側壁の多結晶Ｓｉ層２
８をマスクとして核間「］部内の熱酸化膜２５ａ及びＣ
ＶＤ酸化膜２７をエッチンク電除去して窓開けし、さら
にこの上に形成したｎ゛型多結晶Ｓり層２９からｎ型不
純物を拡散させてエミッタ領域３０を形成する。
全面に堆積した後、該開り］部側壁のＣＶＤ酸化膜２７
上に選択的にＰ゛型多結晶Ｓｉ層２８を形成する。次い
で同図（ｄ）に示すように開口部側壁の多結晶Ｓｉ層２
８をマスクとして核間「］部内の熱酸化膜２５ａ及びＣ
ＶＤ酸化膜２７をエッチンク電除去して窓開けし、さら
にこの上に形成したｎ゛型多結晶Ｓり層２９からｎ型不
純物を拡散させてエミッタ領域３０を形成する。
以上の工程によりエミッタ領域３０を内部ベース領域２
６に対して自己整合的に形成することができる。
６に対して自己整合的に形成することができる。
（発明が解決しようとする課題）
ところが上記の方法では外部ベース領域はフィールド酸
化膜に対して通常のマスク合わせによるバターニングに
よって形成され、自己整合的に形成されるものではない
。従ってマスク合わせの際の位置ずれを見込んで外部ベ
ース領域の幅を大きくすることが必要である。これはバ
イポーラトランジスタ全体の微細化を行う上で大きな妨
げとなるばかりでなく外部ベース幅のばらつきによるト
ランジスタ特性の不均一をもたらす。
化膜に対して通常のマスク合わせによるバターニングに
よって形成され、自己整合的に形成されるものではない
。従ってマスク合わせの際の位置ずれを見込んで外部ベ
ース領域の幅を大きくすることが必要である。これはバ
イポーラトランジスタ全体の微細化を行う上で大きな妨
げとなるばかりでなく外部ベース幅のばらつきによるト
ランジスタ特性の不均一をもたらす。
そこで本発明は、外部ベース、内部ベース及びエミッタ
をフィールド酸化膜に対して自己整合的に形成する方法
を提供し、以てバイポーラトランジスタの微細化及び特
性の均一化を図ることを目的とする。
をフィールド酸化膜に対して自己整合的に形成する方法
を提供し、以てバイポーラトランジスタの微細化及び特
性の均一化を図ることを目的とする。
（課題を解決するだめの手段］
上記課題の解決は、一導電型基板−トに形成されたフィ
ールド酸化膜、反対導電型多結晶Ｓｉ層及び絶縁膜から
なる多層膜を選択的にエッチング・除去して開口部を形
成する工程と、前記開口部の多層膜側壁に選択的に形成
した第１の反対導電型多結晶Ｓｉ層から反対導電型不純
物を基板内に拡散させることにより外部ベース領域を形
成する工程と、前記開口部内に酸化膜を形成した後、前
記第１の多結晶５ｉＪＦＪをマスクとして基板内に反対
導電型不純物を打ち込み前記外部ベース領域に接する内
部ベース領域を形成する工程と、全面に絶縁膜を堆積し
た後、前記開口部側壁に第２の多結晶Ｓｉ層を選択的に
形成しこれをマスクとして該開口部内の酸化膜をエッチ
ング・除去して第２の開口部を形成する工程と、前記第
２の開口部内に形成した一導電型多結晶Ｓｉ層から一導
電型不純物を基板内に拡散させることによりエミッタ領
域を形成する工程からなることを特徴とする半導体装置
の製造方法によって達成される。
ールド酸化膜、反対導電型多結晶Ｓｉ層及び絶縁膜から
なる多層膜を選択的にエッチング・除去して開口部を形
成する工程と、前記開口部の多層膜側壁に選択的に形成
した第１の反対導電型多結晶Ｓｉ層から反対導電型不純
物を基板内に拡散させることにより外部ベース領域を形
成する工程と、前記開口部内に酸化膜を形成した後、前
記第１の多結晶５ｉＪＦＪをマスクとして基板内に反対
導電型不純物を打ち込み前記外部ベース領域に接する内
部ベース領域を形成する工程と、全面に絶縁膜を堆積し
た後、前記開口部側壁に第２の多結晶Ｓｉ層を選択的に
形成しこれをマスクとして該開口部内の酸化膜をエッチ
ング・除去して第２の開口部を形成する工程と、前記第
２の開口部内に形成した一導電型多結晶Ｓｉ層から一導
電型不純物を基板内に拡散させることによりエミッタ領
域を形成する工程からなることを特徴とする半導体装置
の製造方法によって達成される。
本発明の特徴は、フィールド酸化膜、反対導電型多結晶
Ｓｉ層及び絶縁膜からなる多層膜を同一・マスクで同時
に選択エツチングして開口部を形成する点にある。この
ようにすることによって開口部側壁に形成した第１の多
結晶Ｓｉ層を拡散源として形成される外部ベース領域は
素子分離用のフィールド酸化膜に対して自己整合的に形
成され、かつこの外部ベース領域の幅を第１の多結晶Ｓ
ｉ層の膜厚で決まる極めて微細なものとすることが可能
となる。さらに外部ベース領域は何らの特別な工程を経
ることなく第１の多結晶Ｓｉ層を介してフィールド酸化
膜上の反対導電型多結晶ＳＲ層に接続されて外部へ引き
出すことができる。内部ベース領域及びエミッタ領域は
以上のようにし、て形成された外部ベース領域に対して
自己整合的に形成され、それらの幅を極めて微細なもの
とづ−ることかできる。
Ｓｉ層及び絶縁膜からなる多層膜を同一・マスクで同時
に選択エツチングして開口部を形成する点にある。この
ようにすることによって開口部側壁に形成した第１の多
結晶Ｓｉ層を拡散源として形成される外部ベース領域は
素子分離用のフィールド酸化膜に対して自己整合的に形
成され、かつこの外部ベース領域の幅を第１の多結晶Ｓ
ｉ層の膜厚で決まる極めて微細なものとすることが可能
となる。さらに外部ベース領域は何らの特別な工程を経
ることなく第１の多結晶Ｓｉ層を介してフィールド酸化
膜上の反対導電型多結晶ＳＲ層に接続されて外部へ引き
出すことができる。内部ベース領域及びエミッタ領域は
以上のようにし、て形成された外部ベース領域に対して
自己整合的に形成され、それらの幅を極めて微細なもの
とづ−ることかできる。
第１図（ａ）〜（ｄ）は本発明の実施例を示す工程断面
図である。
図である。
同図（ａ）に示すように、最初にｎ型Ｓｉ基板）」−に
通常の熱酸化法を用いて膜厚１μｍのフィールド酸化膜
２を形成し、この上にボロン（Ｂ）をドープした膜７０
．３μｍのｐ“型多結晶５ｉｉ３、続いて膜厚０．５μ
ｍのＣＶＤ酸化膜４を形成する。次いでに記フィールド
酸化膜２、Ｐ゛型多結晶Ｓｉ層３１、ＣＶＤ酸化膜４を
同時に選択エッチング・除去して幅０．８μｍの開口部
を形成する。次いで、全面にボロンをドープした膜厚０
．３μｍのｐ゛型多結晶Ｓｉ層を成長させＲＵＥ法によ
り全面をエツチングして該開口部の側壁にのみｐ゛型多
結晶Ｓｉ層５を残し熱処理すると、該ｐ゛型多結晶Ｓｉ
層５を拡散源として基板１内にボロンが拡散され外部ベ
ース領域６がフィールド酸化膜２に対して自己整合的に
形成される。次いで同図（ｂ）に示すようにｐ゛型多結
晶Ｓｉ層５及び開口部内の基板表面を酸化して、薄い酸
化膜７を形成する。さらにこの上にイオン注入決により
酸化膜７を通してボロンを打ち込んで内部ベース領域８
を形成する。次いで同図（Ｃ）に示すようにＣＶＤ酸化
膜９を全面に形成した後、前に述べた方法により開口部
側壁に多結晶３４層１０を形成し、これをマスクとして
開口部上の酸化膜７をエッチング・除去する。次いで同
図（ｄ）に示すように多結晶Ｓｉ層１１を成長させ砒素
（Ａｓ）を打ち込み熱処理してエミッタ領域１２を内部
ベース領域８に対して自己整合的に形成する。なお、同
図（ｄ）にみられるように、多結晶Ｓｉ層３は開口部側
壁の多結晶Ｓｉ層５を介して外部ベース領域６に接続さ
れ、ベース電橿として機能するものである。
通常の熱酸化法を用いて膜厚１μｍのフィールド酸化膜
２を形成し、この上にボロン（Ｂ）をドープした膜７０
．３μｍのｐ“型多結晶５ｉｉ３、続いて膜厚０．５μ
ｍのＣＶＤ酸化膜４を形成する。次いでに記フィールド
酸化膜２、Ｐ゛型多結晶Ｓｉ層３１、ＣＶＤ酸化膜４を
同時に選択エッチング・除去して幅０．８μｍの開口部
を形成する。次いで、全面にボロンをドープした膜厚０
．３μｍのｐ゛型多結晶Ｓｉ層を成長させＲＵＥ法によ
り全面をエツチングして該開口部の側壁にのみｐ゛型多
結晶Ｓｉ層５を残し熱処理すると、該ｐ゛型多結晶Ｓｉ
層５を拡散源として基板１内にボロンが拡散され外部ベ
ース領域６がフィールド酸化膜２に対して自己整合的に
形成される。次いで同図（ｂ）に示すようにｐ゛型多結
晶Ｓｉ層５及び開口部内の基板表面を酸化して、薄い酸
化膜７を形成する。さらにこの上にイオン注入決により
酸化膜７を通してボロンを打ち込んで内部ベース領域８
を形成する。次いで同図（Ｃ）に示すようにＣＶＤ酸化
膜９を全面に形成した後、前に述べた方法により開口部
側壁に多結晶３４層１０を形成し、これをマスクとして
開口部上の酸化膜７をエッチング・除去する。次いで同
図（ｄ）に示すように多結晶Ｓｉ層１１を成長させ砒素
（Ａｓ）を打ち込み熱処理してエミッタ領域１２を内部
ベース領域８に対して自己整合的に形成する。なお、同
図（ｄ）にみられるように、多結晶Ｓｉ層３は開口部側
壁の多結晶Ｓｉ層５を介して外部ベース領域６に接続さ
れ、ベース電橿として機能するものである。
以上のように本発明によれば、フィールド酸化膜に対し
て外部ベース、内部ベース及びエミッタをマスクを用い
ることなく全て自己整合的に形成することができるため
、パターン寸法を微細化することができ、バイポーラト
ランジスタの高速化を図る上で極めて有益である。
て外部ベース、内部ベース及びエミッタをマスクを用い
ることなく全て自己整合的に形成することができるため
、パターン寸法を微細化することができ、バイポーラト
ランジスタの高速化を図る上で極めて有益である。
第１図（ａ）〜（ｄ）は本発明の実施例を示す工程断面
図、 第２図（ａ）〜（ｄ）は従来例の問題点を示す工程断面
図、 である。 図において、 ｌ、２１は一導電型基板、 ２．２２はフィールド酸化膜、 ３．２３は反対導電型多結晶Ｓｉ層、 ４．９．２４．２７は絶縁膜、 ５は第１の反対導電型多結晶Ｓｉ層、 ６．２５は外部ベース領域、 ７は酸化膜、 ８．２６は内部ベース領域、 １０は第２の反対導電型多結晶Ｓｉ層、１１．２９は一
導電型多結晶Ｓｉ層、 １２．３０はエミッタ領域、 ２５ａは熱酸化膜、 ２８は多結晶Ｓｉ層、 である。
図、 第２図（ａ）〜（ｄ）は従来例の問題点を示す工程断面
図、 である。 図において、 ｌ、２１は一導電型基板、 ２．２２はフィールド酸化膜、 ３．２３は反対導電型多結晶Ｓｉ層、 ４．９．２４．２７は絶縁膜、 ５は第１の反対導電型多結晶Ｓｉ層、 ６．２５は外部ベース領域、 ７は酸化膜、 ８．２６は内部ベース領域、 １０は第２の反対導電型多結晶Ｓｉ層、１１．２９は一
導電型多結晶Ｓｉ層、 １２．３０はエミッタ領域、 ２５ａは熱酸化膜、 ２８は多結晶Ｓｉ層、 である。
Claims (1)
- 【特許請求の範囲】 一導電型基板（１）上に形成されたフィールド酸化膜（
２）、反対導電型多結晶Ｓｉ層（３）及び絶縁膜（４）
からなる多層膜を選択的にエッチング・除去して開口部
を形成する工程と、 前記開口部の多層膜側壁に選択的に形成した第１の反対
導電型多結晶Ｓｉ層（５）から反対導電型不純物を基板
（１）内に拡散させることにより外部ベース領域（６）
を形成する工程と、 前記開口部内に酸化膜（７）を形成した後、前記第１の
多結晶Ｓｉ層（５）をマスクとして基板（１）内に反対
導電型不純物を打ち込み、前記外部ベース領域（６）に
接する内部ベース領域（８）を形成する工程と、全面に
絶縁膜（９）を堆積した後、前記開口部側壁に第２の多
結晶Ｓｉ層（１０）を選択的に形成し、これをマスクと
して該開口部内の酸化膜（７）をエッチング・除去して
第２の開口部を形成する工程と、前記第２の開口部内に
形成した一導電型多結晶Ｓｉ層（１１）から一導電型不
純物を基板（１）内に拡散させることにより、エミッタ
領域（１２）を形成する工程からなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064211A JPH02244636A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064211A JPH02244636A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244636A true JPH02244636A (ja) | 1990-09-28 |
Family
ID=13251522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064211A Pending JPH02244636A (ja) | 1989-03-16 | 1989-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244636A (ja) |
-
1989
- 1989-03-16 JP JP1064211A patent/JPH02244636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| JP2008235927A (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JPH023238A (ja) | 薄膜バイポーラトランジスタの製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| JPH0618185B2 (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPS6267867A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPH0284741A (ja) | 半導体装置の製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 | |
| JPH04162631A (ja) | 半導体装置の製造方法 | |
| JPH0496332A (ja) | 半導体装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH04139726A (ja) | 半導体装置の製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| KR19980013700A (ko) | 반도체 트랜지스터 제조방법(Semiconductor Transister Menufacturing Method) |