JPH02244744A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路チップをパッケージに封止するところの
、半導体装置の製造方法に関し、従来のパッケージ部材
と設備とを使用して、封止時の圧力差による封止剤の飛
び敗り、はみ出しを無くし、歩留りが高（高品質の半導
体装置を、低コストで製造することができる製造方法を
実現することを目的とし、 外部装置と電気的に接続するだめのビンを備えたステー
ジに、半導体集積回路チップを搭載し、該ステージに封
止剤を介してキャップを設けることにより、該半導体チ
ップを気密封止する゛ｆ′、導体装置において、 半導体集積回路チップと電気的に接続しないダミービン
をあらかじめステージに装着せず、該ステージに装着用
ビアホールを残しておき、封止剤を硬化させた後、該ビ
アホールにダミービンを装着するように構成する。

（産業上の利用分野〕 本発明は、半導体集積回路チップをパッケージに封止す
るところの、半導体装置の製造方法に関する。

〔半導体集積回路チップの封止〕

（１，）封止とその方法 封止は、半導体集積回路チップ（以ド、単にチップと呼
称する）を、塵埃、ガス、湿気、等の半導体に悪影響を
与える汚染源や、機械的な破損から保護するために行う
ものである。

第４図は、集積回路の封止を説明″Ｊる図で、パッケー
ジ（Ｐａｃｋａｇｅ）の断面図である。

基本的には、チップ２を固定するステージ１とキャップ
７で構成する空間内に、チップ２を密閉することによっ
て封止を行う。

また、ステージ１にはビン４を設けておき、該ビン４と
チップ２をボンディングワイヤ３で接続する。そしζ、
該ビン４を夕（部回路と接続し、毛導体集積回路を使用
する。

尚、チップ２表面に塗布した樹脂５は、ステージ１やキ
ャップ７が放射する微量のα線によっ−ζ、該チップ２
が誤動作することを防止するだめのもので、α線の侵入
を防ぐためのものである。また、封止剤６は、ステージ
１とキャップ７を固定すると同時に、間隙を完全に埋め
るためのものである。

（２）封止の手１ｉ［ 第５図は、半導体装置の組み立て手順を説明づる作業流
れ図である。

封止は、次の手順で行う。

■ダイボンディング（口ｉｅ　Ｂｏｎｄｉｎｇ）ウェハ
ーから分割したチップ、すなわちダイをステージ１に取
り付ける。（ろう付けする。）■ワイヤボンディング（
Ｗｉｒｅ　Ｂｏｎｄｉｎｇ）チップ２、−１−のポンデ
ィングパッドとビン４との間を、ボンディングワイヤ３
で結線する。

また、樹脂５をチップ２に塗布する。

■ハーメチックシール（ｌ（ｅｒｍｅＬｊｃ　５ｅａｌ
）ステージＩとキャップ７の接合面間に、ろう材等の封
止剤６をはさんで加圧し、加熱する。

このとき、封止剤６が溶け、ステージ１とキャップ７を
固定すると同時に、密閉する。

すなわち、ステージ１とキャップ７を封止剤６で固定・
密閉する際に、キャップ７をステージ１に加圧し、封止
類で加熱するが、この時に該封止剤の飛び散り６ｂ、は
み出し６ａが生じるのである。

これは、加熱したときにパッケージ内のガスが膨張し、
封止炉内の圧力との間に圧力差を生じるためである。ま
た、加熱によって樹脂５からもガスが発生ずる。

他方、封止剤の飛び散り６ｂ、はみ出し６ａが生じると
、チップ２やビン４などに短絡を生じたり、気密性が低
下したりして不良品を生じ、歩留り低下の要因となって
いる。

そのため、圧力差を解消する対策が成されている。

（３）封止の問題点 前記の手順■において、封止剤６の飛び散り、はみ出し
が生じることがある。

第６図は、封止剤の飛び散りとはみ出しを説明する図で
、パッケージの断面図である。

〔従来の技術〕

第７図は、従来の圧力対策を説明する図で、パッケージ
の断面図である。

従来は、ステージ１あるいはキャップ７に、あらかじめ
通気穴８を設けておき、加熱時にバッケ−ジ内の圧力と
封止炉の圧力が同一になるようにしている。

そして、ステージ１とキャップ７を封止した後に、蓋９
で通気穴８を塞いでいる。

〔発明が解決しようとする課題〕

しかし、この方法ではキャップ７に特別に通気穴８を設
ける必要があり、従来のキャップをそのままで使用する
ことができない。また、蓋９を取り付けるための設備も
必要である。

そのため、半導体装置の製造コストを引き上げることに
もなる。

本発明の技術的課題は、半導体装置における以上のよう
な問題を解消し、従来のパッケージ部材と設備とを使用
して、封止時の圧力差による封止剤の飛び散り、はみ出
しを無くし、歩留りが高く高品質の半導体装置を、低コ
ストで製造することができる製造方法を実現することに
ある。

〔課題を解決するだめの手段〕

第１図は、本発明の基本原理を説明する図で、パッケー
ジの断面図である。

同図において、（ａ）はパッケージ内のガス排気の説明
図、（ｂ）はダミーピン装着の説明図、（ｃ）は封止剤
によるビアホール埋め込みの説明図、である。

本発明は、ピンを装着するビアホール（Ｖｉａｌｌｏｌ
ｅ）を、通気用の穴として使用するところに特徴がある
。

すなわち、外部装置と電気的に接続するためのピン４を
備えたステージ１に、半導体集積回路チップ２を搭載し
、その後、該ステージ１に封止剤６を介してキャップ７
を設けることにより、該半導体チップ２を気密封止する
半導体装置において、半導体集積回路チップ２と電気的
に接続しないダミーピン４ａをあらかじめステージ１に
装着せずに、該ステージ１に装着用ビアホールＩＯを残
しておくものである。

そして、封止剤６を硬化させた後、該ビアホールｌＯに
ダミービン４ａを装着することによって、封止を完了す
るものである。

また、ダミービン４の代わりに、封止剤６ｃでビアホー
ル１０を埋めてもよい。

［作用〕 本発明の方法では、キャップ７をステージｌに加圧し、
封止炉で加熱した際に、パッケージ内の膨張したガス１
１が、ビアホールＩＯを通って排気される。

したがって、パッケージ内と封止炉との間に圧力差が生
じることはない。

その結果、封止剤の飛び散り、はみ出しを生じることも
無（なる。

また、封止剤６が硬化した後、ビアホール１ｏにダミー
ビン４ａを装着するので、気密性は完全に保たれる。

尚、ダミービン４ａの代わりに、封止剤６ｃでビアホー
ル１０を埋めても、気密性を完全に保つことができる。

〔実施例〕

実施例■ 第２図は、多層セラミック基板を使用したＰＧＡ　（Ｐ
ｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージに、本発明の
製造方法を実施した例で、同図はパッケージの断面図で
ある。

半導体集積回路チップ１個当たりの機能が多くなるにし
たがい、接続ビン数も多くなり、ピン４とチップ２の接
続配線に多層セラミック基板１２を使用している。

多層セラミック基板は、パターン１３を印刷したアルミ
ナグリーンシートを積層し、焼成するものである。

本実施例の場合、前記のアルミナグリーンシート全ての
同一箇所に、半導体装置の方向性を決めるためのインデ
ックスピン４ａ用のビアホール１０ａをあらかじめ設け
ておく。

また、封止剤には、Ｓｎ／ＰｂやＡｕ／Ｓｎ等のろう接
剤６ｄを使用し、キャップ７には金属部材を使用すそし
て、封止類でろう接剤６ｄによる接合が完了した後、ビ
アホールｌＯａにインデックスビン４ａを装着して封止
を完了する９また、インデックスビン４ａの代わりに、
ろう接剤６ｄでビアホール１０ａを埋めることもできる
。

実施例■ 第３図は、多層セラミック基板を使用した１、ＣＣ（１
、ｅａｄ　ｌ、ｅｓｓ　Ｃｈｉｐ　Ｃａｒｒｉｅｒ）パ
ッケージに、本発明の製造方法を実施した例で、同図は
パッケージの断面図である。

ＬＣＣパッケージの場合も、チップ２の高機能化にとも
ない、該チップ２とフレーム電極１４との接続に、多層
セラミック基板１２を使用する。

この場合も、実施例■と同様に、アルミナグリーンシー
ト全ての同一箇所に、ビアホール１０ａをあらかじめ設
けておく。

そして、チップ２のボンディング面にＡｕ／Ｓｎ等のメ
ツキを行う際に、ビアホール１０ａ　も同時にメツキを
行っておく。

最終的に、封止類でスう−−ジ１とキャップ７の接合が
完了した後、ビアホールｌｏａ　ｉろう接剤６ｄで埋め
て封止が完了する。

〔発明の効果〕

以上のように、本発明の半導体装置の製造方法によれば
、ビンを装着するビアホールを通気用の穴として使用す
ることによって、封止剤の飛び散り、はみ出しを防止す
ることができる。

したがって、従来のパッケージ部材と製造設備をそのま
ま使用することができる。

その結果、歩留りが間く高品質の半導体装置を、低コス
トで製造することができる。

【図面の簡単な説明】

第１図は、本発明の基本原理を説明する図で、パッケー
ジの断面図、 第２図は、実施例を説明する図で、多層セラミック基板
を使用したＰＧＡパッケージの断面図、。 第３図は、実施例を説明する図で、多層セラミック基板
を使用し７たＩ＝　ＣＣパッケージの断面図、第４図は
、集積回路の封止を説明する図で、パッケージの断面図
、 第５図は、半導体装置の組み立て手順を説明する作業流
れ図、 第６図は、封止剤の飛び散りとはみ出し７を説明する図
で、パッケージの断面図、 第７図は、従来の圧力対策を説明する図で、パッケージ
の断面図、である。 図においζ、１はステージ、２はチップ、３はボンディ
ングワイヤ、４はビン、４ａはダミービン、４ｂはイン
デックスビン、５は樹脂、６．６ｃは封止剤、６ａは上
、１往−削のはみ出し、６ｂは封止剤の飛び散り、６ｄ
はろう接剤、７はキャップ、８は通気穴、９は蓋、１０
．　ｉｏａ、　ｌｏｂはビアホール、１１はガス、１２
は多層セラミック基板、１３はパターン、１４はフレー
ム電極、をそれぞれ示している。 特許出願人　　　　　富士通株式会社 復代理人　弁理士　　福　島　康　文 ５貧腸 （Ｃ） 本発明Ｃ牡施理 かｖｉ　口 雇２凹 多層セウミヅワ基板２４更用したＬＣＣＮヅケージの雲
Ｗ枦Ｉ 藁４凹

Claims (1)

1. 【特許請求の範囲】 １、外部装置と電気的に接続するためのピン（４）を備
   えたステージ（１）に、半導体集積回路チップ（２）を
   搭載し、該ステージ（１）に封止剤（６）を介してキャ
   ップ（７）を設けることにより、該半導体チップ（２）
   を気密封止する半導体装置において、 半導体集積回路チップ（２）と電気的に接続しないダミ
   ーピン（４ａ）をあらかじめステージ（１）に装着せず
   、該ステージ（１）に装着用ビアホール（１０）を残し
   ておき、 封止剤（６）を硬化させた後、該ビアホール（１０）に
   ダミーピン（４ａ）を装着することを特徴とする半導体
   装置の製造方法。 ２、外部装置と電気的に接続するためのピン（４）を備
   えたステージ（１）に、半導体集積回路チップ（２）を
   搭載し、該ステージ（１）に封止剤（６）を介してキャ
   ップ（７）を設けることにより、該半導体チップ（２）
   を気密封止する半導体装置において、 半導体集積回路チップ（２）と電気的に接続しないダミ
   ーピン（４ａ）をあらかじめステージ（１）に装着せず
   、該ステージ（１）に装着用ビアホール（１０）を残し
   ておき、 封止剤（６）を硬化させた後、該ビアホール（１０）を
   封止剤（６ｃ）で埋めることを特徴とする半導体装置の
   製造方法。