JPH02246129A - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法Info
- Publication number
- JPH02246129A JPH02246129A JP6588089A JP6588089A JPH02246129A JP H02246129 A JPH02246129 A JP H02246129A JP 6588089 A JP6588089 A JP 6588089A JP 6588089 A JP6588089 A JP 6588089A JP H02246129 A JPH02246129 A JP H02246129A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor
- semiconductor chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 239000011347 resin Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、フィルムキャリアを用いた半導体装置の実装
構造および実装方法に関するものである。
構造および実装方法に関するものである。
[従来の技術]
半導体装置は、一般にリードフレームに設けたダイパッ
ドに半導体チップを取付け、半導体チップの外部電極と
リードフレームの端子とをそれぞれワイヤで接続し、こ
れをエポキシ樹脂の如き熱硬化性樹脂でパッケージした
のち各端子を切断し、製造している。
ドに半導体チップを取付け、半導体チップの外部電極と
リードフレームの端子とをそれぞれワイヤで接続し、こ
れをエポキシ樹脂の如き熱硬化性樹脂でパッケージした
のち各端子を切断し、製造している。
ところで、最近では電子機−の小形化、薄形化に伴ない
、これに使用する半導体装置も高密度実装するため、薄
くかつ小形の半導体装置の出現が望まれている。このよ
うな要請に答えるべく、フィルムキャリアのデバイスホ
ールに半導体チップを配設し、通常長方形の半導体チッ
プの電極(バッド)とフィルムキャリアのフィンガーと
を直接接続し、これに液状の樹脂(例えばエポキシ樹脂
)からなる封止材を印刷あるいはポツティングしてパッ
ケージした方式の半導体装置が使用されるようになった
。
、これに使用する半導体装置も高密度実装するため、薄
くかつ小形の半導体装置の出現が望まれている。このよ
うな要請に答えるべく、フィルムキャリアのデバイスホ
ールに半導体チップを配設し、通常長方形の半導体チッ
プの電極(バッド)とフィルムキャリアのフィンガーと
を直接接続し、これに液状の樹脂(例えばエポキシ樹脂
)からなる封止材を印刷あるいはポツティングしてパッ
ケージした方式の半導体装置が使用されるようになった
。
第2図はフィルムキャリアを用いた半導体装置を説明す
るための平面図である。図において、1は長辺方向に等
間隔に、後述の半導体チップ6゜6a、 11b、・・
・の表面積より大きい面積のデバイスホール2.2a、
2b、 =が設けられた厚さ25〜125I1m程度
のフィルムキャリア(以下フィルムという)である。3
はフィルム1に設けられた銅の如き導電率の高い厚さ1
0〜70−1幅30〜800 us程度の金属箔からな
る多数のフィンガーで、その一部はデバイスホール2内
に突出して自由端となっている。5はフィルム1を搬送
するためのスプロケット穴である。
るための平面図である。図において、1は長辺方向に等
間隔に、後述の半導体チップ6゜6a、 11b、・・
・の表面積より大きい面積のデバイスホール2.2a、
2b、 =が設けられた厚さ25〜125I1m程度
のフィルムキャリア(以下フィルムという)である。3
はフィルム1に設けられた銅の如き導電率の高い厚さ1
0〜70−1幅30〜800 us程度の金属箔からな
る多数のフィンガーで、その一部はデバイスホール2内
に突出して自由端となっている。5はフィルム1を搬送
するためのスプロケット穴である。
第3図は上記のようなフィルム1に半導体チップを取付
ける装置の一例を示す模式図で、チップ台8上に載置さ
れた半導体チップ6は、位置決めガイド9により所定の
位置に位置決めされる。−方、テープレールlOにガイ
ドされ、スプロケットにより紙面の垂直方向に送られた
フィルム1は、そのデバイスホール2が半導体チップ6
上に達した位置で停止し、半導体チップ6に設けた多数
のバッド4と、各フィンガー3とをそれぞれ整合させる
。ついで加熱されたボンディングツール11を下降させ
て各フィンガー3を加圧し、所定の角度にフォーミング
してそれぞれバッド4に融着させ、接続する。次に、フ
ィルム1を移動してそれぞれフィンガー3を切断し、又
はスキージ印刷、ポツティング等により半導体チップ6
及びフィンガー3の一部を液状の封止用樹脂で封止した
のちフィンガー3を切断して、半導体装置りを製造する
。
ける装置の一例を示す模式図で、チップ台8上に載置さ
れた半導体チップ6は、位置決めガイド9により所定の
位置に位置決めされる。−方、テープレールlOにガイ
ドされ、スプロケットにより紙面の垂直方向に送られた
フィルム1は、そのデバイスホール2が半導体チップ6
上に達した位置で停止し、半導体チップ6に設けた多数
のバッド4と、各フィンガー3とをそれぞれ整合させる
。ついで加熱されたボンディングツール11を下降させ
て各フィンガー3を加圧し、所定の角度にフォーミング
してそれぞれバッド4に融着させ、接続する。次に、フ
ィルム1を移動してそれぞれフィンガー3を切断し、又
はスキージ印刷、ポツティング等により半導体チップ6
及びフィンガー3の一部を液状の封止用樹脂で封止した
のちフィンガー3を切断して、半導体装置りを製造する
。
上記のようにして製造された半導体装置りは、例えばj
I4図及び第5図に示すように、その長辺p方向を長方
形のプリント配線基板20の長辺り方向と合せて、その
上に能動面を該プリント配線基板20側に向けて搭載し
、フィンガー3をプリント配線基板20の表面に形成し
た導電パターン21にそれぞれはんだ付けしたのち、ス
キージ印刷やポツティング等により半導体チップ6の周
囲及びフィンガー3を樹脂等で封止12する。
I4図及び第5図に示すように、その長辺p方向を長方
形のプリント配線基板20の長辺り方向と合せて、その
上に能動面を該プリント配線基板20側に向けて搭載し
、フィンガー3をプリント配線基板20の表面に形成し
た導電パターン21にそれぞれはんだ付けしたのち、ス
キージ印刷やポツティング等により半導体チップ6の周
囲及びフィンガー3を樹脂等で封止12する。
[発明が解決しようとする課題]
上述のような半導体装置りを実装したプリント配線基板
20は、従来に比べて薄くできる、実装密度を高めるこ
とができる等の特長を有するが、半導体装置りを樹脂等
で封止12すると、半導体装置りは、七の長辺p方向を
プリント配線基板20の長辺り方向と一致させて実装さ
れているため、これを封止12した樹脂等は半導体装置
りの長辺p方向にさらに長くなる。このため、樹脂等の
硬化収縮により第6図に示すように、プリント配線基板
20がその長辺り方向に曲る(反る)という現象が発生
する。
20は、従来に比べて薄くできる、実装密度を高めるこ
とができる等の特長を有するが、半導体装置りを樹脂等
で封止12すると、半導体装置りは、七の長辺p方向を
プリント配線基板20の長辺り方向と一致させて実装さ
れているため、これを封止12した樹脂等は半導体装置
りの長辺p方向にさらに長くなる。このため、樹脂等の
硬化収縮により第6図に示すように、プリント配線基板
20がその長辺り方向に曲る(反る)という現象が発生
する。
このため、半導体チップ6に圧縮割れを生ずることがあ
り、また、曲ったプリント配線基板20をフレーム等に
固定する場合は曲りを矯正しなければならないが、その
際樹脂等によって封止12されたフィンガー3が切断す
ることがあり、このため歩留りが低く、その上信頼性に
欠けるという問題があった。
り、また、曲ったプリント配線基板20をフレーム等に
固定する場合は曲りを矯正しなければならないが、その
際樹脂等によって封止12されたフィンガー3が切断す
ることがあり、このため歩留りが低く、その上信頼性に
欠けるという問題があった。
さらに、例えば第7図に示すように、半導体装置りが実
装されたプリント配線基板20の長辺し方向の一端を、
フレーム等22に固定して使用する場合、自由端を上下
に繰返し移動させるようなことがあると、プリント配線
基板20及び半導体装置りに曲げ応力が蓄積され、半導
体チップ6に割れを生じたり、フィンガー3が切断した
りすることがある。
装されたプリント配線基板20の長辺し方向の一端を、
フレーム等22に固定して使用する場合、自由端を上下
に繰返し移動させるようなことがあると、プリント配線
基板20及び半導体装置りに曲げ応力が蓄積され、半導
体チップ6に割れを生じたり、フィンガー3が切断した
りすることがある。
上記の各現象の発生はプリント配線基板20が薄いほど
著しい。
著しい。
本発明は、上記の課題を解決すべくなされたもので、基
板上に多数の半導体装置を実装しても基板に曲りが発生
するおそれの少ない半導体装置の実装構造および実装方
法を得ることを目的としたものである。
板上に多数の半導体装置を実装しても基板に曲りが発生
するおそれの少ない半導体装置の実装構造および実装方
法を得ることを目的としたものである。
本発明に係る半導体装置の実装構造および実装方法は、
フィルムキャリアに長方形の半導体チップを配設し、該
半導体チップに設けた多数のパッドに前記フィルムキャ
リアのフィンガーをそれぞれ接続して前記フィンガーを
切断し、又は前記半導体チップ及びフィンガーの一部を
樹脂等で封止したのち前記フィンガーを切断してなる複
数の半導体装置と、導電パターンが形成された長方形の
基板とを有し、前記基板上に複数の半導体装置を各半導
体装置の長辺方向を前記基板の短辺方向とほぼ平行に取
付けてこれら半導体装置をそれぞれ樹脂等で封止するよ
うにしたものである。
フィルムキャリアに長方形の半導体チップを配設し、該
半導体チップに設けた多数のパッドに前記フィルムキャ
リアのフィンガーをそれぞれ接続して前記フィンガーを
切断し、又は前記半導体チップ及びフィンガーの一部を
樹脂等で封止したのち前記フィンガーを切断してなる複
数の半導体装置と、導電パターンが形成された長方形の
基板とを有し、前記基板上に複数の半導体装置を各半導
体装置の長辺方向を前記基板の短辺方向とほぼ平行に取
付けてこれら半導体装置をそれぞれ樹脂等で封止するよ
うにしたものである。
[作用]
本発明は、基板上に半導体の長辺方向を基板の短辺方向
とほぼ平行に整合させて搭載し、半導体装置のフィンガ
ーを基板に設けた導電パターンにそれぞれはんだで接続
して配設する。ついで半導体チップの周囲及びフィンガ
ーを樹脂等で封止し、加熱して硬化させる。
とほぼ平行に整合させて搭載し、半導体装置のフィンガ
ーを基板に設けた導電パターンにそれぞれはんだで接続
して配設する。ついで半導体チップの周囲及びフィンガ
ーを樹脂等で封止し、加熱して硬化させる。
[実施例]
第1図は本発明実施例の斜視図である。本発明は薄い長
方形の板は、長辺方向には曲り易いが、短辺方向には曲
り難いという性質を利用したものである。即ち、第1図
に示すように、半導体装置りを、その長辺g方向を基板
20の短辺W方向とほぼ平行に取付けたもので、フィン
ガー3の導電パターン21への接続、接続後の樹脂等に
よる封止は、従来の場合と同様である。
方形の板は、長辺方向には曲り易いが、短辺方向には曲
り難いという性質を利用したものである。即ち、第1図
に示すように、半導体装置りを、その長辺g方向を基板
20の短辺W方向とほぼ平行に取付けたもので、フィン
ガー3の導電パターン21への接続、接続後の樹脂等に
よる封止は、従来の場合と同様である。
本発明は、上述のように硬化収縮し易い半導体装置りの
長辺g方向を、基板20の曲り難い短辺W方向とほぼ平
行に取付けたので、多数の半導体装置りを実装しても基
板20が曲ることはほとんどない。
長辺g方向を、基板20の曲り難い短辺W方向とほぼ平
行に取付けたので、多数の半導体装置りを実装しても基
板20が曲ることはほとんどない。
長さL : 90mra、幅W : 42n+、厚さ0
.6niのガラス布基材のエポキシ樹脂積層板製プリン
ト配線基板に、長さp : 14m、幅W:5−■、厚
さ0.45mmの半導体装置を取付け、エポキシ樹脂に
よりボッティングで封止(封止の平均長さ19mm、平
均幅6mm)して、従来方式及び本発明方式でそれぞれ
30枚ずつ実装して試験した結果、従来方式では実装時
に2.2%、曲り矯正時に5%、計7.2%の不良品が
発生したが、本発明の実装方式では不良品は全く発生し
なかった。
.6niのガラス布基材のエポキシ樹脂積層板製プリン
ト配線基板に、長さp : 14m、幅W:5−■、厚
さ0.45mmの半導体装置を取付け、エポキシ樹脂に
よりボッティングで封止(封止の平均長さ19mm、平
均幅6mm)して、従来方式及び本発明方式でそれぞれ
30枚ずつ実装して試験した結果、従来方式では実装時
に2.2%、曲り矯正時に5%、計7.2%の不良品が
発生したが、本発明の実装方式では不良品は全く発生し
なかった。
上記の実施例では、フィルム1に取付けた半導体チップ
6を、そのままの状態でフィンガー3を切断して基板2
0の導電パターン21に接続し、そのあとで樹脂等で封
止12する場合について説明したが、半導体チップ6を
フィルム1に取付けて樹脂等で封止したのちフィンガー
を切断した半導体装置りを基板20の両面に取付け、さ
らに樹脂等で封止12するようにしてもよい。
6を、そのままの状態でフィンガー3を切断して基板2
0の導電パターン21に接続し、そのあとで樹脂等で封
止12する場合について説明したが、半導体チップ6を
フィルム1に取付けて樹脂等で封止したのちフィンガー
を切断した半導体装置りを基板20の両面に取付け、さ
らに樹脂等で封止12するようにしてもよい。
[発明の効果コ
以上の説明から明らかなように、本発明は半導体装置を
、硬化収縮し易い半導体装置の長さ方向を、曲り難い基
板の幅方向とほぼ平行にして取付け、樹脂等により封止
するようにしたので、樹脂等の硬化収縮により基板が曲
るおそれはほとんどない。このため、半導体チップが割
れたりフィンガーが切断したりすることがなく、高品質
で信頼性が高く、しかも歩留りの高い製品を得ることが
できる。
、硬化収縮し易い半導体装置の長さ方向を、曲り難い基
板の幅方向とほぼ平行にして取付け、樹脂等により封止
するようにしたので、樹脂等の硬化収縮により基板が曲
るおそれはほとんどない。このため、半導体チップが割
れたりフィンガーが切断したりすることがなく、高品質
で信頼性が高く、しかも歩留りの高い製品を得ることが
できる。
第1図は本発明実施例の斜視図、第2図及び第3図はフ
ィルムキャリアを用いた半導体装置の製造例を示す説明
図、第4図及び第5図は従来の半導体装置の実装例を示
す斜視図及び断面図、第6図及び第7図は従来の問題点
を説明するための断面図である。 1:フィルム、3;フィンガー 6:半導体チップ、1
2:封止、20:基板、21:導電パターン、D二手導
体装置。
ィルムキャリアを用いた半導体装置の製造例を示す説明
図、第4図及び第5図は従来の半導体装置の実装例を示
す斜視図及び断面図、第6図及び第7図は従来の問題点
を説明するための断面図である。 1:フィルム、3;フィンガー 6:半導体チップ、1
2:封止、20:基板、21:導電パターン、D二手導
体装置。
Claims (2)
- (1)導電パターンが形成された長方形の基板上に、フ
ィルムキャリアに長方形の半導体チップを配設し、該半
導体チップに設けた多数の電極に前記フィルムキャリア
のフィンガーをそれぞれ接続して前記フィンガーを切断
し、又は前記半導体チップ及びフィンガーの一部を樹脂
等で封止したのち前記フィンガーを切断してなる複数の
半導体装置を、各半導体装置の長辺方向が前記基板の短
辺方向とほぼ平行となるように配設してなることを特徴
とする半導体装置の実装構造。 - (2)フィルムキャリアに長方形の半導体チップを配設
し、該半導体チップに設けた多数の電極に前記フィルム
キャリアのフィンガーをそれぞれ接続して前記フィンガ
ーを切断し、又は前記半導体チップ及びフィンガーの一
部を樹脂等で封止したのち前記フィンガーを切断してな
る複数の半導体装置と、導電パターンが形成された長方
形の基板とを有し、前記各半導体装置の長辺方向を前記
基板の短辺方向とほぼ平行に取付けてこれら半導体装置
をそれぞれ樹脂等で封止してなることを特徴とする半導
体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6588089A JPH02246129A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6588089A JPH02246129A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246129A true JPH02246129A (ja) | 1990-10-01 |
Family
ID=13299734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6588089A Pending JPH02246129A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246129A (ja) |
-
1989
- 1989-03-20 JP JP6588089A patent/JPH02246129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100499306B1 (ko) | 반도체장치및그제조방법 | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| US4214120A (en) | Electronic device package having solder leads and methods of assembling the package | |
| JP2855719B2 (ja) | 半導体装置 | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| TW471077B (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
| JPH02246129A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH0362542A (ja) | 半導体装置及びその製造方法 | |
| JPH01115150A (ja) | 電子部品のリードの平面性を保持する方法 | |
| KR100313500B1 (ko) | 테이프캐리어패키지및그제조방법 | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| JP2000133658A (ja) | 電子部品の製造方法 | |
| JP3777131B2 (ja) | 電子部品実装方法 | |
| JPH03101289A (ja) | 半導体装置の実装構造 | |
| JPH02296345A (ja) | 半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2001015630A (ja) | Bga型半導体パッケージ及びその製造方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 |