JPH02246246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02246246A JPH02246246A JP6786189A JP6786189A JPH02246246A JP H02246246 A JPH02246246 A JP H02246246A JP 6786189 A JP6786189 A JP 6786189A JP 6786189 A JP6786189 A JP 6786189A JP H02246246 A JPH02246246 A JP H02246246A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- layer
- resin layer
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法、パッケージのセラミック基板や
ウェーハのような被形成面上にポリイミド樹脂層を層間
絶縁膜として複数の配線層を形成する方法に関し、 配線間の絶縁を十分に保ちながら、ポリイミド樹脂層と
配線層の密着強度を向上させ、スルーホールにおけるコ
ンタクト抵抗を低下させることが可能な半導体装置の製
造方法を提供することを目的とし、 ポリイミド樹脂層を層間絶縁膜として複数の配線層を形
成する半導体装置の製造方法において、ポリイミド樹脂
層上に配線層を形成する前に、少なくとも酸素又は窒素
を含むガスによりスパッタクリーニングするように構成
する。
ウェーハのような被形成面上にポリイミド樹脂層を層間
絶縁膜として複数の配線層を形成する方法に関し、 配線間の絶縁を十分に保ちながら、ポリイミド樹脂層と
配線層の密着強度を向上させ、スルーホールにおけるコ
ンタクト抵抗を低下させることが可能な半導体装置の製
造方法を提供することを目的とし、 ポリイミド樹脂層を層間絶縁膜として複数の配線層を形
成する半導体装置の製造方法において、ポリイミド樹脂
層上に配線層を形成する前に、少なくとも酸素又は窒素
を含むガスによりスパッタクリーニングするように構成
する。
［産業上の利用分野コ
本発明は半導体装置の製造方法、パッケージのセラミッ
ク基板やウェーハのような被形成面上にポリイミド樹脂
層を層間絶縁膜として複数の配線層を形成する方法に関
する。
ク基板やウェーハのような被形成面上にポリイミド樹脂
層を層間絶縁膜として複数の配線層を形成する方法に関
する。
近年、半導体装置の高集積化及び高機能化等に伴い、セ
ラミックパッケージにおけるセラミック基板上に単層の
配線を形成するだけでは不十分となり、多層配線構造が
採用されている。セラミッり基板上の多層配線としてポ
リイミド樹脂層を層間絶縁膜とするポリイミド多層配線
が多く用いられている。
ラミックパッケージにおけるセラミック基板上に単層の
配線を形成するだけでは不十分となり、多層配線構造が
採用されている。セラミッり基板上の多層配線としてポ
リイミド樹脂層を層間絶縁膜とするポリイミド多層配線
が多く用いられている。
一方、半導体ウェーハ上の多層配線についても、従来は
層間絶縁膜としてシリコン酸化膜を用いていたが、近年
、ポリイミド樹脂層を層間絶縁膜とするポリイミド多層
配線が注目されている。
層間絶縁膜としてシリコン酸化膜を用いていたが、近年
、ポリイミド樹脂層を層間絶縁膜とするポリイミド多層
配線が注目されている。
［従来の技術］
このようなポリイミド多層配線においては、配線層とポ
リイミド樹脂層の密着性を向上させると共に、下層の配
線層と上層の配線層とのスルーホールにおける接触抵抗
を低減させることが重要である。このため、多層配線構
造の製造方法において、ポリイミド樹脂層をガスにより
スパッタクリーニングする処理が行われている。
リイミド樹脂層の密着性を向上させると共に、下層の配
線層と上層の配線層とのスルーホールにおける接触抵抗
を低減させることが重要である。このため、多層配線構
造の製造方法において、ポリイミド樹脂層をガスにより
スパッタクリーニングする処理が行われている。
多層配線構造を製造する従来の方法として例えば第６図
に示すものがある（四囲、斉木他、「ＰＩＱ表面の性質
におよぼすＡｒスパッタクリーニング処理の性質ｊ電子
通信学会総合全国大会、昭和５６年）。
に示すものがある（四囲、斉木他、「ＰＩＱ表面の性質
におよぼすＡｒスパッタクリーニング処理の性質ｊ電子
通信学会総合全国大会、昭和５６年）。
この方法では、まず、多層配線を形成するためのセラミ
ック基板１０上に形成された下層の配線層重２上に、層
間絶縁膜としてのポリイミド樹脂層１４を塗布する（第
６図（ａ））、次に、ポリイミド樹脂層１４に配線層１
２とコンタクトするためのスルーホールを形成しく第６
図（ｂ））、アルゴン（Ａｒ）ガスを用いてスパッタク
リーニング処理を行った（第６図（Ｃ））後に、上層の
配線層１６を堆積する（第６図（ｄ））、その後、配線
層１６を所定形状にエツチングして配線１６ａ、１６ｂ
、１６Ｃを完成する（第６図（ｅ））。
ック基板１０上に形成された下層の配線層重２上に、層
間絶縁膜としてのポリイミド樹脂層１４を塗布する（第
６図（ａ））、次に、ポリイミド樹脂層１４に配線層１
２とコンタクトするためのスルーホールを形成しく第６
図（ｂ））、アルゴン（Ａｒ）ガスを用いてスパッタク
リーニング処理を行った（第６図（Ｃ））後に、上層の
配線層１６を堆積する（第６図（ｄ））、その後、配線
層１６を所定形状にエツチングして配線１６ａ、１６ｂ
、１６Ｃを完成する（第６図（ｅ））。
このようにＡｒガスでスパッタクリーニングすると、ポ
リイミド樹脂層１４と配線層１６の密着強度が向上する
と共に、スルーホールにおけるコンタクト抵抗を低下さ
せることが可能であるが、Ａｒガスでポリイミド樹脂層
１４表面をスパッタするため、第６図に示すようにポリ
イミド樹脂層１４表面がグラファイト化されて薄い導電
層１４ａが形成され、配線１６ａ、１６ｂ、１６Ｃ間の
絶縁抵抗が劣化するという問題があった。また、処理条
件によっては、密着強度がかえって劣化することもあり
、処理条件の設定が難しいという問題もあった。
リイミド樹脂層１４と配線層１６の密着強度が向上する
と共に、スルーホールにおけるコンタクト抵抗を低下さ
せることが可能であるが、Ａｒガスでポリイミド樹脂層
１４表面をスパッタするため、第６図に示すようにポリ
イミド樹脂層１４表面がグラファイト化されて薄い導電
層１４ａが形成され、配線１６ａ、１６ｂ、１６Ｃ間の
絶縁抵抗が劣化するという問題があった。また、処理条
件によっては、密着強度がかえって劣化することもあり
、処理条件の設定が難しいという問題もあった。
多層配線構造を製造する従来の方法の他の例として第７
図に示すものがある（特開昭６２−２４５６５０号公報
参照）。
図に示すものがある（特開昭６２−２４５６５０号公報
参照）。
この方法は特にスルーホール抵抗の低減を目的として成
されたもので、まず、セラミック基板１０上に形成され
た下層の配線層１２上に、層間絶縁膜としてのポリイミ
ド樹脂層１４を塗布する（第７図（ａ））、次に、ポリ
イミド樹脂層１４上にアルミニウム（ＡＪｌ ）のマス
ク層１８を形成しく第７図（ｂ））、所定形状になるよ
うにこのマスク層１８をエツチングする（第７図（Ｃ）
）、次に、マスク層１８をマスクとしてポリイミド樹脂
層１４をドライエツチングしてスルーホールを形成しく
第７図（ｄ））た後、スルーホール内面を酸素ガス（０
，）よりスパッタクリーニングする（第７図（ｅ））、
次に、上層の配線層１６を堆積しく第７図（ｆ））、配
線層１６を所定形状にエツチングして配線１６ａ、１６
ｂ、１６ｃを完成する（第７図（ｇ））。
されたもので、まず、セラミック基板１０上に形成され
た下層の配線層１２上に、層間絶縁膜としてのポリイミ
ド樹脂層１４を塗布する（第７図（ａ））、次に、ポリ
イミド樹脂層１４上にアルミニウム（ＡＪｌ ）のマス
ク層１８を形成しく第７図（ｂ））、所定形状になるよ
うにこのマスク層１８をエツチングする（第７図（Ｃ）
）、次に、マスク層１８をマスクとしてポリイミド樹脂
層１４をドライエツチングしてスルーホールを形成しく
第７図（ｄ））た後、スルーホール内面を酸素ガス（０
，）よりスパッタクリーニングする（第７図（ｅ））、
次に、上層の配線層１６を堆積しく第７図（ｆ））、配
線層１６を所定形状にエツチングして配線１６ａ、１６
ｂ、１６ｃを完成する（第７図（ｇ））。
この方法によれば、第６図に比べてスルーホール抵抗が
低減されるものの、Ａｊマスク層１８をポリイミド樹脂
層１４に十分な強度で密着させることが困難であると共
に、ポリイミド樹脂層１４上にＡＪマスク層１８をスパ
ッタリングにより形成するため、配線１６ａ、１６ｂ、
１６Ｃ間の絶縁抵抗が劣化するとういう問題があった。
低減されるものの、Ａｊマスク層１８をポリイミド樹脂
層１４に十分な強度で密着させることが困難であると共
に、ポリイミド樹脂層１４上にＡＪマスク層１８をスパ
ッタリングにより形成するため、配線１６ａ、１６ｂ、
１６Ｃ間の絶縁抵抗が劣化するとういう問題があった。
［発明が解決しようとする課題］
このように従来の方法では、ポリイミド樹脂層と配線層
の密着強度を向上させ、スルーホールにおけるコンタク
ト抵抗を低下させると共に、配線間の絶縁を十分に保つ
ことが困難であった。
の密着強度を向上させ、スルーホールにおけるコンタク
ト抵抗を低下させると共に、配線間の絶縁を十分に保つ
ことが困難であった。
本発明は上記事情を考慮してなされたもので、配線間の
絶縁を十分に保ちながら、ポリイミド樹脂層と配線層の
密着強度を向上させ、スルーホールにおけるコンタクト
抵抗を低下させることが可能な半導体装置の製造方法を
提供することを目的とする。
絶縁を十分に保ちながら、ポリイミド樹脂層と配線層の
密着強度を向上させ、スルーホールにおけるコンタクト
抵抗を低下させることが可能な半導体装置の製造方法を
提供することを目的とする。
［課題を解決するための手段］
上記目的は、ポリイミド樹脂層を層間絶縁膜として複数
の配線層を形成する半導体装置の製造方法において、ポ
リイミド樹脂層上に配線層を形成する前に、少なくとも
酸素又は窒素を含むガスによりスパッタクリーニングす
ることを特徴とする半導体装置の製造方法によって達成
される。
の配線層を形成する半導体装置の製造方法において、ポ
リイミド樹脂層上に配線層を形成する前に、少なくとも
酸素又は窒素を含むガスによりスパッタクリーニングす
ることを特徴とする半導体装置の製造方法によって達成
される。
［作用］
本発明によれば、ポリイミド樹脂層を少なくとも酸素又
は窒素を含むガスによりスパッタクリーニングしたので
、ポリイミド樹脂層上に形成される配線層との密着強度
が向上する共に、コンタクト抵抗が低減する。しかも、
ポリイミド樹脂層面の絶縁性が劣化することがない。
は窒素を含むガスによりスパッタクリーニングしたので
、ポリイミド樹脂層上に形成される配線層との密着強度
が向上する共に、コンタクト抵抗が低減する。しかも、
ポリイミド樹脂層面の絶縁性が劣化することがない。
［実施例コ
本発明の一実施例による半導体装置の製造方法を第１図
に示す０本実施例は第６図の従来の方法に対応するもの
である。
に示す０本実施例は第６図の従来の方法に対応するもの
である。
まず、多層配線を形成するためのセラミック基板１０上
に形成された例えばアルミニウム（Ａｊ）の配線層１２
上に、層間絶縁膜としての例えば感光性のポリイミド樹
脂層１４をスピンコード法又はロールコート法により塗
布した後、ベーキングする（第１図（ａ））、感光性ポ
リイミド樹脂としては、フォトニース（東し製）、バイ
ラリン（デュポン製）、パイメル（尾花成製）等がある
。
に形成された例えばアルミニウム（Ａｊ）の配線層１２
上に、層間絶縁膜としての例えば感光性のポリイミド樹
脂層１４をスピンコード法又はロールコート法により塗
布した後、ベーキングする（第１図（ａ））、感光性ポ
リイミド樹脂としては、フォトニース（東し製）、バイ
ラリン（デュポン製）、パイメル（尾花成製）等がある
。
次に、フォトリングラフィ技術によりポリイミド樹脂層
１４に配線層１２とコンタクトするためのスルーホール
を形成する（第１図（ｂ））、ポリイミド樹脂が感光性
でない場合は所定形状のレジスト層（図示せず）を形成
し、このレジスト層をマスクとしてドライエツチングし
てスルーホールを形成する。
１４に配線層１２とコンタクトするためのスルーホール
を形成する（第１図（ｂ））、ポリイミド樹脂が感光性
でない場合は所定形状のレジスト層（図示せず）を形成
し、このレジスト層をマスクとしてドライエツチングし
てスルーホールを形成する。
次に、ポリイミド樹脂層１４上を少なくとも酸素（０□
）ガス又は窒素（Ｎ２）ガスを含むガスによりスパッタ
クリーニング処理を行う（第１図（Ｃ））、スパッタク
リーニング処理に用いるガスとしては、■０２ガスのみ
、■Ｎ２ガスのみ、■０２とＮ２の混合ガス、■Ａｒと
０２の混合ガス、■ＡｒとＮ２の混合ガス、■Ａｒと０
２とＮ２の混合ガスのいずれでもよい、これらガスは０
２やＮ２という活性なガスを含んでいるため、スパッタ
クリーニングしてもポリイミド樹脂がグラファイト化し
て表面に導電層が形成されることはない。
）ガス又は窒素（Ｎ２）ガスを含むガスによりスパッタ
クリーニング処理を行う（第１図（Ｃ））、スパッタク
リーニング処理に用いるガスとしては、■０２ガスのみ
、■Ｎ２ガスのみ、■０２とＮ２の混合ガス、■Ａｒと
０２の混合ガス、■ＡｒとＮ２の混合ガス、■Ａｒと０
２とＮ２の混合ガスのいずれでもよい、これらガスは０
２やＮ２という活性なガスを含んでいるため、スパッタ
クリーニングしてもポリイミド樹脂がグラファイト化し
て表面に導電層が形成されることはない。
次に、ポリイミド樹脂層１４上に配線層１６をスパッタ
蒸着しく第１図（ｄ））、フォトリングラフィ技術によ
り配線層１６を所定形状にエツチングして配線１６ａ、
１６ｂ、１６ｃを完成する（第１図（ｅ））。
蒸着しく第１図（ｄ））、フォトリングラフィ技術によ
り配線層１６を所定形状にエツチングして配線１６ａ、
１６ｂ、１６ｃを完成する（第１図（ｅ））。
なお、配線層１２．１６の材料としては、ＡＪｌ以外に
、Ａ１とシリコン（Ｓｔ）の合金でもよいし、多結晶シ
リコンでもよいし、Ｃｒ ／ Ｃｕ ／ Ｃｒ、Ｃｒ／
Ｃｕ／Ｎｉ、Ｔｉ／Ｍｏ／Ｎｉ等の多層構造でもよい。
、Ａ１とシリコン（Ｓｔ）の合金でもよいし、多結晶シ
リコンでもよいし、Ｃｒ ／ Ｃｕ ／ Ｃｒ、Ｃｒ／
Ｃｕ／Ｎｉ、Ｔｉ／Ｍｏ／Ｎｉ等の多層構造でもよい。
本実施例によれば、ポリイミド樹脂層表面がガスにより
スパッタクリーニングされるので、配線層との密着強度
が増すと共に、スルーホール抵抗が低減され、しかも、
スパッタクリーニングするガスが活性であるためポリイ
ミド樹脂層表面に導電層が形成されず、配線間の絶縁が
劣化しない。
スパッタクリーニングされるので、配線層との密着強度
が増すと共に、スルーホール抵抗が低減され、しかも、
スパッタクリーニングするガスが活性であるためポリイ
ミド樹脂層表面に導電層が形成されず、配線間の絶縁が
劣化しない。
実際に本実施例の方法により多層配線構造を形成したと
ころ、ポリイミド樹脂層の表面絶縁性については、従来
のＡｒスパッタクリーニングの場合に比べて、絶縁抵抗
が１０２倍程程度くなり、ポリイミド樹脂そのものの抵
抗値と同程度になった。
ころ、ポリイミド樹脂層の表面絶縁性については、従来
のＡｒスパッタクリーニングの場合に比べて、絶縁抵抗
が１０２倍程程度くなり、ポリイミド樹脂そのものの抵
抗値と同程度になった。
第２図にポリイミド樹脂層の絶縁抵抗率［Ω・ｃｎ］の
測定結果を示す。
測定結果を示す。
実施例として、■Ｎ２スパッタクリーニングを印加電力
密度０ 、０９ Ｗ／ ｃ ｍ ’で２分の場合、■Ｎ
２スパッタクリーニングを印加電力密度０゜０９Ｗ／ｃ
ｍ’で５分の場合、■Ｎ２スパッタクリーニングを印加
電力密度０．６０Ｗ／ｃｍ”で２分の場合、■０．スパ
ッタクリーニングを印加電力密度０．１２Ｗ／ｃｍ２で
３分の場合の測定結果を示し、比較例として従来のＡｒ
スパッタクリーニングを■印加電力密度０ 、０９ Ｗ
／ ｃ ｍ’で１分の場合、■印加電力密度０．０９Ｗ
／ｃｍ窃で２分の場合を示した。各測定点は複数の測定
値の平均である。
密度０ 、０９ Ｗ／ ｃ ｍ ’で２分の場合、■Ｎ
２スパッタクリーニングを印加電力密度０゜０９Ｗ／ｃ
ｍ’で５分の場合、■Ｎ２スパッタクリーニングを印加
電力密度０．６０Ｗ／ｃｍ”で２分の場合、■０．スパ
ッタクリーニングを印加電力密度０．１２Ｗ／ｃｍ２で
３分の場合の測定結果を示し、比較例として従来のＡｒ
スパッタクリーニングを■印加電力密度０ 、０９ Ｗ
／ ｃ ｍ’で１分の場合、■印加電力密度０．０９Ｗ
／ｃｍ窃で２分の場合を示した。各測定点は複数の測定
値の平均である。
その結果、本実施例によれば、従来に比べて最も低いも
のでも各基板温度で１０’程度以上絶縁抵抗率が改善さ
れていることがわかる。
のでも各基板温度で１０’程度以上絶縁抵抗率が改善さ
れていることがわかる。
なお、スルーホール抵抗については、従来のＡｒスパッ
タクリーニング処理と同程度であった。
タクリーニング処理と同程度であった。
密着性については、第３図に示す密着性の強度測定を行
ったところ、従来のＡｒスパッタクリーニング処理より
も優れていることが分かった。この密着性強度測定にお
いては、セラミック基板２０上に形成された下層の配線
層２２上にポリイミド樹脂層２４を形成し、このポリイ
ミド樹脂層２４表面を従来のＡｒガスによるスパッタク
リーニング又は本実施例の０２スはＮ２ガスによるスパ
ッタクリーニングを行い、その上に上層の配線層２６を
形成して、被測定片を作る。ピン型引張治具２８をはん
だ３０により配線層２６に固着する。
ったところ、従来のＡｒスパッタクリーニング処理より
も優れていることが分かった。この密着性強度測定にお
いては、セラミック基板２０上に形成された下層の配線
層２２上にポリイミド樹脂層２４を形成し、このポリイ
ミド樹脂層２４表面を従来のＡｒガスによるスパッタク
リーニング又は本実施例の０２スはＮ２ガスによるスパ
ッタクリーニングを行い、その上に上層の配線層２６を
形成して、被測定片を作る。ピン型引張治具２８をはん
だ３０により配線層２６に固着する。
このピン型引張治具２８を引張ってどの部分が剥離又は
破壊するかを調べる。
破壊するかを調べる。
剥離又は破壊態様としては、■セラミック基板２０の割
れ、■セラミック基板２０と配線層２２の剥離、■配線
層２２とポリイミド樹脂層２４の剥離、■ポリイミド樹
脂層２４と配線層２６の剥離、■はんだ３０の剥離、■
ビン型引張治具２８の切断、がある、従来の方法でスパ
ッタクリーニングした場合には、■の「ポリイミド樹脂
層２４と配線層２６の剥離」が最も数多く発生した。こ
れに対し、本実施例の方法でスパッタクリーニングした
場合には、■の「セラミック基板２０と配線層２２の剥
離」や■の「ピン型引張治具２８の切断」が最も数多く
発生した。したがって、本実施例の方法によりポリイミ
ド樹脂層２４と配線層２６の密着強度が飛躍的に向上し
たことがわかる。
れ、■セラミック基板２０と配線層２２の剥離、■配線
層２２とポリイミド樹脂層２４の剥離、■ポリイミド樹
脂層２４と配線層２６の剥離、■はんだ３０の剥離、■
ビン型引張治具２８の切断、がある、従来の方法でスパ
ッタクリーニングした場合には、■の「ポリイミド樹脂
層２４と配線層２６の剥離」が最も数多く発生した。こ
れに対し、本実施例の方法でスパッタクリーニングした
場合には、■の「セラミック基板２０と配線層２２の剥
離」や■の「ピン型引張治具２８の切断」が最も数多く
発生した。したがって、本実施例の方法によりポリイミ
ド樹脂層２４と配線層２６の密着強度が飛躍的に向上し
たことがわかる。
第４図にポリイミド樹脂層と配線層の密着性［ｇ／ｍｍ
’ ］の測定結果を示す、ポリイミド樹脂層２４と配線
層２６の剥離が生じた場合の密着性を測定点とした。
’ ］の測定結果を示す、ポリイミド樹脂層２４と配線
層２６の剥離が生じた場合の密着性を測定点とした。
第２図と同様に、実施例として、■Ｎ２スパッタクリー
ニングを印加電力密度０．０９Ｗ／ｃｍ２で２分の場合
、■Ｎ、スパッタクリーニングを印加電力密度０．０９
Ｗ／ｃｍ２で５分の場合、■Ｎ２スパッタクリーニング
を印加電力密度０゜５ Ｑ Ｗ ／ ｃ ｍ ’で２分
の場合、■０．スパッタクリーニングを印加電力密度０
．１２Ｗ／ｃｍ２で３分の場合の測定結果を示し、比較
例として従来のＡｒスパッタクリーニングを■印加電力
密度０゜０９Ｗ／ｃｍ’で１分の場合、■印加電力密度
０゜０９Ｗ／ｃｍ’で２分の場合を示した。
ニングを印加電力密度０．０９Ｗ／ｃｍ２で２分の場合
、■Ｎ、スパッタクリーニングを印加電力密度０．０９
Ｗ／ｃｍ２で５分の場合、■Ｎ２スパッタクリーニング
を印加電力密度０゜５ Ｑ Ｗ ／ ｃ ｍ ’で２分
の場合、■０．スパッタクリーニングを印加電力密度０
．１２Ｗ／ｃｍ２で３分の場合の測定結果を示し、比較
例として従来のＡｒスパッタクリーニングを■印加電力
密度０゜０９Ｗ／ｃｍ’で１分の場合、■印加電力密度
０゜０９Ｗ／ｃｍ’で２分の場合を示した。
その結果、従来の密着性は５００〜６００ ｇ／ｍｍ２
程度であったのに、本実施例では低いものでも１３００
ｇ／ｍｍ２あり、多くは２０００ｇ／ ｍ ｍ ’以上
あり、本実施例により密着強度が飛躍的に向上したこと
がわかった。
程度であったのに、本実施例では低いものでも１３００
ｇ／ｍｍ２あり、多くは２０００ｇ／ ｍ ｍ ’以上
あり、本実施例により密着強度が飛躍的に向上したこと
がわかった。
本発明の池の実施例による半導体装置の製造方法を、第
５図に示す０本実施例は第７図の従来の方法に対応する
ものである。
５図に示す０本実施例は第７図の従来の方法に対応する
ものである。
まず、セラミック基板１０上に形成された下層の配線層
１２上に、層間絶縁膜としてのポリイミド樹脂層１４を
塗布する（第５図（ａ））。
１２上に、層間絶縁膜としてのポリイミド樹脂層１４を
塗布する（第５図（ａ））。
次に、Ａｊのマスク層１８を形成する前に、少なくとも
０２ガス又はＮ２ガスを含むガスによりスパッタクリー
ニング処理を行う（第５図（ｂ））。
０２ガス又はＮ２ガスを含むガスによりスパッタクリー
ニング処理を行う（第５図（ｂ））。
続いて、ポリイミド樹脂層１４上にＡｊのマスク層１８
をスパッタ蒸着する（第５図（Ｃ））、ポリイミド樹脂
層１４がスパッタクリーニングされているので、マスク
層１８との密着性がよい。
をスパッタ蒸着する（第５図（Ｃ））、ポリイミド樹脂
層１４がスパッタクリーニングされているので、マスク
層１８との密着性がよい。
次に、マスク層１８を、スルーホールを形成するマスク
形状になるようにエツチングしく第５図（ｄ））、マス
ク層１８をマスクとしてポリイミド樹脂層１４をドライ
エツチングしてスルーホールを形成する（第５図（ｅ）
）。
形状になるようにエツチングしく第５図（ｄ））、マス
ク層１８をマスクとしてポリイミド樹脂層１４をドライ
エツチングしてスルーホールを形成する（第５図（ｅ）
）。
次に、スルーホール抵抗を低減させるために、再びガス
によるスパッタクリーニング処理をする（第５図（ｆ）
）、このスパッタクリーニング処理に用いるガスとして
は、第５図（ｂ）におけるスパッタクリーニングと同様
に少なくとも０２ガス又はＮ２ガスを含むガスを用いて
もよいし、Ａｒガスを用いてもよい、Ａｒガスによるス
パッタクリーニング処理によりポリイミド樹脂層１４表
面がグラファイト化して導電層が形成されても、スルー
ホールの内側だけが露出しているので、配線間の絶縁特
性には影響しないからである。
によるスパッタクリーニング処理をする（第５図（ｆ）
）、このスパッタクリーニング処理に用いるガスとして
は、第５図（ｂ）におけるスパッタクリーニングと同様
に少なくとも０２ガス又はＮ２ガスを含むガスを用いて
もよいし、Ａｒガスを用いてもよい、Ａｒガスによるス
パッタクリーニング処理によりポリイミド樹脂層１４表
面がグラファイト化して導電層が形成されても、スルー
ホールの内側だけが露出しているので、配線間の絶縁特
性には影響しないからである。
次に、ポリイミド樹脂層１４上に配線層１６をスパッタ
蒸着しく第５図（ｇ））、フォトリングラフィ技術によ
り配線層１６及びマスク層１８を所定形状にエツチング
して配線を完成する（第５図（ｈ））。
蒸着しく第５図（ｇ））、フォトリングラフィ技術によ
り配線層１６及びマスク層１８を所定形状にエツチング
して配線を完成する（第５図（ｈ））。
このように本実施例によれば、ポリイミド樹脂層上に形
成されるマスク層との密着強度が向上し、スルーホール
抵抗が低減される。
成されるマスク層との密着強度が向上し、スルーホール
抵抗が低減される。
本発明は上記実施例に限らず種々の変形が可能である。
例えば、上記実施例はセラミックパッケージにおけるセ
ラミック基板に多層配線を形成する場合であったが、ハ
イブリッドＩＣの基板上に多層配線を形成する場合や、
ウェーハ上に多層配線を形成する場合にも本発明を適用
できる。
ラミック基板に多層配線を形成する場合であったが、ハ
イブリッドＩＣの基板上に多層配線を形成する場合や、
ウェーハ上に多層配線を形成する場合にも本発明を適用
できる。
［発明の効果］
以上の通り、本発明によれば、配線間の絶縁を十分に保
ちながら、ポリイミド樹脂層と配線層の密着強度を向上
させ、スルーホールにおけるコンタクト抵抗を低下させ
ることができる。
ちながら、ポリイミド樹脂層と配線層の密着強度を向上
させ、スルーホールにおけるコンタクト抵抗を低下させ
ることができる。
第１図は本発明の一実施例による半導体装置の製造方法
の工程図、 第２図にポリイミド樹脂層の絶縁抵抗率の測定結果を示
すグラフ、 第３図は同半導体装置の密着性の強度測定方法の説明図
、 第４図はポリイミド樹脂層と配線層の密着性の測定結果
を示すグラフ、 第５図は本発明の他の実施例による半導体装置の製造方
法の工程図、 第６図、第７図は従来の半導体装置の製造方法の工程図 である。 図において、 １０・・・セラミック基板 １２・・・配線層 １４・・・ポリイミド樹脂層 １４ａ・・・導電層 １６・・・配線層 １６ａ、１６ｂ、１６． ｃ−配線 １８・・・マスク層 ２０・・・セラミック基板 ２２・・・配線層 ２４・・・ポリイミド樹脂層 ２６・・・配線層 ２８・・・ビン型引張治具 ３０・・・はんだ ２０−ｍ−セラミック基板 η−配Ｒ層 ２４−一一ポリイミト樹脂屑 ２６−配線層 ３０−ｍ−はんに 第３図
の工程図、 第２図にポリイミド樹脂層の絶縁抵抗率の測定結果を示
すグラフ、 第３図は同半導体装置の密着性の強度測定方法の説明図
、 第４図はポリイミド樹脂層と配線層の密着性の測定結果
を示すグラフ、 第５図は本発明の他の実施例による半導体装置の製造方
法の工程図、 第６図、第７図は従来の半導体装置の製造方法の工程図 である。 図において、 １０・・・セラミック基板 １２・・・配線層 １４・・・ポリイミド樹脂層 １４ａ・・・導電層 １６・・・配線層 １６ａ、１６ｂ、１６． ｃ−配線 １８・・・マスク層 ２０・・・セラミック基板 ２２・・・配線層 ２４・・・ポリイミド樹脂層 ２６・・・配線層 ２８・・・ビン型引張治具 ３０・・・はんだ ２０−ｍ−セラミック基板 η−配Ｒ層 ２４−一一ポリイミト樹脂屑 ２６−配線層 ３０−ｍ−はんに 第３図
Claims (1)
- ポリイミド樹脂層を層間絶縁膜として複数の配線層を
形成する半導体装置の製造方法において、ポリイミド樹
脂層上に配線層を形成する前に、少なくとも酸素又は窒
素を含むガスによりスパッタクリーニングすることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6786189A JPH02246246A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6786189A JPH02246246A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246246A true JPH02246246A (ja) | 1990-10-02 |
Family
ID=13357141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6786189A Pending JPH02246246A (ja) | 1989-03-20 | 1989-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246246A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291416A (ja) * | 1992-04-10 | 1993-11-05 | Sharp Corp | 多層配線の形成方法 |
| EP0652590B1 (en) * | 1993-11-05 | 1999-01-13 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device with a bump electrode |
| US6200888B1 (en) | 1999-05-07 | 2001-03-13 | Shinko Electric Industries Co., Ltd. | Method of producing semiconductor device comprising insulation layer having improved resistance and semiconductor device produced thereby |
| JP2002025934A (ja) * | 2000-07-06 | 2002-01-25 | Denso Corp | 電極パターン形成方法および半導体装置 |
| JP2003092348A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法 |
| WO2003021655A3 (en) * | 2001-08-28 | 2003-04-17 | Infineon Technologies Ag | Method of cleaning an inter-level dielectric interconnect |
| JP2009076506A (ja) * | 2007-09-18 | 2009-04-09 | Sumco Corp | Ｓｉｍｏｘウェーハ保持ピン、ｓｉｍｏｘウェーハ製造装置およびこの装置により製造されたｓｉｍｏｘウェーハ |
-
1989
- 1989-03-20 JP JP6786189A patent/JPH02246246A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291416A (ja) * | 1992-04-10 | 1993-11-05 | Sharp Corp | 多層配線の形成方法 |
| EP0652590B1 (en) * | 1993-11-05 | 1999-01-13 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device with a bump electrode |
| US6200888B1 (en) | 1999-05-07 | 2001-03-13 | Shinko Electric Industries Co., Ltd. | Method of producing semiconductor device comprising insulation layer having improved resistance and semiconductor device produced thereby |
| EP1050905B1 (en) * | 1999-05-07 | 2017-06-21 | Shinko Electric Industries Co. Ltd. | Method of producing a semiconductor device with insulating layer |
| JP2002025934A (ja) * | 2000-07-06 | 2002-01-25 | Denso Corp | 電極パターン形成方法および半導体装置 |
| WO2003021655A3 (en) * | 2001-08-28 | 2003-04-17 | Infineon Technologies Ag | Method of cleaning an inter-level dielectric interconnect |
| US6872652B2 (en) | 2001-08-28 | 2005-03-29 | Infineon Technologies Ag | Method of cleaning an inter-level dielectric interconnect |
| JP2003092348A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法 |
| JP2009076506A (ja) * | 2007-09-18 | 2009-04-09 | Sumco Corp | Ｓｉｍｏｘウェーハ保持ピン、ｓｉｍｏｘウェーハ製造装置およびこの装置により製造されたｓｉｍｏｘウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63170925A (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JPH11312681A (ja) | 半導体装置及びその製造方法 | |
| JPS60119755A (ja) | 多層配線半導体集積回路装置 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPS6113375B2 (ja) | ||
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JPH07321202A (ja) | 多層配線の形成方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP2000208628A (ja) | 半導体装置の製造方法 | |
| JPH02192174A (ja) | 超伝導配線の形成方法 | |
| JPH03171732A (ja) | 半導体装置 | |
| KR950007571B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH03106080A (ja) | 超電導装置の作製方法 | |
| JPS6386487A (ja) | ジヨセフソン集積回路の抵抗体の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPS61154048A (ja) | 配線およびその製造方法 | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| JPH0261142B2 (ja) | ||
| JPH01115144A (ja) | 半導体装置 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0685073A (ja) | 薄膜多層回路の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 |