JPH02246422A - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図） 発明の効果 〔概要〕 位相同期ループ（ＰＬＬ）回路に関し、部品点数を減少
させ、かつ低消費電力化を実現すると共に、高速化に十
分対応できるようにすることを目的とし、位相比較器と
、ローパスフィルタと、電圧制御発振器とにより形成さ
れる位相同期ループ回路において、位相比較器と、ロー
パスフィルタとの間に、Ｃ−ＭＯＳ　Ｉ　Ｃから成るバ
ッファアンプを設け、ローパスフィルタと電圧制御発振
器との間に、オペアンプで構成した増幅器を設けると共
に、バッファアンプに安定化電源を供給する電源安定化
回路を設け、バッファアンプで出力振幅を安定化し、そ
れを前記増幅器で増幅した電圧を、電圧制御発振器の１
ｉｌＮ御電圧として制御を行うように構成する。

〔産業上の利用分野〕

本発明は位相同期ループ（ＰＬＬ）回路に関し、更に詳
しくいえば、各種の通信機器などに使用され、低消費電
力化を実現すると共に高速化にも対応可能な位相同期ル
ープ回路に関する。

〔従来の技術〕

従来、各種の通信機器などにおいて、位相同期ループ（
ＰＬＬ）回路が使用されていた。

第３図は、このような従来のＰＬＬ回路の１例を示した
図である。

ＰＣは位相比較器、ＣＬＫは入力クロック、ＢＵＦはバ
ッファアンプ、ＬＰＦはループフィルタを構成するロー
パスフィルタ、Ａは増幅器、ｖＣＯは電圧制御発振器で
ある。

そして、上記バッファアンプＢＵＦ及び増幅器Ａはバイ
ポーラトランジスタで構成され、高速動作に対応できる
ようになっている。

位相比較器ＰＣでは、入力クロックＣＬＫと、ＶＣＯの
出力信号と位相比較すると共に、その出力をバッファア
ンプに送出する。

このバッファアンプＢＵＦでバッファリングを行い、ロ
ーパスフィルタＬＰＦで高周波成分をカットするなどの
動作を行う。

その後、増幅器■ＣＯの制御電圧範囲に合う様に増幅す
る。このＶＣＯの出力は位相比較器ＰＣへ送出して上記
の位相比較を行う。

このような位相同期ループ（ＰＬＬ）により、安定した
出力信号が得られるものである。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点があ
った。

（１）　　バッファアンプＢＵＦや増幅器Ａは、高速化
に対応させるために、バイポーラトランジスタにより構
成されていたが、ＰＬＬの周波数が高くなるにつれてＶ
ＣＯの制御電圧がなまって正確な動作ができなくなる。

これを防止するため、大電流を流すと、消費電力が増大
するため、周波数が高くなった場合、十分対応できなか
った。

（２）トランジスタ等の部品点数が多く、種々の問題が
あった。

本発明は、このような従来の欠点を解消し、部品点数を
減少させ、かつ低消費電力化を実現すると共に、周波数
が高くなった場合でも、高速化に十分対応できるように
することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明は次のようにしたも
のである。

第１図は、本発明に係る位相同期ループ回路の原理図で
ある。

ＰＣは位相比較器、ＢＵＦは、Ｃ−ＭＯＳ　Ｉ　Ｇ（相
補型金属酸化膜半導体集積回路）によって構成したバッ
ファアンプ、ＬＰＦはループフィルタを構成するローパ
スフィルタ、ＯＰＡはオペアンプを用いた増幅器、ｖＣ
Ｏは、電圧制御水晶発振器で構成した電圧制御発振器で
ある。

また、Ｓは電源安定化回路であり、Ｃ−ＭＯＳＩＣのバ
ッファアンプＢＵＦに安定化した電源を供給し、この出
力振幅を安定化する。

そして、位相比較器ＰＣの出力である、通常のロジック
レベルの信号を、抵抗Ｒ１、Ｒ２により、バッファアン
プＢＵＦを構成するＣ−ＭＯ３ｒＣのラッチアップ電圧
以下に抵抗分割する。

バッファアンプＢＵＦの出力をローパスフィルタＬＰＦ
を通した後、オペアンプで構成した増幅器ＯＰＡによっ
て、電圧制御発振器ｖＣＯの人力制御電圧範囲に合う様
に増幅、及びシフトする。

電圧制御発振器■ＣＯの出力は、位相比較器ＰＣへ送ら
れ、位相比較が行われて再び上記の過程を繰返すことに
より、位相同期ループ（ＰＬＬ）が形成される。

〔作用〕

上記のように、位相比較器ＰＣ、ローパスフィルタＬＰ
Ｆ、電圧制御発振器■ＣＯから成る基本ＰＬＬ回路に、
電源安定化回路Ｓから安定化電源を供給されている。Ｃ
−ＭＯ５ＩＣのバッファアンプＢＵＦと、オペアンプか
ら成る増幅器ＯＰＡを挿入してＰＬＬ回路を構成したも
のである。

このため、Ｃ−ＭＯＳ　Ｉ　Ｃや、低速のオペアンプと
いった消費電力の少ない部品のみで構成でき、且つ部品
点数も少なくて済み、また、高速化にも十分に対応でき
る。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。第２
図は本発明の１実施例である位相同期ループ回路の構成
図であり、第１図と同符号は同一のものを示す。

ＰＣは位相比較器であり、ＣＬＫは外部装置からの読み
込みクロックである。

Ｒｘ＝Ｒｅは抵抗、Ｃはコンデンサ、Ｓは電源安定化回
路、ＢＵＦはＣ−ＭＯＳＩＣのバッファアンプ、ＯＰＡ
はオペアンプＯＰ等で構成した増幅器、ｖＣＯは電圧制
御水晶発振器で構成した電圧制御発振器である。

また、ＬＰＦは、抵抗Ｒ８とコンデンサＣから成るロー
パスフィルタである。

前記ローパスフィルタＬＰＦと、増幅器ＯＰＡには、電
源安定化回路Ｓから安定化した電源を供給している。

位相比較器ＰＣにおいては、クロックＣＬＫと、電圧制
御発振器■ＣＯからのクロックを、それぞれＮ分周（Ｎ
はメモリ段数）して位相比較する。

この時、クロックＣＬＫに対してｖＣＯからのクロック
が速いと、Ｈ状態（ハイレベル状Ｂ）の長いクロックを
出力する。

またクロックＣＬＫに対してｖＣＯからのクロックが遅
い場合は、Ｈ状態の短いクロックを出力する。

抵抗Ｒ１とＲ２では、バッファアンプＢＵＦに過大入力
がかからないように抵抗分割して振幅を抑えている。

この抵抗分割した電圧を受けたバッファアンプＢＵＦで
は、電源変動により入力振幅が変動しても、電源が安定
化されているため、安定した出力振幅を得ることができ
る。

そして、バッファアンプＢＵＦの出力はローパスフィル
タＬＰＦにより高周波成分を除去する等の処理をし、増
幅器ＯＰＡを構成するオペアンプＯＰへ電圧を供給して
増幅する。

この増幅器ＯＰＡの出力電圧は、電圧ａｉＩ！御発振器
ＶＣＯの制御電圧として供給し、該ＶＣＯの出力に、前
記制御電圧に比例した周波数の出力クロックを得て位相
比較器ＰＣへ送出する。

このような経路により、位相同期ループ（ＰＬＬ）が形
成され、安定した出力クロックを得ることができる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

即ち、本発明の位相同期ループ（ＰＬＬ）回路において
は、バッファアンプにＣ−ＭＯＳＩＣを使い、その電源
を安定化して出力振幅を安定化すると共に、それを、オ
ペアンプによる増幅器で増幅して電圧制御発振器の制御
電圧としている。

したがって、Ｃ−ＭＯＳＩＣや低速のオペアンプといっ
た消費電力の少ない部品のみでＰＬＬ回路を構成できる
から、ＰＬＬ回路の低消費電力化が実現でき、且つ部品
点数も少なくて済む。

また、周波数が高くなって高速化しても、電圧制御発振
器の制御電圧の波形がなまることもなく、十分に対応で
きる効果がある。

【図面の簡単な説明】

第１図は本発明に係る位相同期ループ（ＰＬＬ）回路の
原理図、 第２図は本発明の１実施例である位相同期ルプ（ＰＬＬ
）回路の構成図、 第３図は従来の位相同期ループ回路例を示した図である
。 ＰＣ−ｍ−位相比較器 Ｒ１、Ｒ２−抵抗 Ｂ　Ｕ　Ｆ−ｍ−バッファアンプ Ｌ　Ｐ　Ｆ−−一ローパスフィルタ ０ＰＡ−−−増幅器 Ｖ　Ｃ０−−−一電圧ｉｔ制御発振器 Ｓ−−−〜電源安定化回路

Claims (1)

1. 【特許請求の範囲】 位相比較器（ＰＣ）と、 ローパスフィルタ（ＬＰＦ）と、 電圧制御発振器（ＶＣＯ）とにより形成される位相同期
   ループ回路において、 前記位相比較器（ＰＣ）と、ローパスフィルタ（ＬＰＦ
   ）との間に、Ｃ−ＭＯＳＩＣから成るバッファアンプ（
   ＢＵＦ）を設け、 前記ローパスフィルタ（ＬＰＦ）と電圧制御発振器（Ｖ
   ＣＯ）との間に、オペアンプで構成した増幅器（ＯＰＡ
   ）を設けると共に、 前記バッファアンプ（ＢＵＦ）に安定化電源を供給する
   電源安定化回路（Ｓ）を設け、 前記バッファアンプ（ＢＵＦ）で出力振幅を安定化し、
   それを前記増幅器（ＯＰＡ）で増幅した電圧を、電圧制
   御発振器（ＶＣＯ）の制御電圧として制御を行うことを
   特徴とする位相同期ループ回路。