JPH0242818A - 安定化電圧制御発振器 - Google Patents
安定化電圧制御発振器Info
- Publication number
- JPH0242818A JPH0242818A JP63193184A JP19318488A JPH0242818A JP H0242818 A JPH0242818 A JP H0242818A JP 63193184 A JP63193184 A JP 63193184A JP 19318488 A JP19318488 A JP 19318488A JP H0242818 A JPH0242818 A JP H0242818A
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- controlled oscillator
- voltage
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、 P L L (Phase Locke
d Loop)回路やFM変調等に用いられる電圧制御
発振器(vco : voltaga Control
led 0scillator)に係り、更に詳しくは
その発振周波数の安定化を図ることができる安定化電圧
制御発振器に関するものである。
d Loop)回路やFM変調等に用いられる電圧制御
発振器(vco : voltaga Control
led 0scillator)に係り、更に詳しくは
その発振周波数の安定化を図ることができる安定化電圧
制御発振器に関するものである。
[従 来 例]
近年、LSI技術の発達により、多種のICが提案され
ており、例えばPLL回路やFM変調に用いられる電圧
制御発振器も半導体パッケージ内のモノリシック上に形
成されるようになった。しかも、そのモノリシック上に
その電圧制御発振器が2回路形成されたものが提案され
、それぞれ異なった発振中心周波数で制御が行なえる。
ており、例えばPLL回路やFM変調に用いられる電圧
制御発振器も半導体パッケージ内のモノリシック上に形
成されるようになった。しかも、そのモノリシック上に
その電圧制御発振器が2回路形成されたものが提案され
、それぞれ異なった発振中心周波数で制御が行なえる。
[発明が解決しようとする課題]
ところで、第3図に示されるように、上記モノリシック
上に形成された電圧制御発振器は、その電源投入時から
所定時間Tまで発振周波数(中心周波数)が変動すると
いう問題点があった。
上に形成された電圧制御発振器は、その電源投入時から
所定時間Tまで発振周波数(中心周波数)が変動すると
いう問題点があった。
また、その電圧制御発振器の発振周波数は、周囲温度変
化や時間経過と共に変動するという問題点があった。
化や時間経過と共に変動するという問題点があった。
この発明は上記問題点に鑑みなされたものであり、その
目的は周囲温度等の外的要因にかかわらず、発振周波数
を安定に保つことができる安定化電圧制御発振器を提供
することにある。
目的は周囲温度等の外的要因にかかわらず、発振周波数
を安定に保つことができる安定化電圧制御発振器を提供
することにある。
[課題を解決するための手段]
上記目的を達成するために、この発明は、2回路の電圧
制御発振器のうち、入力信号の伝達に用いられる第1の
電圧制御発振器と、この第1の電圧制御発振器の発振周
波数の制御に用いられる第2の電圧制御発振器と、この
第2の電圧制御発振器の出力信号を所定に遅延し、この
遅延信号と現に出力されている信号とを比較してその第
2の電圧制御発振器における発振周波数の変動分を得る
位相比較手段と、この比較結果にて得られた変動分の信
号を平滑化して直流電圧にする第1のフィルタと、上記
第1および第2の電圧制御発振器の入力間に設けられ、
上記直流電圧をその第1の電圧制御発振器の補正値とし
、かつ、第2の電圧制御発振器における上記入力信号の
混入を防ぐ第2のフィルタとを備え、上記変動分に基づ
いて上記第1の電圧制御発振器における発振中心周波数
の変動を抑制するようにしたものである。
制御発振器のうち、入力信号の伝達に用いられる第1の
電圧制御発振器と、この第1の電圧制御発振器の発振周
波数の制御に用いられる第2の電圧制御発振器と、この
第2の電圧制御発振器の出力信号を所定に遅延し、この
遅延信号と現に出力されている信号とを比較してその第
2の電圧制御発振器における発振周波数の変動分を得る
位相比較手段と、この比較結果にて得られた変動分の信
号を平滑化して直流電圧にする第1のフィルタと、上記
第1および第2の電圧制御発振器の入力間に設けられ、
上記直流電圧をその第1の電圧制御発振器の補正値とし
、かつ、第2の電圧制御発振器における上記入力信号の
混入を防ぐ第2のフィルタとを備え、上記変動分に基づ
いて上記第1の電圧制御発振器における発振中心周波数
の変動を抑制するようにしたものである。
また、この発明によれば、上記第2のフィルタに代えて
差動増幅器が用いられ、この差動増幅器は入力信号と前
記直流電圧とを加算、あるいは減算し、この結果を所定
増幅して前記第1の電圧制御発振器に入力するものであ
る。
差動増幅器が用いられ、この差動増幅器は入力信号と前
記直流電圧とを加算、あるいは減算し、この結果を所定
増幅して前記第1の電圧制御発振器に入力するものであ
る。
[作 用]
上記構成としたので、外的要因等による第1の電圧制御
発振器(VCO)の発振周波数の変動は、第2の電圧制
御発振器(V CO)のそれと同じとみなせる。すなわ
ち、第2のvCOにおける発振周波数の変動は、位相比
較手段にて得られ、第1のフィルタ(LPF)にて直流
電圧に変えられる。この直流電圧は、第1のvCoの発
振周波数の変動分に対応している。そこで、その直流電
圧を第1のvCOの入力信号に加えると、第1のvCO
の発振周波数は、第2のvCoにて変動される分が補正
されるため、外的要因等による変動を抑えられる。
発振器(VCO)の発振周波数の変動は、第2の電圧制
御発振器(V CO)のそれと同じとみなせる。すなわ
ち、第2のvCOにおける発振周波数の変動は、位相比
較手段にて得られ、第1のフィルタ(LPF)にて直流
電圧に変えられる。この直流電圧は、第1のvCoの発
振周波数の変動分に対応している。そこで、その直流電
圧を第1のvCOの入力信号に加えると、第1のvCO
の発振周波数は、第2のvCoにて変動される分が補正
されるため、外的要因等による変動を抑えられる。
[実 施 例]
以下、この発明の実施例を第1図に基づいて説明する。
図において、一つの半導体パッケージ1内のモノリシッ
ク上には、同一の回路である第1のvCO(Volta
ge Controlled 0scillator)
2と第2のVCO3とが形成されている。第1のVC
O2は、入力信号に応じた発振周波数の信号を出力する
もの、つまり入力信号の伝達用である。一方、第2のV
CO3の出力信号は位相比較手段4に入力されており、
この位相比較手段4にはその出力信号を、例えば第2の
VCO3の発振周期の略1/4遅延する遅延回路4aと
、その遅延信号と第2のVCO3から現に出力されてい
る信号との位相差を得る2アンド回路4bとが設けられ
ている。すなわち、位相比較手段4からは、第2のVC
O3の発振周波数の変動に応じ tzH” uL”レベ
ルの周期が異なる矩形波信号が出力される。
ク上には、同一の回路である第1のvCO(Volta
ge Controlled 0scillator)
2と第2のVCO3とが形成されている。第1のVC
O2は、入力信号に応じた発振周波数の信号を出力する
もの、つまり入力信号の伝達用である。一方、第2のV
CO3の出力信号は位相比較手段4に入力されており、
この位相比較手段4にはその出力信号を、例えば第2の
VCO3の発振周期の略1/4遅延する遅延回路4aと
、その遅延信号と第2のVCO3から現に出力されてい
る信号との位相差を得る2アンド回路4bとが設けられ
ている。すなわち、位相比較手段4からは、第2のVC
O3の発振周波数の変動に応じ tzH” uL”レベ
ルの周期が異なる矩形波信号が出力される。
この矩形波信号は、第1のLPF(低域フィルタ)5に
て積分されて平滑化され、直流電圧に変換される。この
直流電圧は、電源投入時の発振周波数の変動に応じ、お
よび周囲温度変化に応じて変化する。このように、発振
周波数の変動に応じて得られた直流電圧は、増幅lI6
にて所定レベルに増幅されてから、第2のVCO3の入
力に帰還されると共に、第2のLPF(低域フィルタ)
7を介して第1のVCO2の入力信号に加わる。なお、
第2のLPF7は入力信号が第2のvCo3の入力に混
入するのを防ぐ働きをしている。また、上記位相比較手
段4は通常用いられるEx−OR回路等の他の論理回路
であってもよい。
て積分されて平滑化され、直流電圧に変換される。この
直流電圧は、電源投入時の発振周波数の変動に応じ、お
よび周囲温度変化に応じて変化する。このように、発振
周波数の変動に応じて得られた直流電圧は、増幅lI6
にて所定レベルに増幅されてから、第2のVCO3の入
力に帰還されると共に、第2のLPF(低域フィルタ)
7を介して第1のVCO2の入力信号に加わる。なお、
第2のLPF7は入力信号が第2のvCo3の入力に混
入するのを防ぐ働きをしている。また、上記位相比較手
段4は通常用いられるEx−OR回路等の他の論理回路
であってもよい。
次に、上記構成の安定化電圧発振器の動作を説明する。
まず、上記第1および第2のvCo2,3は同じ中心周
波数で発振するように設定されているものとする。ここ
で、その第1および第2のvCo2.3が形成されてい
る半導体素子に電源が投入されると、第2のvCo3の
出力からは所定発振周波数の信号が出力される。このと
き、その発振周波数の中心が変動していると、位相比較
手段4からはその変動分に対応する矩形波信号が出力さ
れ、この矩形波信号は第1のLPF5にて積分されて平
滑化され、直流電圧ΔVにされる。この直流電圧ΔVは
、増幅器6にて所定レベルとされ、第2のvCo3の発
振周波数の補正値とされると共に、第1のvCo2の発
振周波数の補正値とされる。すなわち、第1のvCo2
の中心周波数の発振条件が第2のvCo3のそれと同じ
であるため、その補正値は第1のvCo2の中心周波数
の変動に対応していると言えるからである。
波数で発振するように設定されているものとする。ここ
で、その第1および第2のvCo2.3が形成されてい
る半導体素子に電源が投入されると、第2のvCo3の
出力からは所定発振周波数の信号が出力される。このと
き、その発振周波数の中心が変動していると、位相比較
手段4からはその変動分に対応する矩形波信号が出力さ
れ、この矩形波信号は第1のLPF5にて積分されて平
滑化され、直流電圧ΔVにされる。この直流電圧ΔVは
、増幅器6にて所定レベルとされ、第2のvCo3の発
振周波数の補正値とされると共に、第1のvCo2の発
振周波数の補正値とされる。すなわち、第1のvCo2
の中心周波数の発振条件が第2のvCo3のそれと同じ
であるため、その補正値は第1のvCo2の中心周波数
の変動に対応していると言えるからである。
また、上述では、電源投入時を例にして説明したが、周
囲温度変化や時間経過に伴ってその中心周波数の発振が
変動した場合も、全く同様にてその補正値が得られる。
囲温度変化や時間経過に伴ってその中心周波数の発振が
変動した場合も、全く同様にてその補正値が得られる。
このようにして、中心周波数の変動分が第2のvCo3
にて得られ、その変動分を補正するための値が位相比較
手段4および第1のLPF5にて得られる。そして、第
1のvCo2に入力信号があると、第1のvCo2から
はその入力信号に応じた中心周波数の発振が行なわれる
が、その入力信号に第2のLPF7を介して補正値(直
流電圧)が加わるため、第1のvCo2ではその補正値
と入力信号とに応じた中心周波数の発振が行なわれる。
にて得られ、その変動分を補正するための値が位相比較
手段4および第1のLPF5にて得られる。そして、第
1のvCo2に入力信号があると、第1のvCo2から
はその入力信号に応じた中心周波数の発振が行なわれる
が、その入力信号に第2のLPF7を介して補正値(直
流電圧)が加わるため、第1のvCo2ではその補正値
と入力信号とに応じた中心周波数の発振が行なわれる。
しかも、その補正値は、種々外的要因にて変わり、第1
のvCo2の発振中心周波数を一定とする値に変化する
ため、第1のvCo2の発振は安定したものにされる。
のvCo2の発振中心周波数を一定とする値に変化する
ため、第1のvCo2の発振は安定したものにされる。
第2図は、この発明の変形実施例を示す安定化電圧制御
発振器の概略的回路ブロック図である。
発振器の概略的回路ブロック図である。
なお、図中、第1図と同一部分には同一符号を付し重複
説明を省略する。
説明を省略する。
この例の場合、上記第2のフィルタ7に代えて差動増幅
器8が用いられている。差動増幅器8は反転増幅器であ
り、この反転増幅器の非反転入力端子には入力信号が入
力され、非反転入力端子には増幅器6にて得られた所定
レベルの直流電圧が入力され、出力端子の出力は第1の
電圧制御発振器2の入力とされる。なお、第2の電圧制
御発振器3には、その増幅器6にて得られた所定レベル
の直流電圧が入力される。
器8が用いられている。差動増幅器8は反転増幅器であ
り、この反転増幅器の非反転入力端子には入力信号が入
力され、非反転入力端子には増幅器6にて得られた所定
レベルの直流電圧が入力され、出力端子の出力は第1の
電圧制御発振器2の入力とされる。なお、第2の電圧制
御発振器3には、その増幅器6にて得られた所定レベル
の直流電圧が入力される。
したがって、上記差動増幅器8においては、入力信号に
対し、位相比較手段4にて得られた変動分の直流電圧Δ
Vが加算、あるいは減算される。
対し、位相比較手段4にて得られた変動分の直流電圧Δ
Vが加算、あるいは減算される。
そして、入力信号がその変動分だけ補正されて第1の電
圧制御発振器2に入力されるため、その第1の電圧制御
発振器2は前実施例同様に発振中心周波数の変動が抑え
られる。
圧制御発振器2に入力されるため、その第1の電圧制御
発振器2は前実施例同様に発振中心周波数の変動が抑え
られる。
なお、上記二つの実施例では、第1および第2の電圧制
御発振器2,3は一つのモノリシック上に形成されてい
るが、別々であってもよい、すなわち、それら第1およ
び第2の電圧制御発振器2゜3が数1程度離れて構成さ
れても、それらの周りの環境は同程度であるとみなすこ
とができるからである。
御発振器2,3は一つのモノリシック上に形成されてい
るが、別々であってもよい、すなわち、それら第1およ
び第2の電圧制御発振器2゜3が数1程度離れて構成さ
れても、それらの周りの環境は同程度であるとみなすこ
とができるからである。
[発明の効果]
以上説明したように、この発明の安定化電圧制御発振器
によれば、一方のvCoを信号伝達用とし、他方のvC
oを制御用(発振安定化用)とし、この制御用vCOに
て中心周波数の発振変動分を得ると共に、その変動分に
て信号伝達用vCOの中心周波数の発振を補正するよう
にしたので1発振周波数がより安定し、電源投入時や周
囲温度変化等による発振中心周波数の変動を抑制するこ
とができる。
によれば、一方のvCoを信号伝達用とし、他方のvC
oを制御用(発振安定化用)とし、この制御用vCOに
て中心周波数の発振変動分を得ると共に、その変動分に
て信号伝達用vCOの中心周波数の発振を補正するよう
にしたので1発振周波数がより安定し、電源投入時や周
囲温度変化等による発振中心周波数の変動を抑制するこ
とができる。
第1図はこの発明の一実施例を示す安定化電圧制御発振
器の概略的回路ブロック図、第2図はこの発明の変形実
施例を示す安定化電圧制御発振器の概略的回路ブロック
図、第3図は従来の電圧制御発振器による発振周波数の
変動を説明するためのグラフ図である。 図中、1は半導体パッケージ、2は第1のvCO(電圧
制御発振器)、3は第2のvCO14は位相比較手段、
4aは遅延回路、4bは2アンド回路、5は第1のLP
FC低域フィルタ)、7は第2のLPF(フィルタ)、
8は差動増幅器である。 特許出願人 株式会社富士通ゼネラル代理人 弁理士
大 原 拓 化3図 電源投入
器の概略的回路ブロック図、第2図はこの発明の変形実
施例を示す安定化電圧制御発振器の概略的回路ブロック
図、第3図は従来の電圧制御発振器による発振周波数の
変動を説明するためのグラフ図である。 図中、1は半導体パッケージ、2は第1のvCO(電圧
制御発振器)、3は第2のvCO14は位相比較手段、
4aは遅延回路、4bは2アンド回路、5は第1のLP
FC低域フィルタ)、7は第2のLPF(フィルタ)、
8は差動増幅器である。 特許出願人 株式会社富士通ゼネラル代理人 弁理士
大 原 拓 化3図 電源投入
Claims (3)
- (1)2回路の電圧制御発振器のうち、入力信号の伝達
に用いられる第1の電圧制御発振器と、この第1の電圧
制御発振器の発振周波数の制御に用いられる第2の電圧
制御発振器と、 この第2の電圧制御発振器の出力信号を所定に遅延し、
この遅延信号と現に出力されている信号とを比較してそ
の第2の電圧制御発振器における発振周波数の変動分を
得る位相比較手段と、この比較結果にて得られた変動分
の信号を平滑化して直流電圧にする第1のフィルタと、 前記第1および第2の電圧制御発振器の入力間に設けら
れ、前記直流電圧をその第1の電圧制御発振器の補正値
とし、かつ、第2の電圧制御発振器における前記入力信
号の混入を防ぐ第2のフィルタとを備え、 前記変動分に基づいて前記第1の電圧制御発振器におけ
る発振中心周波数の変動を抑制するようにしたことを特
徴とする安定化電圧制御発振器。 - (2)前記第2のフィルタに代えて差動増幅器が用いら
れ、この差動増幅器は入力信号と前記直流電圧とを加算
、あるいは減算し、この結果を所定増幅して前記第1の
電圧制御発振器に入力する請求項(1)記載の安定化電
圧制御発振器。 - (3)前記第1よび第2の電圧制御発振器は一つのモノ
リシック上に形成されている請求項(1)または(2)
記載の安定化電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193184A JPH0242818A (ja) | 1988-08-02 | 1988-08-02 | 安定化電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193184A JPH0242818A (ja) | 1988-08-02 | 1988-08-02 | 安定化電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0242818A true JPH0242818A (ja) | 1990-02-13 |
Family
ID=16303702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63193184A Pending JPH0242818A (ja) | 1988-08-02 | 1988-08-02 | 安定化電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0242818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06500443A (ja) * | 1990-08-29 | 1994-01-13 | モトローラ・インコーポレーテッド | 低周波数オフセット混合vcoを使用した周波数変調シンセサイザ |
-
1988
- 1988-08-02 JP JP63193184A patent/JPH0242818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06500443A (ja) * | 1990-08-29 | 1994-01-13 | モトローラ・インコーポレーテッド | 低周波数オフセット混合vcoを使用した周波数変調シンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909474A (en) | Phase-locked loop system | |
| JPH02244820A (ja) | Pll回路 | |
| US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
| EP0563945A1 (en) | Phase locked loop | |
| JPH06216767A (ja) | 安定化位相弁別器を備えるフェーズロックドループ用回路 | |
| US6933793B2 (en) | Method of overtone selection and level control in an integrated circuit CMOS negative resistance oscillator to achieve low jitter | |
| JPH0242818A (ja) | 安定化電圧制御発振器 | |
| JPH0242817A (ja) | 安定化電圧制御発振器 | |
| US7453323B2 (en) | Circuit, control system, IC, transmitting and receiving apparatus, control method and program | |
| US6326850B1 (en) | High frequency signal generator from a horological time base | |
| JP2911269B2 (ja) | Pll周波数シンセサイザ | |
| US20050017773A1 (en) | Phase locked loop circuit | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH01222519A (ja) | 発振回路の制御方式 | |
| JPH10256899A (ja) | 無調整化電圧制御発振回路 | |
| JP3564424B2 (ja) | Pll回路 | |
| JPH09200046A (ja) | 位相差制御pll回路 | |
| JPS63128816A (ja) | Pll回路 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JPH0748659B2 (ja) | 位相同期発振器 | |
| JPH02246422A (ja) | 位相同期ループ回路 | |
| JPS5850055B2 (ja) | 可変周波数発振器 | |
| JPS623945Y2 (ja) | ||
| JPH05145339A (ja) | デイジタル温度補償水晶発振器 | |
| JPH02162407A (ja) | 制御装置 |