JPH02246499A - 試験・診断割込み処理方法および装置 - Google Patents
試験・診断割込み処理方法および装置Info
- Publication number
- JPH02246499A JPH02246499A JP6601989A JP6601989A JPH02246499A JP H02246499 A JPH02246499 A JP H02246499A JP 6601989 A JP6601989 A JP 6601989A JP 6601989 A JP6601989 A JP 6601989A JP H02246499 A JPH02246499 A JP H02246499A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- test
- control device
- diagnosis
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Bus Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
内部バスを介して接続される中央制御装置、主記憶装置
およびチャネル制御装置を有し、該チャネル制御装置の
配下にはチャネルバスを介して、前記中央制御装置によ
り試験・診断される複数の入出力制御装置を有するコン
ピュータシステムにおける試験・診断割込み処理に関し
、 試験・診断コマンドに対する応答をなす正当な割込みか
否かを識別可能とすることを目的とし、前記内部バスお
よび前記チャネルバスとの間で情報の授受を行う一致検
出手段を設け、前記中央制御装置からの試験・診断コマ
ンドに対する応答としての割込み要求が発生したことが
前記チャネル制御装置によって検出されたときに起動さ
れ、当該試験・診断コマンドの対象となった前記入出力
制御装置に対し予め割り当てた固有のアドレスを前記チ
ャネルバス側から入力し、他方当該割込みに用いられる
固有のアドレスを前記内部バス側から入力し、両液固有
のアドレスが一致したことを検出したとき正当な割込み
信号として前記中央制御装置に通知するように構成する
。
およびチャネル制御装置を有し、該チャネル制御装置の
配下にはチャネルバスを介して、前記中央制御装置によ
り試験・診断される複数の入出力制御装置を有するコン
ピュータシステムにおける試験・診断割込み処理に関し
、 試験・診断コマンドに対する応答をなす正当な割込みか
否かを識別可能とすることを目的とし、前記内部バスお
よび前記チャネルバスとの間で情報の授受を行う一致検
出手段を設け、前記中央制御装置からの試験・診断コマ
ンドに対する応答としての割込み要求が発生したことが
前記チャネル制御装置によって検出されたときに起動さ
れ、当該試験・診断コマンドの対象となった前記入出力
制御装置に対し予め割り当てた固有のアドレスを前記チ
ャネルバス側から入力し、他方当該割込みに用いられる
固有のアドレスを前記内部バス側から入力し、両液固有
のアドレスが一致したことを検出したとき正当な割込み
信号として前記中央制御装置に通知するように構成する
。
本発明は内部バスを介して接続される中央制御装置、主
記憶装置およびチャネル制御装置を有し、該チャネル制
御装置の配下にはチャネルバスを介して、前記中央制御
装置により試験・診断される複数の入出力制御装置を有
するコンピュータシステムにおける試験・診断割込み処
理方法および装置に関する。
記憶装置およびチャネル制御装置を有し、該チャネル制
御装置の配下にはチャネルバスを介して、前記中央制御
装置により試験・診断される複数の入出力制御装置を有
するコンピュータシステムにおける試験・診断割込み処
理方法および装置に関する。
コンピュータを中核とするコンピュータシステムでは信
顛性向上のために試験・診断は欠かせない。したがって
コンピュータを中核とする例えば電子交換機システムに
おいても定期的に試験・診断が行われる０本発明は例え
ば電子交換機内の試験・診断における割込み処理につい
て述べる０割込み処理が必要なのは次の理由による。電
子交換機における上記のコンピュータをなす中央制御装
置（ＣＣ）は、ネットワークに対して回線交換接続等の
オンライン処理を実行しながら、一方において該中央制
御装置の配下に置かれる複数の入出力制御装置等に対し
試験・診断を実行する。これは試験・診断のためのコマ
ンドを送出することにより行われるが、このコマンド実
行と上記のオンライン処理とは明確に区別しなければな
らない。
顛性向上のために試験・診断は欠かせない。したがって
コンピュータを中核とする例えば電子交換機システムに
おいても定期的に試験・診断が行われる０本発明は例え
ば電子交換機内の試験・診断における割込み処理につい
て述べる０割込み処理が必要なのは次の理由による。電
子交換機における上記のコンピュータをなす中央制御装
置（ＣＣ）は、ネットワークに対して回線交換接続等の
オンライン処理を実行しながら、一方において該中央制
御装置の配下に置かれる複数の入出力制御装置等に対し
試験・診断を実行する。これは試験・診断のためのコマ
ンドを送出することにより行われるが、このコマンド実
行と上記のオンライン処理とは明確に区別しなければな
らない。
なぜなら、この区別をしないとコマンド実行の影響で本
来のオンライン処理に支障を及ぼすことになるからであ
る。そこでこのような支障が生じないように、試験・診
断コマンドに対する応答（レスポンス）は必ず割込みと
いう形で行い、オンライン処理は一時瞬断することはあ
っても、オンライン処理の流れ自体には一切影響を及ぼ
すことなく試験・診断を実行するようにしている。これ
が試験・診断における割込みの意義である。
来のオンライン処理に支障を及ぼすことになるからであ
る。そこでこのような支障が生じないように、試験・診
断コマンドに対する応答（レスポンス）は必ず割込みと
いう形で行い、オンライン処理は一時瞬断することはあ
っても、オンライン処理の流れ自体には一切影響を及ぼ
すことなく試験・診断を実行するようにしている。これ
が試験・診断における割込みの意義である。
第４図は本発明が適用されるコンピュータシステムの一
例を示す図である。コンピュータシステムＩＯは、内部
バス１６を介して接続される中央制御装置（以下、ＣＣ
とも称す）１１、主記憶装置（以下、ＭＭとも称す）１
５およびチャネル制御装置（以下、ＣＨＣとも称す）１
２を有し、ＣＩＣＩ２の配下にはチャネルバス１４を介
して、ＣＣＩＩにより試験・診断される複数の入出力制
御装置（以下、ＩＯＣとも称す）１３を有する０図では
簡略化のため２つのＩ ＯＣ（ＩＯＣＩ 、 ｌ０Ｃ２
） １３が示されている。ＩＯＣにはデイスプレィ、
メモリ装置、タイプライタ等種々の周辺装置がつながる
が図示を省略している。なお、このコンピュータシステ
ム１０が電子交換機内のものであれば、ＣＣＩＩにはス
ピーチバスＳＢを介してネットワークＮＷが接続する。
例を示す図である。コンピュータシステムＩＯは、内部
バス１６を介して接続される中央制御装置（以下、ＣＣ
とも称す）１１、主記憶装置（以下、ＭＭとも称す）１
５およびチャネル制御装置（以下、ＣＨＣとも称す）１
２を有し、ＣＩＣＩ２の配下にはチャネルバス１４を介
して、ＣＣＩＩにより試験・診断される複数の入出力制
御装置（以下、ＩＯＣとも称す）１３を有する０図では
簡略化のため２つのＩ ＯＣ（ＩＯＣＩ 、 ｌ０Ｃ２
） １３が示されている。ＩＯＣにはデイスプレィ、
メモリ装置、タイプライタ等種々の周辺装置がつながる
が図示を省略している。なお、このコンピュータシステ
ム１０が電子交換機内のものであれば、ＣＣＩＩにはス
ピーチバスＳＢを介してネットワークＮＷが接続する。
電子交換機では近年マルチプロセッサ形式でいわゆる分
散処理を行うようになっており、このような場合にはチ
ャネルアダプタＡＤＰを介して他の中央制御装置ＣＣ′
が接続し、ＣＣ′は例えばマネジメントプロセッサとし
て働く。
散処理を行うようになっており、このような場合にはチ
ャネルアダプタＡＤＰを介して他の中央制御装置ＣＣ′
が接続し、ＣＣ′は例えばマネジメントプロセッサとし
て働く。
試験・診断の実行に当っては、中央制御装置（ＣＣ）
１１が試験・診断コマンドＣＭをチャネル制御装置（Ｃ
ＨＣ） １２を経由して被試験・診断対象である１つ
の入出力制御装置（ＩＯＣ） １３、例えば１０ＣＩ
に与える。このコマンドＣＭに対する応答すなわちコマ
ンド実行終了通知としての割込みが該１０ＣＩから正し
く返送されれば、一応１０ＣＩは正常動作中とみなすこ
とができる。
１１が試験・診断コマンドＣＭをチャネル制御装置（Ｃ
ＨＣ） １２を経由して被試験・診断対象である１つ
の入出力制御装置（ＩＯＣ） １３、例えば１０ＣＩ
に与える。このコマンドＣＭに対する応答すなわちコマ
ンド実行終了通知としての割込みが該１０ＣＩから正し
く返送されれば、一応１０ＣＩは正常動作中とみなすこ
とができる。
第５図は試験・診断割込み手順の従来例を示すフローチ
ャートであり、チャネル制御装置（ＣＩＩＣ）１２は、
チャネルバス１４上に割込み要求（第４図のＲＥＱ）が
現れているか否かを検出しくステップａ）、ＲＥＱがあ
れば（有り） 、ＣｌＩＣＩ２より中央制御装置（ＣＣ
） １１へ割込み信号ＩＮＴを送出する（ステップｂ）
。
ャートであり、チャネル制御装置（ＣＩＩＣ）１２は、
チャネルバス１４上に割込み要求（第４図のＲＥＱ）が
現れているか否かを検出しくステップａ）、ＲＥＱがあ
れば（有り） 、ＣｌＩＣＩ２より中央制御装置（ＣＣ
） １１へ割込み信号ＩＮＴを送出する（ステップｂ）
。
既述のとおり、中央制御装置（ＣＣ）１１はオンライン
処理と試験・診断処理とを明確に区別して処理を実行す
るから、ＣＣＩＩが試験・診断コマンドＣＭを中央制御
装置（Ｃ）ＩＣ） １２の配下に投じたあとのレスポン
スは全て当該コマンドＣＭに対する応答としての割込み
であると解釈される。
処理と試験・診断処理とを明確に区別して処理を実行す
るから、ＣＣＩＩが試験・診断コマンドＣＭを中央制御
装置（Ｃ）ＩＣ） １２の配下に投じたあとのレスポン
スは全て当該コマンドＣＭに対する応答としての割込み
であると解釈される。
このためコマンドＣＭを投入したあとにチャネルバス１
４上に出現する信号は、正当であるか不当であるかに拘
らず全て正当な割込み（応答）であると解釈してしまい
、誤った試験・診断結果が現れるおそれがあるという問
題がある。
４上に出現する信号は、正当であるか不当であるかに拘
らず全て正当な割込み（応答）であると解釈してしまい
、誤った試験・診断結果が現れるおそれがあるという問
題がある。
実際に上記の問題は発生し、例えば入出力制御装置１０
Ｃ２に接続されたタイプライタのキーを保守者が誤って
操作してしまったような場合、しかもその直前にｌ０Ｃ
Ｉに対するコマンドＣＭが投入されていたような場合、
この誤操作に起因する信号がチャネルバス１４に出現し
て、ＣＣＩＩはｌ０ＣＩから正当な割込み信号ありと誤
認してしまう、また、そのような誤った信号は、既述の
中央制御装置ＣＣ′側からも与えられることがある。一
般にＣＣＩＩとＣＣ′とは独立に運用されているからで
ある。
Ｃ２に接続されたタイプライタのキーを保守者が誤って
操作してしまったような場合、しかもその直前にｌ０Ｃ
Ｉに対するコマンドＣＭが投入されていたような場合、
この誤操作に起因する信号がチャネルバス１４に出現し
て、ＣＣＩＩはｌ０ＣＩから正当な割込み信号ありと誤
認してしまう、また、そのような誤った信号は、既述の
中央制御装置ＣＣ′側からも与えられることがある。一
般にＣＣＩＩとＣＣ′とは独立に運用されているからで
ある。
本発明は上記問題点に鑑み、試験・診断コマンドに対す
る応答をなす正当な割込みか否かを識別可能な割込み処
理方法および装置を提供することを目的とするものであ
る。
る応答をなす正当な割込みか否かを識別可能な割込み処
理方法および装置を提供することを目的とするものであ
る。
本発明は、試験・診断コマンドＣＭに対する応答として
の割込み要求ＲＥＱが発生した場合に、当該試験・診断
コマンドの対象に対して予め割り当てられた固有のアド
レスを、チャネルバス１４上における当該割込み表示の
ために用い、また、当該試験・診断コマンドＣＭの対象
となった１０Ｃに固有のアドレスを中央制御装置（ＣＣ
） ｌ ｌ側からも送出し、チャネルバス１４側からの
固有のアドレスと内部バス１６側からの固有のアドレス
とが一致するか否かを検出する一致検出手段を形成する
。この一致検出手段はハードウェアでもソフトウェアで
も形成可能である。
の割込み要求ＲＥＱが発生した場合に、当該試験・診断
コマンドの対象に対して予め割り当てられた固有のアド
レスを、チャネルバス１４上における当該割込み表示の
ために用い、また、当該試験・診断コマンドＣＭの対象
となった１０Ｃに固有のアドレスを中央制御装置（ＣＣ
） ｌ ｌ側からも送出し、チャネルバス１４側からの
固有のアドレスと内部バス１６側からの固有のアドレス
とが一致するか否かを検出する一致検出手段を形成する
。この一致検出手段はハードウェアでもソフトウェアで
も形成可能である。
ハードウェアで構成された前記一致検出手段は、内部バ
ス１６およびチャネルバス１４との間で情報の授受を行
い、中央制御装置（ＣＣ） ｌ １からの試験・診断コ
マンドＣＭに対する応答としての割込み要求ＲＥＱが発
生したことがチャネル制御装置（ＣＨＣ） １２によっ
て検出されたときに起動され、当該試験・診断コマンド
ＣＭの対象となった入出力制御装置（ＩＯＣ） １３に
対し予め割り当てた固有のアドレスＣｌ０Ａ）をチャネ
ルバス１４より取り込み、他方当該割込みに用いられる
固有のアドレスを内部バス１６側より取り込み、両液固
有のアドレスが一致したことを検出したとき正当な割込
み信号ＩＮＴとして中央制御装置１１に通知するものと
する。
ス１６およびチャネルバス１４との間で情報の授受を行
い、中央制御装置（ＣＣ） ｌ １からの試験・診断コ
マンドＣＭに対する応答としての割込み要求ＲＥＱが発
生したことがチャネル制御装置（ＣＨＣ） １２によっ
て検出されたときに起動され、当該試験・診断コマンド
ＣＭの対象となった入出力制御装置（ＩＯＣ） １３に
対し予め割り当てた固有のアドレスＣｌ０Ａ）をチャネ
ルバス１４より取り込み、他方当該割込みに用いられる
固有のアドレスを内部バス１６側より取り込み、両液固
有のアドレスが一致したことを検出したとき正当な割込
み信号ＩＮＴとして中央制御装置１１に通知するものと
する。
また本発明の手法をソフトウェアで実現するならば、
（１）中央制御装置１１から前記複数の入出力制御装置
１３のうちの１つに試験・診断コマンドＣＭを送出し、 （ＩＩ）該試験・診断コマンド（ＣＭ）に対する応答と
しての割込み要求ＲＥＱが発生したことをチャネル制御
装置１２にて検出したときこの割込み要求ＲＥＱの発生
を中央制御装置１１に通知すると共に、当該割込みに用
いられる固有のアドレスを主記憶装置１５に書き込み、 （１）上記（ＩＩ）で書き込まれた固有のアドレスが、
当該試験・診断コマンドＣＭの対象となった入出力制御
装置１３に予め割り当てた固有のアドレスであるか否か
を中央制御装置１１において検出し、検出の結果、両固
有のアドレスが一致したとき正当な割込みとし、不一致
のときは当該割込みはないものとする。
１３のうちの１つに試験・診断コマンドＣＭを送出し、 （ＩＩ）該試験・診断コマンド（ＣＭ）に対する応答と
しての割込み要求ＲＥＱが発生したことをチャネル制御
装置１２にて検出したときこの割込み要求ＲＥＱの発生
を中央制御装置１１に通知すると共に、当該割込みに用
いられる固有のアドレスを主記憶装置１５に書き込み、 （１）上記（ＩＩ）で書き込まれた固有のアドレスが、
当該試験・診断コマンドＣＭの対象となった入出力制御
装置１３に予め割り当てた固有のアドレスであるか否か
を中央制御装置１１において検出し、検出の結果、両固
有のアドレスが一致したとき正当な割込みとし、不一致
のときは当該割込みはないものとする。
第１図は本発明に係る試験・診断割込み装置とその周辺
を示す図である。なお、企図を通じて同様の構成要素に
は同一の参照番号または記号を付して示す、前述した第
４図のコンピュータシステム１０と異なるのは、一致検
出手段２１が付加されたことである。この一致検出手段
２１はいわゆるコンパレータとして構成され、内部バス
１６側からの前記固有のアドレスＩＯＡを取り込む第２
レジスタと、チャネルバス１４上からの該固有のアドレ
スＩＯＡを取り込む第２レジスタとを内蔵し、両レジス
タの内容が一致しているか否かを比較する。これらＩＯ
Ａのレジスタへの取込みは、チャネル制御装置（ＣＨＣ
） １２が割込み要求ＲＥＱの出現を検出したときであ
る。そして当該割込みに用いられる固有のアドレスＩＯ
Ａが上記第２レジスタに格納される。
を示す図である。なお、企図を通じて同様の構成要素に
は同一の参照番号または記号を付して示す、前述した第
４図のコンピュータシステム１０と異なるのは、一致検
出手段２１が付加されたことである。この一致検出手段
２１はいわゆるコンパレータとして構成され、内部バス
１６側からの前記固有のアドレスＩＯＡを取り込む第２
レジスタと、チャネルバス１４上からの該固有のアドレ
スＩＯＡを取り込む第２レジスタとを内蔵し、両レジス
タの内容が一致しているか否かを比較する。これらＩＯ
Ａのレジスタへの取込みは、チャネル制御装置（ＣＨＣ
） １２が割込み要求ＲＥＱの出現を検出したときであ
る。そして当該割込みに用いられる固有のアドレスＩＯ
Ａが上記第２レジスタに格納される。
第２図は第１図に示す装置の動作説明に用いるフローチ
ャートである。ただし、動作の一例を示すものである。
ャートである。ただし、動作の一例を示すものである。
第２図のステップ中、ステップｂおよびステップｆは、
それぞれ第５図のステップａおよびステップｂに対応す
る。
それぞれ第５図のステップａおよびステップｂに対応す
る。
第２図のステップａでは試験・診断コマンドＣＭを発し
た中央制御装置（ＣＧ） １１が、当該コマンドＣＭの
対象となった１つの入出力制御装置（ＩＯＣ） １３に
割り当てられた固をのアドレスＩＯＡを登録する。この
登録は主記憶装置（ＭＭ）１５上に行われるのが好まし
い。
た中央制御装置（ＣＧ） １１が、当該コマンドＣＭの
対象となった１つの入出力制御装置（ＩＯＣ） １３に
割り当てられた固をのアドレスＩＯＡを登録する。この
登録は主記憶装置（ＭＭ）１５上に行われるのが好まし
い。
ステップｂではチャネル制御装置（ＣＨＣ） １２がチ
ャネルバス１４上の割込み要求ＲＥＱの有無を監視する
。
ャネルバス１４上の割込み要求ＲＥＱの有無を監視する
。
割込み要求ＲＥＱがあったとき、ステップＣでは、当該
割込みに用いられる固有のアドレス１０Ａを一致検出手
段２１内に取り込む。またこれと同時に、ステップａで
登録された固有のアドレスＩＯＡを、主記憶装置（ＭＭ
）１５より一致検出手段２１内に取り込む。
割込みに用いられる固有のアドレス１０Ａを一致検出手
段２１内に取り込む。またこれと同時に、ステップａで
登録された固有のアドレスＩＯＡを、主記憶装置（ＭＭ
）１５より一致検出手段２１内に取り込む。
ステップｄでは、ステップＣで取り込まれた両固有のア
ドレスＩＯＡを一致検出手段２１内で比較し、両者が一
致するか否かを検出する。一致すれば、ステップｆにて
正当な割込み信号ＩＮＴとして中央制御装置（ＣＣ）
１１に送出する。
ドレスＩＯＡを一致検出手段２１内で比較し、両者が一
致するか否かを検出する。一致すれば、ステップｆにて
正当な割込み信号ＩＮＴとして中央制御装置（ＣＣ）
１１に送出する。
ステップｄの結果が不一致であれば、ステップｅにおい
て割込みのリセット（廃棄）を行い、ステップｂに戻る
０割込み要求のＲＥＱがあればそれが正当か否かに拘ら
ず、チャネル制御装置（Ｃ）ＩＣ） １２は１内のステ
ータスレジスタ（図示せず）にフラグを立てる。このフ
ラグが立ったままであると次に来るべき割込み要求ＲＥ
Ｑの受付けが拒否されてしまう。そこで不当な割込みで
あると判明したときは、上記の割込みのリセット（廃棄
）を行う。すなわち上記ステータスレジスタ内のフラグ
をリセットする。ＣＨＣ１２は１内にタイマーを備え、
試験・診断コマンドＣＭに対する割込み要求ＲＥＱが一
定時間内に発生しなかったとき、異常事態ありとしてＣ
ＣＩＩに通知する。
て割込みのリセット（廃棄）を行い、ステップｂに戻る
０割込み要求のＲＥＱがあればそれが正当か否かに拘ら
ず、チャネル制御装置（Ｃ）ＩＣ） １２は１内のステ
ータスレジスタ（図示せず）にフラグを立てる。このフ
ラグが立ったままであると次に来るべき割込み要求ＲＥ
Ｑの受付けが拒否されてしまう。そこで不当な割込みで
あると判明したときは、上記の割込みのリセット（廃棄
）を行う。すなわち上記ステータスレジスタ内のフラグ
をリセットする。ＣＨＣ１２は１内にタイマーを備え、
試験・診断コマンドＣＭに対する割込み要求ＲＥＱが一
定時間内に発生しなかったとき、異常事態ありとしてＣ
ＣＩＩに通知する。
第３図は本発明に係る試験・診断割込み方法のフローチ
ャートであり、第１図の一致検出手段２１は導入せずに
（第４図と等価）行う０本フローチャートにおいて中央
制御装置（ＣＧ） １１から複数の入出力制御装置（Ｉ
ＯＣ） １３のうちの１つに試験・診断コマンドＣＭが
送出されたことにより開始する。本図のステップａは第
２図で説明したステップｂと等価である。ステップｂで
はこの割込み要求ＲＥＱが発生すると、チャネル制御装
置（ＣＨＣ） １２はこれをＣＣＩＩに通知すると共に
当該割込みに用いる固有のアドレスＩＯＡを主記憶装置
（ＭＭ）１５内の所定のエリアに書き込む。
ャートであり、第１図の一致検出手段２１は導入せずに
（第４図と等価）行う０本フローチャートにおいて中央
制御装置（ＣＧ） １１から複数の入出力制御装置（Ｉ
ＯＣ） １３のうちの１つに試験・診断コマンドＣＭが
送出されたことにより開始する。本図のステップａは第
２図で説明したステップｂと等価である。ステップｂで
はこの割込み要求ＲＥＱが発生すると、チャネル制御装
置（ＣＨＣ） １２はこれをＣＣＩＩに通知すると共に
当該割込みに用いる固有のアドレスＩＯＡを主記憶装置
（ＭＭ）１５内の所定のエリアに書き込む。
ステップＣでは、ＭＭ１５に書き込まれた固有のアドレ
スＩＯＡをＣＣＩＩが回収する。
スＩＯＡをＣＣＩＩが回収する。
ステップｄを経てステップｅでは、ＣＣＩ １が今行っ
ている試験・診断コマンドＣＭの対象となっているＩＯ
Ｃに割り当てられた固有のアドレスＩＯＡをＣＣＩＩが
自ら把握しているから、このＩＯＡとＭＭ１５の所定エ
リアからＣＣＩＩが回収したＩＯＡとを比較する。比較
の結果が一致すれば正当な割込みとしてＬ？２ 識し、
不一致ならば割込みなしと判断する。このようにＣＣＩ
Ｉは自ら割込みの正当性をチエツクするから、第４図に
示した割込み信号ＩＮＴの送出はない。
ている試験・診断コマンドＣＭの対象となっているＩＯ
Ｃに割り当てられた固有のアドレスＩＯＡをＣＣＩＩが
自ら把握しているから、このＩＯＡとＭＭ１５の所定エ
リアからＣＣＩＩが回収したＩＯＡとを比較する。比較
の結果が一致すれば正当な割込みとしてＬ？２ 識し、
不一致ならば割込みなしと判断する。このようにＣＣＩ
Ｉは自ら割込みの正当性をチエツクするから、第４図に
示した割込み信号ＩＮＴの送出はない。
上記ステップｄは、ＣＩＣＩ２内の前述したステータス
レジスタ内にセットしたフラグを無条件にリセットする
ことを意味する。これにより、次に来る割込み要求ＲＥ
Ｑを即刻受付は可能状態にする。
レジスタ内にセットしたフラグを無条件にリセットする
ことを意味する。これにより、次に来る割込み要求ＲＥ
Ｑを即刻受付は可能状態にする。
なおＲＥＱが返ってこない場合、タイマーによるタイム
アウトをもって異常とすることは前述したのと変わらな
い。
アウトをもって異常とすることは前述したのと変わらな
い。
以上説明したように本発明によれば、試験・診断コマン
ドに対する応答をなす割込みが正当な割込みであるか否
かの判断を加えており、試験・診断の信頼性を向上させ
ることができる渉
ドに対する応答をなす割込みが正当な割込みであるか否
かの判断を加えており、試験・診断の信頼性を向上させ
ることができる渉
第１図は本発明に係る試験・診断割込み装置とその周辺
を示す図、 第２図は第１図に示す装置の動作説明に用いるフローチ
ャート、 第３図は本発明に係る試験・診断割込み方法のフローチ
ャート、 第４図は本発明が適用されるコンピュータシステムの一
例を示す図、 第５図は試験・診断割込み手順の従来例を示すフローチ
ャートである。 図において、 １１・・・中央制御装置、 １２・・・チャネル制御装置、 １３・・・入出力制御装置、 １４・・・チャネルバス、 １５・・・主記憶装置、
１６・・・内部バス、 ＲＥＱ・・・割込み要求、
ＩＮＴ・・・割込み信号、 ＣＭ・・・試験・診断コマンド。 本発明１こ係る試験・診断割込み装置とその周辺を示す
口筒１ 目 ２１・・・一致検出９以 第１図に示Ｔ装置の動作説明に 用いるフローチャート 第２＠ 本発明に係る試験・診断 割込み方法のフローチャート 第３回
を示す図、 第２図は第１図に示す装置の動作説明に用いるフローチ
ャート、 第３図は本発明に係る試験・診断割込み方法のフローチ
ャート、 第４図は本発明が適用されるコンピュータシステムの一
例を示す図、 第５図は試験・診断割込み手順の従来例を示すフローチ
ャートである。 図において、 １１・・・中央制御装置、 １２・・・チャネル制御装置、 １３・・・入出力制御装置、 １４・・・チャネルバス、 １５・・・主記憶装置、
１６・・・内部バス、 ＲＥＱ・・・割込み要求、
ＩＮＴ・・・割込み信号、 ＣＭ・・・試験・診断コマンド。 本発明１こ係る試験・診断割込み装置とその周辺を示す
口筒１ 目 ２１・・・一致検出９以 第１図に示Ｔ装置の動作説明に 用いるフローチャート 第２＠ 本発明に係る試験・診断 割込み方法のフローチャート 第３回
Claims (1)
- 【特許請求の範囲】 １、内部バス（１６）を介して接続される中央制御装置
（１１）、主記憶装置（１５）およびチャネル制御装置
（１２）を有し、該チャネル制御装置（１２）の配下に
はチャネルバス（１４）を介して、前記中央制御装置（
１１）により試験・診断される複数の入出力制御装置（
１３）を有するコンピュータシステム（１０）における
試験・診断割込み処理方法において、 前記中央制御装置（１１）から前記複数の入出力制御装
置（１３）のうちの１つに試験・診断コマンド（ＣＭ）
を送出する第１ステップと、 該試験・診断コマンド（ＣＭ）に対する応答としての割
込み要求（ＲＥＱ）が発生したことを前記チャネル制御
装置（１２）にて検出したときこの割込み要求（ＲＥＱ
）の発生を前記中央制御装置（１１）に通知すると共に
、当該割込みに用いられる固有のアドレスを前記主記憶
装置（１５）に書き込む第２ステップと、 該第２ステップで書き込まれた前記固有のアドレスが、
当該試験・診断コマンド（ＣＭ）の対象となった前記入
出力制御装置（１３）に予め割り当てた固有のアドレス
であるか否かを前記中央制御装置（１１）において検出
する第３ステップとを有し、該第３ステップでの比較が
一致したとき正当な割込みとし、不一致のときは当該割
込みはないものとすることを特徴とする試験・診断割込
み処理方法。 ２、内部バス（１６）を介して接続される中央制御装置
（１１）、主記憶装置（１５）およびチャネル制御装置
（１２）を有し、該チャネル制御装置（１２）の配下に
はチャネルバス（１４）を介して、前記中央制御装置（
１１）により試験・診断される複数の入出力制御装置（
１３）を有するコンピュータシステム（１０）における
試験・診断割込み処理装置において、 前記内部バス（１６）および前記チャネルバス（１４）
との間で情報の授受を行う一致検出手段（２１）を設け
、前記中央制御装置（１１）からの試験・診断コマンド
（ＣＭ）に対する応答としての割込み要求（ＲＥＱ）が
発生したことが前記チャネル制御装置（１２）によって
検出されたときに起動され、 当該試験・診断コマンド（ＣＭ）の対象となった前記入
出力制御装置（１３）に対し予め割り当てた固有のアド
レスを前記チャネルバス（１４）側から入力し、他方当
該割込みに用いられる固有のアドレスを前記内部バス（
１６）側から入力し、両該固有のアドレスが一致したこ
とを検出したとき正当な割込み信号（ＩＮＴ）として前
記中央制御装置（１１）に通知することを特徴とする試
験・診断割込み処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066019A JP2580030B2 (ja) | 1989-03-20 | 1989-03-20 | 試験・診断割込み処理方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066019A JP2580030B2 (ja) | 1989-03-20 | 1989-03-20 | 試験・診断割込み処理方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246499A true JPH02246499A (ja) | 1990-10-02 |
| JP2580030B2 JP2580030B2 (ja) | 1997-02-12 |
Family
ID=13303802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066019A Expired - Lifetime JP2580030B2 (ja) | 1989-03-20 | 1989-03-20 | 試験・診断割込み処理方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580030B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006192603A (ja) * | 2005-01-11 | 2006-07-27 | Oki Data Corp | 画像形成装置 |
-
1989
- 1989-03-20 JP JP1066019A patent/JP2580030B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006192603A (ja) * | 2005-01-11 | 2006-07-27 | Oki Data Corp | 画像形成装置 |
| US7859555B2 (en) | 2005-01-11 | 2010-12-28 | Oki Data Corporation | Image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580030B2 (ja) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996750B2 (en) | Methods and apparatus for computer bus error termination | |
| US4549296A (en) | Device for reporting error conditions occurring in adapters, to the data processing equipment central control unit | |
| JP3711871B2 (ja) | Ｐｃｉバスの障害解析容易化方式 | |
| JPH02246499A (ja) | 試験・診断割込み処理方法および装置 | |
| JP2006172218A (ja) | コンピュータシステム及びシステム監視プログラム | |
| JP3127941B2 (ja) | 二重化装置 | |
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JP2003337758A (ja) | 二重化メモリシステム | |
| JPH0250244A (ja) | 入出力制御用アダプタ | |
| JP2645021B2 (ja) | バス異常検査システム | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JP3624051B2 (ja) | 情報処理装置 | |
| JPH03160529A (ja) | 二重化計算機システム | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS6218943B2 (ja) | ||
| JPH077344B2 (ja) | 障害プロセッサ判別方法 | |
| JPH08249200A (ja) | 冗長系計算機システム | |
| JPH0215352A (ja) | 擬似障害代替診断方式 | |
| JPH0750451B2 (ja) | 情報処理装置 | |
| JPH03204735A (ja) | 競合動作試験方式 |