JPH077344B2 - 障害プロセッサ判別方法 - Google Patents
障害プロセッサ判別方法Info
- Publication number
- JPH077344B2 JPH077344B2 JP1319634A JP31963489A JPH077344B2 JP H077344 B2 JPH077344 B2 JP H077344B2 JP 1319634 A JP1319634 A JP 1319634A JP 31963489 A JP31963489 A JP 31963489A JP H077344 B2 JPH077344 B2 JP H077344B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- processors
- normal
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセッサが共通バスに接続される構
成のマルチプロセッサシステムにおける障害プロセッサ
の判別方法に関する。
成のマルチプロセッサシステムにおける障害プロセッサ
の判別方法に関する。
マルチプロセッサシステムにおいて、いずれかのプロセ
ッサで障害が発生した場合に、残りのプロセッサがプロ
グラムに割込み、プログラムのレベルで障害となってい
るプロセッサを復帰させるのが一般的である。この場
合、従来は、いずれかのプロセッサで障害が発生する
と、該プロセッサは他の正常動作している各プロセッサ
に割込み信号を送出し、該割込み信号を受けて、正常動
作している各プロセッサは障害プロセッサを判別してい
た。なお、この種の方式に関連する技術は、例えば特開
昭62-251866号公報に記載されている。
ッサで障害が発生した場合に、残りのプロセッサがプロ
グラムに割込み、プログラムのレベルで障害となってい
るプロセッサを復帰させるのが一般的である。この場
合、従来は、いずれかのプロセッサで障害が発生する
と、該プロセッサは他の正常動作している各プロセッサ
に割込み信号を送出し、該割込み信号を受けて、正常動
作している各プロセッサは障害プロセッサを判別してい
た。なお、この種の方式に関連する技術は、例えば特開
昭62-251866号公報に記載されている。
上記従来技術は、１個のプロセッサが各プロセッサ対応
に障害発生の割込み信号を必要とし、プロセッサ数の増
加とともに割込み信号線が増加するため、各々のプロセ
ッサがインタフェース信号線数が制限されるLSI1個又は
数個で実現され、しかもプロセッサ数が多いシステムで
はピンネックとなる問題があった。
に障害発生の割込み信号を必要とし、プロセッサ数の増
加とともに割込み信号線が増加するため、各々のプロセ
ッサがインタフェース信号線数が制限されるLSI1個又は
数個で実現され、しかもプロセッサ数が多いシステムで
はピンネックとなる問題があった。
本発明の目的は、マルチプロセッサシステムにおいて、
プロセッサ間の信号線数の増加を最少限に抑えて、いず
れかのプロセッサで障害が発生した場合に、残りのすべ
てのプロセッサで障害の発生したプロセッサを把持する
ことができる障害プロセッサ判別方法を提供することに
ある。
プロセッサ間の信号線数の増加を最少限に抑えて、いず
れかのプロセッサで障害が発生した場合に、残りのすべ
てのプロセッサで障害の発生したプロセッサを把持する
ことができる障害プロセッサ判別方法を提供することに
ある。
上記目的を達成するために、本発明は、複数のプロセッ
サが共通バスに接続されている構成のマルチプロセッサ
システムにおいて、各プロセッサの障害発生報告信号の
論理和をとって全プロセッサへ伝達する手段を設けると
共に、任意のプロセッサで障害が発生した時、該障害プ
ロセッサからの障害発生報告信号を伝達された残りの各
正常プロセッサがそれぞれバスアービタへバス確保要求
を送り、該バスアービタにより許可された一つの正常プ
ロセッサが共通バスの使用権を獲得し、該共通バスを用
いて障害発生元プロセッサの判別処理を実行するように
したことである。さらに、当該プロセッサは、障害発生
元プロセッサを判別すると、共通バスを用いて残りのプ
ロセッサに該障害発生元プロセッサ識別情報を伝達する
ようにしたことである。
サが共通バスに接続されている構成のマルチプロセッサ
システムにおいて、各プロセッサの障害発生報告信号の
論理和をとって全プロセッサへ伝達する手段を設けると
共に、任意のプロセッサで障害が発生した時、該障害プ
ロセッサからの障害発生報告信号を伝達された残りの各
正常プロセッサがそれぞれバスアービタへバス確保要求
を送り、該バスアービタにより許可された一つの正常プ
ロセッサが共通バスの使用権を獲得し、該共通バスを用
いて障害発生元プロセッサの判別処理を実行するように
したことである。さらに、当該プロセッサは、障害発生
元プロセッサを判別すると、共通バスを用いて残りのプ
ロセッサに該障害発生元プロセッサ識別情報を伝達する
ようにしたことである。
各プロセッサの障害発生報告信号の論理和信号を全プロ
セッサに伝達することで、あるプロセッサで障害が発生
すると、残りのプロセッサはシステムのプロセッサのい
ずれかで障害が発生したことを認識できる。この残りの
プロセッサ中の一つのプロセッサがバスアービタの制御
下でバス使用権を獲得し、共通バスを用いて障害発生元
プロセッサの判別処理を行い、さらに判別された障害発
生元プロセッサ識別情報を共通バスを用いて全プロセッ
サに伝達する。これにより、プロセッサ間の信号線数の
増加を最少限に抑えて、正常動作しているすべてのプロ
セッサが障害発生元プロセッサを的確に把握することが
できる。
セッサに伝達することで、あるプロセッサで障害が発生
すると、残りのプロセッサはシステムのプロセッサのい
ずれかで障害が発生したことを認識できる。この残りの
プロセッサ中の一つのプロセッサがバスアービタの制御
下でバス使用権を獲得し、共通バスを用いて障害発生元
プロセッサの判別処理を行い、さらに判別された障害発
生元プロセッサ識別情報を共通バスを用いて全プロセッ
サに伝達する。これにより、プロセッサ間の信号線数の
増加を最少限に抑えて、正常動作しているすべてのプロ
セッサが障害発生元プロセッサを的確に把握することが
できる。
また、障害発生元プロセッサの判別処理を行うプロセッ
サは、バスアービタの制御下で、バス獲得本来の手順を
利用して各正常プロセッサ中から動的に選択することが
できる。
サは、バスアービタの制御下で、バス獲得本来の手順を
利用して各正常プロセッサ中から動的に選択することが
できる。
以下、本発明の一実施例について図面により詳細に説明
する。
する。
第１図は本発明の一実施例の構成図である。第１図にお
いて、複数のプロセッサ１〜ｎは、各プロセッサ間で任
意に通信等が可能な共通バス300に接続されている。バ
スアービタ200は、プロセッサ１〜ｎのバス使用権を制
御するもので、各プロセッサとはバス確保要求信号14〜
n4、バス使用許可信号15〜n5、バス使用終了信号16〜n6
を送受信する信号線により個別に接続されている。各プ
ロセッサ１〜ｎは、本発明に関係のある構成として障害
検知部11〜n1、共通バス制御部12〜n2、プロセッサ障害
割込みレジスタ13〜n3を具備している。また、論理ゲー
ト100は本発明により設けられたもので、各プロセッサ
１〜ｎから障害発生報告信号10〜n0を入力して論理和を
とり、論理和出力信号101を各プロセッサ１〜ｎに共通
に送出するものである。以下に、プロセッサ１で障害を
発生した場合を例に第１図の動作を説明する。
いて、複数のプロセッサ１〜ｎは、各プロセッサ間で任
意に通信等が可能な共通バス300に接続されている。バ
スアービタ200は、プロセッサ１〜ｎのバス使用権を制
御するもので、各プロセッサとはバス確保要求信号14〜
n4、バス使用許可信号15〜n5、バス使用終了信号16〜n6
を送受信する信号線により個別に接続されている。各プ
ロセッサ１〜ｎは、本発明に関係のある構成として障害
検知部11〜n1、共通バス制御部12〜n2、プロセッサ障害
割込みレジスタ13〜n3を具備している。また、論理ゲー
ト100は本発明により設けられたもので、各プロセッサ
１〜ｎから障害発生報告信号10〜n0を入力して論理和を
とり、論理和出力信号101を各プロセッサ１〜ｎに共通
に送出するものである。以下に、プロセッサ１で障害を
発生した場合を例に第１図の動作を説明する。
プロセッサ１の障害検出部11で障害を検出すると、障害
発生報告信号10が送出され、論理和ゲート100を介し、
各プロセッサに論理和出力101が与えられる。これによ
り、正常動作をしているプロセッサ２〜ｎは、システム
内のいずれかのプロセッサに障害が発生したことを知
る。
発生報告信号10が送出され、論理和ゲート100を介し、
各プロセッサに論理和出力101が与えられる。これによ
り、正常動作をしているプロセッサ２〜ｎは、システム
内のいずれかのプロセッサに障害が発生したことを知
る。
第２図は、論理和出力信号101を受け取った後の正常動
作をしている各プロセッサ２〜ｎの処理フローチャート
を示したものである。
作をしている各プロセッサ２〜ｎの処理フローチャート
を示したものである。
論理和出力信号101を受け取ると、正常動作をしている
プロセッサ２〜ｎは、共通バス300を用いて障害発生元
プロセッサを判別するため、各々、共通バス制御部22〜
n2から、バス確保要求信号24〜n4をバスアービタ200へ
送出し（ステップ501）、バスアービタ200からのバス使
用許可信号25〜n5を待つ（ステップ502）。バスアービ
タ200は、バス確保要求信号24〜n4を受け取ると、プロ
セッサ２〜ｎの中から一つを選択して、該選択したプロ
セッサにバス使用許可信号を送出する。ここでは、バス
アービタ200がプロセッサ２を選択し、バス使用許可信
号25をプロセッサ２に送出したとする。プロセッサ２
は、バス使用許可信号25を受け取ると、共通バス300を
用いて障害発生元プロセッサの判別処理を開始する（ス
テップ503）。
プロセッサ２〜ｎは、共通バス300を用いて障害発生元
プロセッサを判別するため、各々、共通バス制御部22〜
n2から、バス確保要求信号24〜n4をバスアービタ200へ
送出し（ステップ501）、バスアービタ200からのバス使
用許可信号25〜n5を待つ（ステップ502）。バスアービ
タ200は、バス確保要求信号24〜n4を受け取ると、プロ
セッサ２〜ｎの中から一つを選択して、該選択したプロ
セッサにバス使用許可信号を送出する。ここでは、バス
アービタ200がプロセッサ２を選択し、バス使用許可信
号25をプロセッサ２に送出したとする。プロセッサ２
は、バス使用許可信号25を受け取ると、共通バス300を
用いて障害発生元プロセッサの判別処理を開始する（ス
テップ503）。
第３図に、プロセッサ２が共通バス300を用いて障害発
生元プロセッサを判別し、それを残りのプロセッサへ伝
達する場合の各信号のタイムチャートを示す。
生元プロセッサを判別し、それを残りのプロセッサへ伝
達する場合の各信号のタイムチャートを示す。
バス使用許可信号25を受け取ったプロセッサ２は、障害
発生元プロセッサを判別するため、共通バス制御部22か
ら共通バス300を介し、送出先プロセッサ番号を指定し
て順番に、プロセッサ１〜ｎの共通バス制御部12〜n2に
障害表示データ要求コマンドを出し、その障害表示デー
タを取込む。即ち、まず、プロセッサ１〜n2の共通バス
制御部22は、送出先プロセッサ番号としてプロセッサ１
を選択し、コマンド／データバスに障害表示データ要求
コマンド２−ａを送出する。バスの方向は、“1"の場
合、プロセッサ２が送出側であり、“0"の場合、受け側
を意味する。コマンド／データ識別は、“1"の場合、デ
ータを送出し、“0"の場合、コマンドの送出を意味す
る。プロセッサ２の共通バス制御部22は、この信号をす
べて送出すると、トリガを送出し、その後、バスの方向
を“0"にする。プロセッサ１の共通バス制御部12は、障
害検出部11が出力する障害発生報告信号10を取り込み、
コマンド／データバスに障害表示データ１−ａを送出す
る。この障害表示データ１−ａをプロセッサ２の共通バ
ス制御部22が取り込む。次に、同様にして、プロセッサ
２の共通バス制御部22は、プロセッサ３を指定してコマ
ンド／データバスに障害表示データ要求コマンド２−ａ
を送出し、プロセッサ３の共通制御部32から障害表示デ
ータ３−ａを受け取る。これを繰り返し、最後にプロセ
ッサ２の共通バス制御部22は、プロセッサｎから障害表
示データｎ−ａを受け取る。このようにして、結果的に
プロセッサ２は、プロセッサ１が障害であることを認識
する。尚、プロセッサ１は障害であるが、その共通バス
制御部12は、この障害の影響を受けずに、障害表示デー
タ１−ａの送出動作を行うことができるようにする。
発生元プロセッサを判別するため、共通バス制御部22か
ら共通バス300を介し、送出先プロセッサ番号を指定し
て順番に、プロセッサ１〜ｎの共通バス制御部12〜n2に
障害表示データ要求コマンドを出し、その障害表示デー
タを取込む。即ち、まず、プロセッサ１〜n2の共通バス
制御部22は、送出先プロセッサ番号としてプロセッサ１
を選択し、コマンド／データバスに障害表示データ要求
コマンド２−ａを送出する。バスの方向は、“1"の場
合、プロセッサ２が送出側であり、“0"の場合、受け側
を意味する。コマンド／データ識別は、“1"の場合、デ
ータを送出し、“0"の場合、コマンドの送出を意味す
る。プロセッサ２の共通バス制御部22は、この信号をす
べて送出すると、トリガを送出し、その後、バスの方向
を“0"にする。プロセッサ１の共通バス制御部12は、障
害検出部11が出力する障害発生報告信号10を取り込み、
コマンド／データバスに障害表示データ１−ａを送出す
る。この障害表示データ１−ａをプロセッサ２の共通バ
ス制御部22が取り込む。次に、同様にして、プロセッサ
２の共通バス制御部22は、プロセッサ３を指定してコマ
ンド／データバスに障害表示データ要求コマンド２−ａ
を送出し、プロセッサ３の共通制御部32から障害表示デ
ータ３−ａを受け取る。これを繰り返し、最後にプロセ
ッサ２の共通バス制御部22は、プロセッサｎから障害表
示データｎ−ａを受け取る。このようにして、結果的に
プロセッサ２は、プロセッサ１が障害であることを認識
する。尚、プロセッサ１は障害であるが、その共通バス
制御部12は、この障害の影響を受けずに、障害表示デー
タ１−ａの送出動作を行うことができるようにする。
プロセッサ２は、障害発生元プロセッサ１を判別する
と、共通バス300を用いて全プロセッサへ該障害発生元
プロセッサ１の番号を伝達する。（ステップ504）。即
ち、プロセッサ２の共通バス制御部22は、送出先プロセ
ッサ番号として全プロセッサを示す番号を指定し、コマ
ンド／データバスに障害プロセッサ伝達コマンド２−ｂ
を送出し、更に障害発生元プロセッサ番号（ここではプ
ロセッサ１の番号）を送出する。これにより、各プロセ
ッサ１〜ｎの共通バス制御部12〜n2は、プロセッサ障害
割込みレジスタ13〜n3におけるプロセッサ１に相当する
ビットに“1"に設定する。
と、共通バス300を用いて全プロセッサへ該障害発生元
プロセッサ１の番号を伝達する。（ステップ504）。即
ち、プロセッサ２の共通バス制御部22は、送出先プロセ
ッサ番号として全プロセッサを示す番号を指定し、コマ
ンド／データバスに障害プロセッサ伝達コマンド２−ｂ
を送出し、更に障害発生元プロセッサ番号（ここではプ
ロセッサ１の番号）を送出する。これにより、各プロセ
ッサ１〜ｎの共通バス制御部12〜n2は、プロセッサ障害
割込みレジスタ13〜n3におけるプロセッサ１に相当する
ビットに“1"に設定する。
引き続いて、プロセッサ２は共通バス300を用いて、障
害発生元プロセッサ１の障害発生報告信号10をリセット
する（ステップ505）。即ち、プロセッサ２の共通バス
制御部22は、送出先プロセッサ番号にプロセッサ１を指
定し、コマンド／データバスに障害発生報告信号リセッ
トコマンド２−ｄを送出する。これにより、プロセッサ
１の共通バス制御部12は障害検出部11に障害発生報告信
号10のリセット指示を送り、障害検出部11はリセット動
作を行う。その後、プロセッサ２の共通バス制御部22
は、バスアービタ200へバス使用終了信号26を送出して
（ステップ506）、プロセッサ１の障害に対処すべく割
込み処理へ移行する。
害発生元プロセッサ１の障害発生報告信号10をリセット
する（ステップ505）。即ち、プロセッサ２の共通バス
制御部22は、送出先プロセッサ番号にプロセッサ１を指
定し、コマンド／データバスに障害発生報告信号リセッ
トコマンド２−ｄを送出する。これにより、プロセッサ
１の共通バス制御部12は障害検出部11に障害発生報告信
号10のリセット指示を送り、障害検出部11はリセット動
作を行う。その後、プロセッサ２の共通バス制御部22
は、バスアービタ200へバス使用終了信号26を送出して
（ステップ506）、プロセッサ１の障害に対処すべく割
込み処理へ移行する。
一方、共通バス300の使用権を獲得できないプロセッサ
３〜ｎは、論理和ゲート101の出力信号（障害発生報告
信号）101が送出され続けているかテストし（ステップ5
07）、送出されていれば、バスアービタ200からのバス
使用許可信号35〜n5を待ち続ける（ステップ502）。そ
の後、プロセッサ１の障害発生報告信号10がリセットさ
れて、論理和ゲート100の出力信号101が落ちると、プロ
セッサ３〜ｎは、自分以外のプロセッサが共通バス300
の使用権を獲得して障害発生元プロセッサの判別処理及
び該プロセッサ番号の全プロセッサへの伝達処理を終了
したことを認識して、バス確保要求信号34〜n4を落す
（ステップ508）。そして、プロセッサ３〜ｎでも、プ
ロセッサ１の障害に対処すべく割込み処理へ移行する。
３〜ｎは、論理和ゲート101の出力信号（障害発生報告
信号）101が送出され続けているかテストし（ステップ5
07）、送出されていれば、バスアービタ200からのバス
使用許可信号35〜n5を待ち続ける（ステップ502）。そ
の後、プロセッサ１の障害発生報告信号10がリセットさ
れて、論理和ゲート100の出力信号101が落ちると、プロ
セッサ３〜ｎは、自分以外のプロセッサが共通バス300
の使用権を獲得して障害発生元プロセッサの判別処理及
び該プロセッサ番号の全プロセッサへの伝達処理を終了
したことを認識して、バス確保要求信号34〜n4を落す
（ステップ508）。そして、プロセッサ３〜ｎでも、プ
ロセッサ１の障害に対処すべく割込み処理へ移行する。
なお、第１図において、論理和ゲート100は障害発生報
告信号10〜n0のワイヤード・オアとして実現してもよ
く、また、バスアービタ200はプロセッサ１〜ｎのいず
れかに含まれてもよい。
告信号10〜n0のワイヤード・オアとして実現してもよ
く、また、バスアービタ200はプロセッサ１〜ｎのいず
れかに含まれてもよい。
以上の説明から明らかな如く、本発明によれば、マルチ
プロセッサシステムにおいて、各プロセッサの障害発生
報告信号の論理和を全プロセッサが受取り、どのプロセ
ッサが障害になっているかは、いずれか一つのプロセッ
サが共通バスを用いて判別し、その結果を同じく共通バ
スを用いて全プロセッサに伝達するため、各プロセッサ
での障害発生元プロセッサの判別に要するインタフェー
ス信号数を最少限に抑えることができる。
プロセッサシステムにおいて、各プロセッサの障害発生
報告信号の論理和を全プロセッサが受取り、どのプロセ
ッサが障害になっているかは、いずれか一つのプロセッ
サが共通バスを用いて判別し、その結果を同じく共通バ
スを用いて全プロセッサに伝達するため、各プロセッサ
での障害発生元プロセッサの判別に要するインタフェー
ス信号数を最少限に抑えることができる。
また、障害発生プロセッサの判別処理を行うプロセッサ
は、バスアービタの制御下で、バス獲得本来の手順を利
用して各正常プロセッサ中から動的に選択することがで
き、判別処理を行うプロセッサを事前に指定したり、該
事前に指定したプロセッサが障害になった場合を想定し
た手順等が一切不要である。
は、バスアービタの制御下で、バス獲得本来の手順を利
用して各正常プロセッサ中から動的に選択することがで
き、判別処理を行うプロセッサを事前に指定したり、該
事前に指定したプロセッサが障害になった場合を想定し
た手順等が一切不要である。
第１図は本発明を適用したマルチプロセッサシステムの
一実施例を示すブロック図、第２図はシステム内のいず
れかのプロセッサで障害が発生した場合の残りの正常に
動作しているプロセッサの判別処理を示すフローチャー
ト、第３図は正常なプロセッサが共通バスを用いて、障
害発生元プロセッサを判別し、判別結果を残りのプロセ
ッサへ伝達する場合のタイムチャートである。 １〜ｎ……プロセッサ、10〜n0……障害発生報告信号、
11〜n1……障害検出部、12〜n2……共通バス制御部、13
〜n3……プロセッサ障害割込みレジスタ、14〜n4……バ
ス確保要求信号、15〜n5……バス使用許可信号、16〜n6
……バス使用終了信号、100……論理和ゲート、101……
論理和ゲート出力信号、200……バスアービタ、300……
共通バス。
一実施例を示すブロック図、第２図はシステム内のいず
れかのプロセッサで障害が発生した場合の残りの正常に
動作しているプロセッサの判別処理を示すフローチャー
ト、第３図は正常なプロセッサが共通バスを用いて、障
害発生元プロセッサを判別し、判別結果を残りのプロセ
ッサへ伝達する場合のタイムチャートである。 １〜ｎ……プロセッサ、10〜n0……障害発生報告信号、
11〜n1……障害検出部、12〜n2……共通バス制御部、13
〜n3……プロセッサ障害割込みレジスタ、14〜n4……バ
ス確保要求信号、15〜n5……バス使用許可信号、16〜n6
……バス使用終了信号、100……論理和ゲート、101……
論理和ゲート出力信号、200……バスアービタ、300……
共通バス。
Claims (2)
- 【請求項１】複数のプロセッサが共通バスに接続されて
いると共に、前記共通バスの使用権を制御するためのバ
スアービタが前記各プロセッサと個別信号線で接続され
ているマルチプロセッサにおける障害プロセッサ判別方
法であって、 各プロセッサの障害発生報告信号の論理和をとって全プ
ロセッサへ伝達する手段を設けて、障害プロセッサから
の障害発生報告信号を残りの各正常プロセッサへ一斉に
伝達し、 前記障害発生報告信号を伝達された前記各正常プロセッ
サは、それぞれ前記個別信号線により前記バスアービタ
ヘバス確保要求信号を送出し、 前記バスアービタは、前記各正常プロセッサからバス確
保要求信号を受け取ると、一つの正常プロセッサを選択
して、該正常プロセッサへ前記個別信号線によりバス使
用許可信号を送出し、 前記バス使用許可信号を受け取った正常プロセッサが、
前記共通バスを用いて障害発生元プロセッサの判別処理
を実行する、 ことを特徴とする障害プロセッサ判別方法。 - 【請求項２】前記バス使用許可信号を受け取った正常プ
ロセッサは、前記障害発生元プロセッサの判別処理の
後、前記共通バスを用いて残りの正常プロセッサに該障
害発生元プロセッサ識別情報を伝達することを特徴とす
る請求項（１）記載の障害プロセッサ判別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319634A JPH077344B2 (ja) | 1989-12-08 | 1989-12-08 | 障害プロセッサ判別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319634A JPH077344B2 (ja) | 1989-12-08 | 1989-12-08 | 障害プロセッサ判別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03179534A JPH03179534A (ja) | 1991-08-05 |
| JPH077344B2 true JPH077344B2 (ja) | 1995-01-30 |
Family
ID=18112485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319634A Expired - Lifetime JPH077344B2 (ja) | 1989-12-08 | 1989-12-08 | 障害プロセッサ判別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077344B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08194670A (ja) * | 1995-01-17 | 1996-07-30 | Nitsuko Corp | 監視装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324289B2 (ja) * | 1974-02-25 | 1978-07-20 | ||
| JPS55140952A (en) * | 1979-04-20 | 1980-11-04 | Hitachi Ltd | Fault processing system |
-
1989
- 1989-12-08 JP JP1319634A patent/JPH077344B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03179534A (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381542A (en) | System for interrupt arbitration | |
| CA1179069A (en) | Data transmission apparatus for a multiprocessor system | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| KR930002791B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
| EP0196331A1 (en) | METHOD AND DEVICE FOR ORDERING MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM. | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPH0738183B2 (ja) | 中央処理装置間通信処理方式 | |
| US5905744A (en) | Test mode for multifunction PCI device | |
| US6026504A (en) | Multiprocessor system and method for error tracking | |
| US7711885B2 (en) | Bus control apparatus and bus control method | |
| JPH077344B2 (ja) | 障害プロセッサ判別方法 | |
| EP0500967B1 (en) | Method of nonsynchronous access to shared memory | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| KR970009750B1 (ko) | 하이파이 버스 인터럽트 요청기의 상태 제어방법 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH0241551A (ja) | 相手を特定する割込み処理方法 | |
| JPH08221286A (ja) | マルチ情報処理システム | |
| JP3008646B2 (ja) | 障害情報処理方式 | |
| JPH0786859B2 (ja) | マルチプロセッサシステムにおいて仲裁及び直列化を行う方法及び装置 | |
| JPH08221369A (ja) | マルチ情報処理システム | |
| JPH0312748A (ja) | 故障診断方式 | |
| JPH08221285A (ja) | 情報処理システム | |
| JPH01234944A (ja) | 多スレーブをもつマスタｃｐｕシステムの試験法 | |
| JPH04329378A (ja) | 電源制御装置用自動試験方式 | |
| JPH02246499A (ja) | 試験・診断割込み処理方法および装置 |