JPH02247579A - プリント基板のパターン検査装置 - Google Patents

プリント基板のパターン検査装置

Info

Publication number
JPH02247579A
JPH02247579A JP1068805A JP6880589A JPH02247579A JP H02247579 A JPH02247579 A JP H02247579A JP 1068805 A JP1068805 A JP 1068805A JP 6880589 A JP6880589 A JP 6880589A JP H02247579 A JPH02247579 A JP H02247579A
Authority
JP
Japan
Prior art keywords
pattern
closed loop
overlap
clearances
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1068805A
Other languages
English (en)
Other versions
JP2916161B2 (ja
Inventor
Shinichi Matsudaira
松平 信一
Kazuyuki Ujiie
氏家 一行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP1068805A priority Critical patent/JP2916161B2/ja
Publication of JPH02247579A publication Critical patent/JPH02247579A/ja
Application granted granted Critical
Publication of JP2916161B2 publication Critical patent/JP2916161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プリント基板のパターン検査装置に関し。
プリント基板において、クリアランスや分割線などの重
なりにより切り離された閉領域パターンを自動的に検出
するパターン検査装置を提供することを目的とし。
パターンデータを格納するパターンデータメモリと、パ
ターンデータメモリからクリアランスデータ及び分割線
データを取り出し、クリアランス同士もしくはクリアラ
ンスと分割線の重なりを検出する重なり検出部と2重な
り検出部の検出結果に基づいて重なり合うクリアランス
あるいは分割線を結合した重なりパターンを作成する重
なりパターン作成部と1重なりパターンのうち閉ループ
を形成するパターンを選択し結合する閉ループ作成部と
をそなえ、クリアランスもしくは分割線により閉ループ
となるパターンを検出する構成をもつ。
〔産業上の利用分野〕
本発明は、プリント基板のパターン検査装置に関し、特
に多層プリント基板の電源内層でクリアランスもしくは
電源分割線等のパターンが重なることにより、閉ループ
が形成されて電源が無給状態となる領域を自動的に検出
するために有用なパターン検査装置に関する。
(従来の技術〕 第6図は、多層プリント板の1例の構造を示したもので
、4層プリント板の各層を分離して示しである。
第6図中、21は第1層で信号層として使用される。2
2は第2層で電源供給層として使用される。23は第3
層で電源供給層として使用される。
24は第4層で信号層として使用される。また25はビ
ア、26はライン、27および28はクリアランス、2
9はランド、30は全面塗りつぶし領域を区切る分割線
である。
ビア25とランド29は、スルーホールメツキによって
第2層22および第3層23を通して接続されているが
、第2層22と第3層23の電源供給導体(斜線を付し
て示す)に対しては、クリアランス27および28によ
って絶縁されている。
このような多層プリント基板において、内層を図示のよ
うに全面塗りつぶしにする場合、スルーホール、ピアホ
ール等は、従来基板の特定の部品格子上に限定して設け
ていた。そのため、内層でクリアランス、分割線等が重
なることはないので。
パターンの検査は、ランド同士のクリアランス等につい
て目視によって行っており、特別な検査装置を必要とし
なかった。
第7図は、従来のプリント基板内層のクリアランス配置
を示す図である。
図中、31はクリアランス、32はスルーホール、33
は部品格子、34は配線格子である。
図示のように従来のスルーホールの配置では。
各スルーホール32が部品格子33の交点上に置かれ1
部品格子33は、内層のクリアランス同士が重ならない
ように間隔がとられているため1表面パターンのランド
の重なり等を目視チエツクするだけで十分な検査ができ
た。
C発明が解決しようとする課題〕 高密度に部品を実装する場合、従来のようにスルーホー
ルを部品格子にだけ置くような制限を設けると、配線パ
ターンの設計が困難になる。そのため、最近では2部品
格子よりも細かい間隔で設けられている配線格子上の任
意の位置にスルーホールを設けられるようにして実装密
度を向上させている。しかしその場合、プリント基板表
面の信号層ではランド同士の重なりはないが、電源供給
層となる内層で、第2図tag、 fb)に例示される
ように、クリアランス同士あるいはクリアランスと分割
線が重なり5塗りつぶし領域の一部が孤立して。
まったく電圧の供給されない閉領域ができることがある
。また閉領域にならないまでも、電流通路をせばめられ
て、急激な電流の変動に対応できない領域が生じたりす
る。
従来の目視による検査では、このような内層における閉
領域のパターンを検出することは困難であった。
プリント基板において、クリアランスや分割線などの重
なりにより切り離された閉領域パターンを自動的に検出
するパターン検査装置を提供することを目的とする。
〔課題を解決する・ための手段〕
本発明によるパターン検査装置は、プリントa板のパタ
ーンデータに基づいて各クリアランスや分割線の図形を
生成するとともにそれらの間での重なりの有無を検出し
、さらに重なり合った図形同士の連鎖を調べて閉ループ
のパターンを検出することにより、゛閉ループにより囲
まれている閉領域の存在を認識するものである。
第1図に本発明の装置の原理的構成を示す。
第1図において1本発明の装置は、パターンデータメモ
リ1.クリアランスおよび分割線の重なり検出部21重
なりパターン作成部2a、閉ループ作成部32回路端子
検出部41作図出力部5よりなる。
パターンデータメモリlは、プリント基板の各層ごとの
パターンデータを記憶する。
重なり検出部2は、パターンデータメモリ1から、ある
内層の1つについて全てのクリアランスと分割線に関す
るパターンデータを取り出し、それらのクリアランスと
分割線との間に重なり関係のあるものを検出する。
重なりパターン作成部2aは1重なり関係を検出された
クリアランス同士あるいはクリアランスと分割線をそれ
ぞれの中心を通る線分で結合したものを作る。閉ループ
作成部3は、それらの中で閉ループパターンを形成して
いるものを検出する。
回路端子検出部4は、検出された閉ループパターン内の
閉領域に電源供給点の回路端子が存在するかどうかを検
出し、その存在の有無により閉ループパターンを識別可
能にする。
作図出力部5は、閉ループパターン中に電源供給点の回
路端子が存在するものと存在しないものとを区別できる
適当な表示を付してパターン作図し、エラー情報として
出力する。
〔作用〕
第2図は、多層プリント基板の内層におけるクリアラン
ス、電源等の分割線、スルーホールの重なりの関係を示
す。
実装密度を上げた場合には、プリント基板表面でのスル
ーホール等のランドの重なりはないが。
第2図talのように、内層ではクリアランスが重なり
合い、閉ループパターンP内の斜線領域のように1周囲
から孤立した閉領域Sが生じる。このようなパターンP
の内部に電源供給端子があった場合に、閉ループパター
ンPの外側の内層には電源電圧が供給されないことにな
る0本発明は、このような閉ループパターンPを検出し
2作図出力する。
第2図(′b)は、クリアランスの重なりパターンと電
源等の分割線で閉パターンが生じた例であり。
第2図(alの場合と同様に本発明により検出される。
第2図(C1のパターンは、クリアランスが重なってい
ても、パターンが閉じていない例である。このような非
閉ループのパターンが、電源の供給に関して障害となら
ないため9本発明では出カバターンから除外する。
次に第1図の装置の動作を説明する。
パターンデータメモリlには、スルーホール。
ピアホール、クリアランス、電源等の分割線1回路端子
等のパターンに関するパターンデータを記憶しておく。
これらのパターンデータに基づいて。
重なり検出部2は、クリアランスや分割線の重なりの有
無を検出する。
重なりパターン作成部2aは1重なり関係にあるパター
ン同士を線分で結合する。
次に閉ループ作成部3は1重なりパターンのうち第2図
(al、 (blのような閉ループパターンとなるもの
を検出する。なお第2図(C1のような非閉ループパタ
ーンは削除される。
次に2回路端子検出部4において、閉ループパターンの
内部における電源等の回路端子の有無を判定し1作図出
力部5にデータを送る。
作図出力部5は2重なりのあるパターンのうちの閉ルー
プパターンを作図し出力する。その際。
閉ループパターンの内部に回路端子のあるものとないも
のと識別できるようにしてデイスプレィあるいはプリン
タへ出力する。
〔実施例〕
第3図は1本発明の1実施例装置の構成図である。
第3図において、6は計算機を用いて構成されているプ
リント基板のパターン検査装置であり。
7はプリント基板のパターンを作成するパターンデータ
作成部、8はパターンデータを格納するパターンデータ
メモリ、9はパターンデータ中のクリアランスデータを
取り出すクリアランスデータ取り出し部、10はクリア
ランス間の重なりを検出して中心を線分で結合するクリ
アランスデータ結合部、11はパターンデータがら分割
線データを取り出す分割線取り出し部、12はクリアラ
ンス同士や分割線の重なりがつくる線分同士を連鎖して
閉ループを作成する閉ループ作成部、13は閉ループデ
ータを記憶する閉ループデータメモリ。
14は閉ループデータメモリ13内のデータがら閉ルー
プを作らない線分を除去する線分除去部。
15は閉ループ内に電源供給点が含まれているかどうか
)調べる電源供給点検出部、16は閉ループに属する元
のクリアランスや分割線のパターン内閉傾城を、電源供
給点が含まれているがどうかによって区別できるように
表示して作図し出力する作図出力部、17は作図された
パターン図である。
第4図は、第3図の実施例装置によるパターン検査処理
のフローであり、また第5図は、第4図のパターン検査
処理フロー中の各ステップを説明するための具体例であ
る。以丁第3図および第5図を参照しつつ、第4図のフ
ローにしたがって実施例装置の動作を説明する。
■ 分割線取り出し部11は、パターンデータメモリ8
から分割線データを取り出し1分割線パターンを作成す
る。第5図(alの例では、内層の電源頭載が3分割線
によって+5v頭域と+I2V領域とに分割される。
■ クリアランスデータ取り出し部9は、パターンデー
タメモリ8から内層の貫通点データを取り出し、クリア
ランスと、n光接続点と、電源供給点とに分ける。第5
図中)の例では、クリアランスがパターン○で表され、
露光接続点と電源供給点とはパターン◆で表されている
ことを示す。
■ クリアランスデータ結合部10は、クリアランス同
士の重なりを調べ9重なっている場合それらの中心を直
線で結合する。第5図TO)に直線の連鎖の例を示す。
■ 閉ループ作成部I2は2重なり合った各クリアラン
ス間に設けられた直線を辿り、また分割線との交差を調
べ、閉ループを検出した閉ループデータを作成する。閉
ループデータおよび残りの非閉ループデータは、閉ルー
プデータメモIJ13に格納される。第5図+dlに閉
ループデータメモリの内容の例を示す。
次に線分除去部14は、閉ループデータメモリ13内の
非閉ループに属する線分を除去する。
■ 電源供給点検出部15は、閉ループ内の電源供給点
を検出し、その有無により閉ループを識別可能にする。
■ 作図出力部16は、閉ループについてパターン図1
7を作成する。このとき電源供給点を含む閉ループには
、第5図(elのように電源供給点マーク◆を記入する
他方、電源供給点を含まない閉ループには第5図ffl
のようにハンチングを施す。
〔発明の効果〕
本発明によれば、高密度実装の複雑なパターンをもつ多
層プリント板の内層における電源供給不能領域が目視チ
エツクによらず自動検出されるため、プリント基板の信
鎖性と生産性とを著しく向上させることができる。
【図面の簡単な説明】
第1図は本発明の装置の原理的構成図、第2図は本発明
の詳細な説明するためのクリアランスおよび分割線の重
なりパターンの例の説明図、第3図は本発明の1実施例
装置の構成図、第4図は本発明実施例によるパターン検
査処理のフロー図。 第5図は本発明実施例によるパターン検査処理の具体例
の説明図、第6図は多層プリント板の構造の説明図、第
7図は従来のプリント基板内層のクリアランス配置の説
明図である。 第1図中 1:パターンデータメモリ 二重なり検出部 a:重なりパターン作成部 :閉ループ作成部 :回路端子検出部 :作図出力部

Claims (1)

  1. 【特許請求の範囲】 1) プリント基板の検査装置において, パターンデータを格納するパターンデータメモリと, パターンデータメモリからクリアランスデータ及び分割
    線データを取り出し,クリアランス同士もしくはクリア
    ランスと分割線の重なりを検出する重なり検出部と, 重なり検出部の検出結果に基づいて重なり合うクリアラ
    ンスあるいは分割線を結合した重なりパターンを作成す
    る重なりパターン作成部と,重なりパターンのうち閉ル
    ープを形成するパターンを選択し結合する閉ループ作成
    部とをそなえ,クリアランスもしくは分割線により閉ル
    ープとなるパターンを検出することを特徴とするプリン
    ト基板のパターン検査装置。 2) 請求項1において,閉ループパターン内の回路端
    子を検出する回路端子検出部を設け,閉ループパターン
    内に電源供給点となる回路端子が存在するかどうかを識
    別することにより,閉ループパターンのうち,電源供給
    点のある電源供給閉ループパターンと,電源供給点のな
    い非電源供給閉ループパターンとを区別して作図出力す
    ることを特徴とするプリント基板のパターン検査装置。
JP1068805A 1989-03-20 1989-03-20 プリント基板のパターン検査装置 Expired - Fee Related JP2916161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1068805A JP2916161B2 (ja) 1989-03-20 1989-03-20 プリント基板のパターン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068805A JP2916161B2 (ja) 1989-03-20 1989-03-20 プリント基板のパターン検査装置

Publications (2)

Publication Number Publication Date
JPH02247579A true JPH02247579A (ja) 1990-10-03
JP2916161B2 JP2916161B2 (ja) 1999-07-05

Family

ID=13384301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068805A Expired - Fee Related JP2916161B2 (ja) 1989-03-20 1989-03-20 プリント基板のパターン検査装置

Country Status (1)

Country Link
JP (1) JP2916161B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103192A (ja) * 1990-08-23 1992-04-06 Oki Electric Ind Co Ltd 印刷配線板の接続検証装置
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法
JP2007088204A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 多層回路基板設計支援方法、プログラム、装置及び多層回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249076A (ja) * 1986-04-22 1987-10-30 Mitsubishi Electric Corp プリント基板座標読取装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249076A (ja) * 1986-04-22 1987-10-30 Mitsubishi Electric Corp プリント基板座標読取装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103192A (ja) * 1990-08-23 1992-04-06 Oki Electric Ind Co Ltd 印刷配線板の接続検証装置
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法
JP2007088204A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 多層回路基板設計支援方法、プログラム、装置及び多層回路基板

Also Published As

Publication number Publication date
JP2916161B2 (ja) 1999-07-05

Similar Documents

Publication Publication Date Title
EP1657659B1 (en) Printed circuit board return route check method and printed circuit board pattern design cad device
JPH02247579A (ja) プリント基板のパターン検査装置
US5416667A (en) Printed wiring board having an electromagnetic wave shielding layer
JPH11143917A (ja) プリント基板検査装置および方法
JP2879237B2 (ja) 印刷配線板設計装置
JP3181353B2 (ja) 多層プリント配線板設計cad装置
JP2654600B2 (ja) 試験用端子兼用型部品搭載位置認識マーク
JP2621506B2 (ja) トリム・データ生成方法
JP2007272342A (ja) 基板設計支援装置及び基板設計支援プログラム
JPS63108466A (ja) 計算機援用設計装置
JPH0744585A (ja) 多層印刷配線板の設計方法
JPH0773238A (ja) 不要ランド削除システム
US20070248800A1 (en) Multilayer board having layer configuration indicator portion
JP3638784B2 (ja) 多層プリント配線板の設計方法
JP2002163316A (ja) 多層プリント基板の三次元観察方法およびその記録媒体
JPH0245881A (ja) プリント基板の配線方法
JP2000259694A (ja) プリント配線板設計装置
Johnson EE368: Reverse engineering of printed circuit boards
JPH04346172A (ja) Cad設計における障害チェックの表示方法
JPH07271843A (ja) 多層プリント基板設計用のパターン表示方法
JP2932569B2 (ja) 配線ネット分割処理装置
JPH04151774A (ja) 多層プリント配線板の未配線区間配線方法
JPH05174105A (ja) 多層プリント配線板のパターン設計処理方法および装置
JPH0554101A (ja) マスキングデータ発生装置
JPH039479A (ja) 会話型印刷配線板設計装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees