JPH04103192A - 印刷配線板の接続検証装置 - Google Patents

印刷配線板の接続検証装置

Info

Publication number
JPH04103192A
JPH04103192A JP2222026A JP22202690A JPH04103192A JP H04103192 A JPH04103192 A JP H04103192A JP 2222026 A JP2222026 A JP 2222026A JP 22202690 A JP22202690 A JP 22202690A JP H04103192 A JPH04103192 A JP H04103192A
Authority
JP
Japan
Prior art keywords
copper foil
vector
hole
clearance
overlap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2222026A
Other languages
English (en)
Other versions
JP2805538B2 (ja
Inventor
Shoji Mihata
御幡 昭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2222026A priority Critical patent/JP2805538B2/ja
Publication of JPH04103192A publication Critical patent/JPH04103192A/ja
Application granted granted Critical
Publication of JP2805538B2 publication Critical patent/JP2805538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は印刷配線板の設計CADシステムに係り、特に
電源およびアース層の接続検証を行う印刷配線板の接続
検証装置に関する。
[従来の技術] 印刷配線板の設計に当たって、同一層に2系列以上の異
種類型源を供給する必要がある場合がある。
例えば、第4図(a)に示すように、+5Vと+12V
の電源を同一層に供給する場合、+5V系列のある部品
群41と、+12V系列のある部品群42とを独立した
銅箔領域に設計する必要が発生する。そこで、第4図(
b)に示すように銅箔層の内層に仕切ライン43a、4
3b、43cを設け、この仕切ライン43a、43b、
43cで囲まれた領域に2系列の部品群を配置し、所望
の回路電源ピンが過不足なくこれらの部品群に接続され
ているか否かを検証する。
このような接続検証装置としては、例えば特開昭43−
311575号公報に開示されるものが知られている。
この文献に開示された技術は電源層あるいはアース層の
仕切ラインをディジタイザから入力し、仕切ラインのベ
クトル化を行った後ベクトルの交点を算出し、算出した
交点を頂点とする銅箔領域の形状をまず認識する。つい
でその銅箔領域と接続関係のある部品ピンの論理的な電
源情報と実際に供給される電源情報とを比較することに
より接続検証を行うようにしている。
ところが従来の接続検証装置では、例えば第5図に示す
ようなスルーホールクリアランスにより銅箔領域の分断
がある場合にこれを認識できないという欠点があった。
すなわち電源層あるいはアス層を構成する銅箔領域51
内に無数に存在するスルーホールクリアランスの一部に
この銅箔領域51を分断するスルーホールクリアランス
52が、図に示すように、仕切ライン43bと43cと
の間に存在した場合、銅箔領域51はスルーホールクリ
アランス52によってその一部が分断され、分離した銅
箔領域53が形成されてしまう。
従来の接続検証装置ではこのような分断された銅箔領域
53を認識することができず、印刷配線板の製造検査工
程で初めて不良が検出されるという問題点があった8 本発明は上述した問題点を解消するためになされたもの
で、仕切ラインにより生成された電源層あるいはアース
層の銅箔領域がクリアランスによって分断されていても
これを正しく検出し部品のピンに所望の電源やアースが
供給されないという状態を予め検証することのできる印
刷配線板の接続検証装置を提供することを目的とする。
[課題を解決するための手段] 本発明は、印刷配線板の電源層またはアース層の銅箔領
域を認識する領域認識部を備えた印刷配線板の接続検証
装置において、この領域認識部に、前記電源層またはア
ース層内に存在するスルーホールクリアランスの中から
、前記銅箔領域の分断に関与するスルーホールクリアラ
ンスを選別する選別手段と、選別されたスルーホールク
リアランスによって分断される銅箔領域の形状を算出す
る算出手段とを追加したものである。
[作用] 本発明では領域認識部に新たに設けられた選別手段によ
って、銅箔領域の分断に関与するスルーホールクリアラ
ンスが選別され、ついでスルーホールクリアランスによ
って分断されるfRM領域の形状が算出される。したが
って領域認識部においてこの分断された銅箔領域中に存
在する部品ピンに適切な電源あるいはアースが供給され
たかどうかを検証することができる。
[実施例コ 第2図は本発明にかかる接続検証装置2と、これに接続
される入出力装置の構成を示すブロック図である。電源
層あるいはアース層のパターンデータは、ディジタイザ
1から接続検証装W2に入力される。
また部品の論理的電源および配置データは、メモリ3に
格納されており、このメモリ3から読みだされて接続検
証装置2に入力される。接続検証装置2からの出力は1
表示装置5および印刷装置6へ出力される。
ディジタイザ1から入力された電源層あるいはアース層
のパターンデータは、入力部21を介してパターンデー
タ格納部22に送られ、いったん格納される。格納部2
2へ格納されたパターンデータは表示部25を介して表
示装置5に表示させることができる。
一部メモリ3から入力される部品の論理的電源2に格納
されているパターンデータから電源層あるいはアース層
の銅箔領域を認識する領域認識部24によって認識され
た結果とが比較される。
比較部27からの検証結果は、検証結果出力部28を介
して印刷装置6に出力される。なお接続検証装置2の動
作については、領域認識部24を除く部分は、前述した
特開昭63−311575号公報に詳細に開示されてい
るため、この部分の説明は省略する。
次に本発明の特徴を実現する領域認識部24の一例を第
1図に示す。第1図は領域認識部24の詳細構成の一例
をブロック図で示したもので、パターンデータ格納部2
2に接続されたデータ変換部241、変換された仕切ラ
インのベクトルデータを格納するベクトルメモリ242
、ベクトルデータの交点を検出する交点検出部243、
ベクトルの重なりを検出する重なり検出部244、ベク
トルデータから銅箔領域の輪郭データを作成する領域作
成処理部245.1つの銅箔領域のベクトルデータを格
納するベクトルバッファ246.パターンデータ格納部
22からスルーホールクリアランスを取り出して格納す
るクリアランスメモリ248、領域作成処理部245で
作成した銅箔領域の輪郭とスルーホールクリアランスの
重なりを検出する輪郭部なり検出部249、スルーホー
ルクリアランスどうしの図形的な重なりを検出するグル
ープ化処理部2410、グループ化したスルーホールク
リアランスをベクトルデータに変換するクリアランスデ
ータ変換部2411、仕切ラインから作成した銅箔領域
がスルーホールクリアランスで分断された形状を認識す
る領域分断認識部2412、認識した銅箔領域を格納す
る領域格納部247から構成されている。
パターンデータ格納部22に格納された仕切ラインのパ
ターンデータをデータ変換部241でベクトルデータに
変換し、第6図に示すように、仕切ライン61で仕切っ
て、銅箔領域輪郭62を作成する手順は前述した特開昭
63−311575号公観に記載されているためその説
明は省略し、スルーホールクリアランスに分断される銅
箔領域の形状を算出する手順について、第3図に示すフ
ローチャートを参照して詳細に説明する。
まず、パターンデータ格納部22から電源層のスルーホ
ールクリアランス59を入力し、クリアランスメモリ2
48に格納する(ステップ301)。ついで輪郭部なり
検出部249では、クリアランスメモリ248のスルー
ホールクリアランスについて領域作成処理部245で算
出した銅箔領域の輪郭ベクトル60との重なりの有無を
調べる(ステップ302)。
第7図は、この実施方法の一例を説明した図で、第7図
(a)に示すように、スルーホールクリアランス59が
銅箔領域輪郭部ベクトル60と重なるか否かを、第7図
(b)に示すように、スルホールクリアランス59の半
径61と、スルーホールクリアランスの中心から輪郭ベ
クトル60までの最短比M62とを比較し、最短距離6
2が半径61より短い時には重なりがあると判定し、第
7図(C)に示すクリアランスメモリ248の重なりフ
ラグ63をセットする(ステップ303)。
次に、グループ化処理に移る(ステップ304このグル
ープ化処理はグループ化処理部24]0によって行われ
るが、第8図にその処理の概要を示している。まずクリ
アランスメモリ248 CPのグループ番号64に第8
図(b)に示すように1.2.・・・・nのユニークな
初期値を与え、ついで第8図(c)に示すようにスルー
ホールクリアランスの中心距離65が、半径61の和よ
り小さい組み合わせをみつけ、グループ番号64の大き
いほうの値を小さいほうの値で更新する。これをスルー
ホールクリアランスすべてに連鎖的に行うことにより、
グループ化が終了する。
次にスルーホールクリアランスのベクトル化処理に移る
(ステップ306)。
このベクトル化処理は、クリアランスメモリ248に格
納されたスルーホールクリアランスのうちから、銅箔領
域の輪郭ベクトルとの重なりフラグ63がセットさ九た
ものと同一グループに属するスルーホールクリアランス
のみをクリアランスデータ変換部2411でベクトルに
変換し、ベクトルメモリ242に格納する事によって実
行される(ステップ305,306)。
第9A図は、スルーホールクリアランス59をベクトル
化する時の規則を示したもので、1つのスルーホールク
リアランス59を右回りのベクトル群に変換することを
表している。また第9B図は、同一グループに属するス
ルーホールクリアランス59をすへてベクトル化した結
果を示している。
以上で電源層あるいはアース層に無数にあるスルーホー
ルクリアランスのうち、仕切ラインから算出した銅箔領
域の分断に関与するものを選別する工程を終了する。
次に選別したスルーホールクリアランスにより分断され
る銅箔領域の形状算出工程について説明する。
まずスルーホールクリアランスのベクトルデータと5領
域作成処理部245で作成した輪郭ベクI−ルとをバク
1−ルメモリ242に格納し、両者の交点を交点検出部
243により検出する。
ついで第1OA図に示すように、交点においてベクトル
を分割するが、ベクトルが同一方向に重なっているもの
があれば、第10B図に示すように1つのベクトルだけ
を残し他は削除する。
以上の分割と重なり削除の処理の結果得られたベクトル
データを第10C図に示す。これにより交点分割、重な
り削除処理を完了しくステップ309)、得られたベク
トルデータをIIに取り出しベクトルバッファ246に
格納して、そのベクトルバッファ246内のデータから
領域データを作成し、スルーホールクリアランスにより
分断された銅箔領域の形状を領域データ格納部247に
領域データとして格納することにより、領域形状算出処
理を行う(ステップ308)。
以下その詳細手順を説明する。
まず第11A図に示すように、ベクトルメモリ242か
ら任意のベクトル71を1つ取り出し、空のベクトルバ
ッファに移動する。次に移動した第1のベクトル71の
終点と一致する始点を持つベクトルで、かつ第1のベク
トルの終点の廻りを時計回りに検索したとき最初に発見
したベクトルを第2のベクトルとして、ベクトルメモリ
242からベクトルバッファ24Gへ移動する。
図に示す場合には第2のベクトルの候補として72〜7
4が選ばれ、そのうちで73が第2のベクトルとして選
ばれる。同様にして第2のベクトル73に対し、第3の
ベクトルを取り出し、ベクトルバッファ246への移動
を行う。
このようにして、連鎖的に処理を繰り返し、もしベクト
ルメモリ242から取り出したばかりのベクトルの終点
が、ベクトルバッファ246に移動済みのベクトルの始
点のいずれかと一致したときに移動済みのベクトルの始
点から終点までの一連のベクトル群を輪郭とする閉図形
を領域格納部247に格納する。もし閉図形を形成する
前に、接続関係のあるベクトルが発見できなくなったと
きには、ベクトルバッファ246を空にしてベクトルメ
モリ242から任意のベクトルを取り出して、ベクトル
バッファ246に移動する手順からやり直す。
また、閉図形が形成でき、領域格納部247に格納した
場合にも、ベクトルバッファ246を空にして任意のベ
クトルを取り出す一連の処理に戻る。
このようにして、ベクトルメモリ242からベクトルデ
ータが空になるまで、処理を繰り返すことにより第11
B図に示すように、スルーホールクリアランスで分断さ
れた銅箔領域の形状を検出することができる。
以下の手順は従来の検証装置の場合と同様で。
部品ピンの論理的電源位置情報と、算出した銅箔領域の
形状とを比較して電源層およびアース層の接続検証を行
う。
[発明の効果] 以上実施例に基づいて詳細に説明したように、本発明で
は領域認識部に銅箔領域の分断に関与するスルーホール
クリアランスを選別する選別手段と、選別されたスルー
ホールクリアランスによって分断される銅箔領域の形状
を算出する算出手段とを設けたため、仕切ラインはもと
よりスルーホールクリアランスにより分断された電源層
およびアース層の接続検証の機械化が可能となる。した
がって印刷配線板の設計時間の短縮と、不良発生の減少
に著しい効果が期待できる。
【図面の簡単な説明】
第1図は本発明にかかる接続検証装置の領域認識部の詳
細構成の一例を示すブロック図、第2図は本発明が適用
される印刷配線板の接続検証装置の概略構成を示すブロ
ック図、第3図はスルーホールクリアランスにより分断
される銅箔領域の形状を算出する手順を説明するフロ−
チャート2第4図は仕切ラインによって異なる電源層領
域を分離する手順を説明する説明図、第5図はスルーホ
ルクリアランスによって銅箔領域が分−断されることを
説明する説明図、第6図は仕切ラインによって銅箔領域
輪郭を形成することを説明する説明図、第7図はスルー
ホールクリアランスと輪郭ベクトルとの重なりを検出す
る工程を説明する説明図、第8図はスルーホールクリア
ランスのグループ化処理を説明するための説明図、第9
A図および第9B図はベクトル化処理を説明する説明図
、第10A図、第10B図および第10C図は交点分割
、重なり削除処理を説明する説明図、第11A図および
第11B図は、領域形状算出処理を説明する説明図であ
る。 図において、1・・・・ディジタイザ、2・・・・接続
検証装置、3・・・・・部品の論理的電源および配置デ
ータ格納メモリ、22・・・・・・パターンデータ格納
部24・・・・・領域認識部、27・・・ 比較部、2
4ユデ一タ変換部、242・・・・・ベクトルメモリ、
243・ ・交点検出部、244・ 重なり検出部24
5・・・領域作成処理部、246  ベクトルバッファ
、247・・・・領域格納部、248・・・クリアラン
スメモリ、249 ・・輪郭型なり検出部、2410・
・・・グループ化処理部、2411・・・クリアランス
データ変換部、2412・・・・領域分断認識部。 特許出願人  沖電気工業株式会社 代 理 人  弁理士 熊谷  隆 (外1名) 第3 図 一凍V昧奔紹子す酢豚 第4図 52、“スルー汀、−ルアリアクン又 第5 図 5qスルー詐、1し7リアウシ又 bθ゛@箔4シ1)舒ζ#1iトヘ゛7ト)し第7図 鋲寵僧爪幡止ンべ俸1目 第 6図 7゛ルーフ゛イLη理【4歌f訝gA!21第8図 IC) 5デスルーJごノV7シ7り〉λ ズルーオ、−)し7リアラ〉ズΦへフ)・)しat−t
tr8スルー^、−ルフリアク〉スqへ7ト;レイを設
H月団第9f3図 第10A図 一―――伽====t−ユーーー Φ 第to(13図 焚7邑+1’l、t’−リil[6ffggjl[D第
1(E図

Claims (1)

  1. 【特許請求の範囲】  ディジタイザから入力された仕切ラインパターンによ
    つて分離され、それぞれに異なる電源が供給される印刷
    配線板の電源層またはアース層の銅箔領域を認識する領
    域認識部を備えた印刷配線板の接続検証装置において、 前記領域認識部に、前記電源層またはアース層内に存在
    するスルーホールクリアランスの中から前記銅箔領域の
    分断に関与するスルーホールクリアランスを選別する選
    別手段と、選別されたスルーホールクリアランスによっ
    て分断される銅箔領域の形状を算出する算出手段とを設
    けたことを特徴とする印刷配線板の接続検証装置。
JP2222026A 1990-08-23 1990-08-23 印刷配線板の接続検証装置 Expired - Fee Related JP2805538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2222026A JP2805538B2 (ja) 1990-08-23 1990-08-23 印刷配線板の接続検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2222026A JP2805538B2 (ja) 1990-08-23 1990-08-23 印刷配線板の接続検証装置

Publications (2)

Publication Number Publication Date
JPH04103192A true JPH04103192A (ja) 1992-04-06
JP2805538B2 JP2805538B2 (ja) 1998-09-30

Family

ID=16775932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2222026A Expired - Fee Related JP2805538B2 (ja) 1990-08-23 1990-08-23 印刷配線板の接続検証装置

Country Status (1)

Country Link
JP (1) JP2805538B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744585A (ja) * 1993-07-27 1995-02-14 Nec Corp 多層印刷配線板の設計方法
JPH07175829A (ja) * 1993-12-16 1995-07-14 Nec Corp プリント配線板電源層検査方法
EP0902607A3 (en) * 1997-09-10 2000-08-30 Ncr International Inc. Security feature for printed circuit boards
US6945871B2 (en) 2001-07-16 2005-09-20 Konami Computer Entertainment Osaka, Inc. Recording medium storing volume control program, volume control method, video game machine, and volume control program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247579A (ja) * 1989-03-20 1990-10-03 Pfu Ltd プリント基板のパターン検査装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247579A (ja) * 1989-03-20 1990-10-03 Pfu Ltd プリント基板のパターン検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744585A (ja) * 1993-07-27 1995-02-14 Nec Corp 多層印刷配線板の設計方法
JPH07175829A (ja) * 1993-12-16 1995-07-14 Nec Corp プリント配線板電源層検査方法
EP0902607A3 (en) * 1997-09-10 2000-08-30 Ncr International Inc. Security feature for printed circuit boards
US6945871B2 (en) 2001-07-16 2005-09-20 Konami Computer Entertainment Osaka, Inc. Recording medium storing volume control program, volume control method, video game machine, and volume control program

Also Published As

Publication number Publication date
JP2805538B2 (ja) 1998-09-30

Similar Documents

Publication Publication Date Title
US5062054A (en) Layout pattern generation and geometric processing system for LSI circuits
US6536023B1 (en) Method and system for hierarchical metal-end, enclosure and exposure checking
EP0950966B1 (en) Automatic routing method for a logic circuit
US20050237320A1 (en) Graphics image generation apparatus, method, and program
JPH11272732A (ja) 図形レイアウト変更システム及び図形レイアウト変更方法
US20090228848A1 (en) Circuit verification apparatus, a method of circuit verification and circuit verification program
US3702004A (en) Process and system for routing interconnections between logic system elements
US6629307B2 (en) Method for ensuring correct pin assignments between system board connections using common mapping files
EP0637001A2 (en) Solid model synthesizer and synthesizing method
US6920624B2 (en) Methodology of creating an object database from a Gerber file
JPH04103192A (ja) 印刷配線板の接続検証装置
US4885712A (en) Method and apparatus for partial test-cause generation
US5610830A (en) Automatic generation system for an additional circuit provided in a logic circuit design support system
JP2897541B2 (ja) 閉図形抽出方法
JP2858328B2 (ja) 網図自動生成方法およびそのシステム
JP3106370B2 (ja) グラフ情報によるプリント基板の欠陥検出及び種別認識方法
JP2705548B2 (ja) 印刷回路基板設計支援装置
JPH08153129A (ja) 再利用容易化装置
JPH10283378A (ja) 部品自動配置方法
JP3156488B2 (ja) モデル形式変換装置
CN118354860A (zh) 图形数据编辑装置、加工程序生成装置及图形数据编辑方法
JP3845477B2 (ja) 図形演算装置
JPH0793560A (ja) 図形輪郭線認識方法
JPH04344979A (ja) パターンレイアウト検証装置
JPH0944535A (ja) レイアウト編集方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees