JPH02247648A - マスクの製造方法 - Google Patents

マスクの製造方法

Info

Publication number
JPH02247648A
JPH02247648A JP1067883A JP6788389A JPH02247648A JP H02247648 A JPH02247648 A JP H02247648A JP 1067883 A JP1067883 A JP 1067883A JP 6788389 A JP6788389 A JP 6788389A JP H02247648 A JPH02247648 A JP H02247648A
Authority
JP
Japan
Prior art keywords
chip
pattern
inspection
patterns
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1067883A
Other languages
English (en)
Inventor
Taketora Saka
坂 竹虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1067883A priority Critical patent/JPH02247648A/ja
Publication of JPH02247648A publication Critical patent/JPH02247648A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し[要] 多数のチップパターンにそれぞれチップコードを備えた
マスクの製造方法に関し、 パターンの同一性を判別する検査装置によるチップパタ
ーンの検査を可能とし、かつチップパターン中にチップ
コードをパターニング可能とすることを目的とし、 基板上に多数のチップパターンをパターニングし、次い
で各チップパターンが同一であるか否かを判定する検査
工程を行ない、次いで各チップパターンにデツプコード
を印字するように構成する。
[産業上の利用分野1 この発明は多数のチップパターンにそれぞれチップコー
ドを備えたマスクの製造方法に関するものである。
半導体装置の製造過程においてウェハ上に多数形成され
るチップにはそれぞれ異なるチップコードが付され、チ
ップの検査工程において不良となったチップのウェハ上
での位置を解析可能となっている。
[従来の抜術] 従来、ウェハ上の多数のチップにそれぞれ付されるチッ
プコードはウェハプロセスの最終段階で使用するマスク
の各チップパターン中にそのパターンの一部としてパタ
ーニングされたものに基し1て形成されたり、あるいは
ウェハ上の各チップに電子ビーム露光装置でそれぞれ描
くことにより形成されている。
[発明が解決しようとする課題1 多数の同一のチップパターンがパターニングさ、れるマ
スクは、そのパターニング後に各チップパターンが正確
であるか否かがパターン検査装置により検査されている
。すなわち、マスク上に多数パターニングされたチップ
パターンが全て同一パターンであることを利用して、各
チップパターンが同一であるか否かを検出することによ
りそのパターンが正確であるか否かを検出している。
ところが、各チップパターン中にチップコードがパター
ニングされたマスクでは各チップパターン中のチップコ
ードがそれぞれ異なるため、上記のような検査装置によ
るパターン検査ができないという問題点があった。また
、電子ビーム露光装置でウェハ上の各チップにチップコ
ードをそれぞれ描くことはスルーブツトが低下するとい
う問題点がある。
この発明の目的は、パターンの同一性を判別する検査装
置によるチップパターンの検査を可能とし、かつチップ
パターン中にチップコードをパタニング可能とするマス
クの製造方法を提供するにある。
〔課題を解決するための手段] 上記目的は、基板上に多数のチップパターンをパターニ
ングし、次いで各チップパターンが同一であるか否かを
判定する検査工程を行ない、次いで各チップパターンに
チップコードを印字するマスク製造方法により達成され
る。
[作用] チップパターンの検査工程の後にチップコードが印字さ
れるので、そのチップコードがチップパターンの検査の
障害となることはない。
[実施例] 以下、この発明を具体化したマスクの製造方法を第1図
〜第3図に従って説明する。
第1図に示すように、まず通常のプロセスすなわちクロ
ム膜の生成工程及びそのクロム膜のエツチング工程等に
よりガラス基板1上に多数のチップパターン2を形成し
てマスク3を形成する。このとき、第3図に示すように
各チップパターン2間のスクライブライン上において所
定位置には位置合わせマーク4が同時にパターニングさ
れている。
次いで、このマスク3の各チップパターン2が正確にパ
ターニングされているが否かをパターン検査装置で検査
する。すなわら、ガラス基板1上に多数パターニングさ
れたチップパターン2は全て同一パターンであるので、
各チップパターン2が同一であるか否かを検出すること
によりそのパターンが正確であるか否かを検出する。
パターン検査が終了した後に公知のレーザーマーカーで
各チップパターン2に例えば第2図に示すようなチップ
コード5a、5bをそれぞれ印字する。すなわち、チッ
プコード5aはガラス基板1の横方向における各チップ
パターン2の位置を表わすものであり、チップコード5
bはガラス基板1の縦方向における各チップパターン2
の位置を表わすものである。そして、チップコード5a
5bの印字の際には前記位置合わせマーク4が利用され
てレーザーマーカーに対するガラス基板1の位置合わせ
が行なわれる。
以上のような製造方法によれば、チップコード5a、5
bの印字に先立ってチップパターン2の検査が行なわれ
るので、上記検査装置で各チップパターン2が同一が否
かによるパターン検査を行なうことができる。そして、
パターン検査後にチップコード5a、5bを印字してマ
スク3を完成させ、そのマスク3を使用してウェハを露
光すれば、チップコード5a、5b及びチップパターン
2をウェハ上に同時にパターニングすることができるの
で、スループットを低下させることもない。
[発明の効果1 以上詳述したように、この発明のマスク製造方法によれ
ばパターンの同一性を判別する検査装置によるチップパ
ターンの検査を可能とし、かつチップパターン中にチッ
プコードをパターニングすることができる優れた効果を
発揮する。
【図面の簡単な説明】
第1図及び第2図は本発明のマスク製造方法の一過程を
−示すマスク正面図、第3図はその部分拡大図である。 図中、1はガラス基板、2はチップパターン、3はマス
ク、 5a。 5bはチップコードである。 第2図 本発明のマスクの袈造過裡を示す正面図第1図 本発明のマスクの袈造過裡を示す正面図第3図 マスクの部分拡大図

Claims (1)

    【特許請求の範囲】
  1. 1、基板上に多数のチップパターンをパターニングし、
    次いで各チップパターンが同一であるか否かを判定する
    検査工程を行ない、次いで各チップパターンにチップコ
    ードを印字することを特徴とするマスクの製造方法。
JP1067883A 1989-03-20 1989-03-20 マスクの製造方法 Pending JPH02247648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1067883A JPH02247648A (ja) 1989-03-20 1989-03-20 マスクの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1067883A JPH02247648A (ja) 1989-03-20 1989-03-20 マスクの製造方法

Publications (1)

Publication Number Publication Date
JPH02247648A true JPH02247648A (ja) 1990-10-03

Family

ID=13357744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1067883A Pending JPH02247648A (ja) 1989-03-20 1989-03-20 マスクの製造方法

Country Status (1)

Country Link
JP (1) JPH02247648A (ja)

Similar Documents

Publication Publication Date Title
US4423127A (en) Method of manufacturing a semiconductor device
CN101789386B (zh) 晶片对准的方法
TWI443476B (zh) 動態晶圓對位方法及曝光掃瞄系統
US6357131B1 (en) Overlay reliability monitor
KR100257167B1 (ko) 반도체 소자의 제조방법
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
JPH02247648A (ja) マスクの製造方法
JP2595962B2 (ja) 半導体装置
KR100271125B1 (ko) 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법
KR20090076141A (ko) 정렬 오버레이 통합 마크
KR960011264B1 (ko) 반도체 소자의 접촉창 형태 확인 방법
KR20050066889A (ko) 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
JPS6232783B2 (ja)
JPH0258777B2 (ja)
JPH06273131A (ja) フォトマスクパターンの評価方法及びその装置
KR20010028937A (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR0127661B1 (ko) 반도체 제조용 레티클을 이용한 자동 노광방법
JPH03154329A (ja) 半導体装置の製造方法
KR960014964B1 (ko) 반도체 장치의 제조 방법
CN119846898A (zh) 光罩数据中标记图形的检查方法
JPS6111461B2 (ja)
CN113900351A (zh) 光刻机挡板精度的检测方法
KR100611069B1 (ko) 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법