JPH02248152A - 密着型イメージセンサ - Google Patents
密着型イメージセンサInfo
- Publication number
- JPH02248152A JPH02248152A JP1069668A JP6966889A JPH02248152A JP H02248152 A JPH02248152 A JP H02248152A JP 1069668 A JP1069668 A JP 1069668A JP 6966889 A JP6966889 A JP 6966889A JP H02248152 A JPH02248152 A JP H02248152A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- receiving elements
- sensor chip
- light receiving
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は原稿情報を高解像度で読み取る長尺状の密着型
イメージセンサに関するものである。
イメージセンサに関するものである。
従来の技術
近年、イメージセンサはファクシミリ、ディジタル複写
機等の入力部として開発が盛んである。
機等の入力部として開発が盛んである。
又、装置の小型化、調整の容易性から等倍で読み取る密
着型イメージセンサチップを複数個配列して長尺化を図
っている。
着型イメージセンサチップを複数個配列して長尺化を図
っている。
以下図面を参照しながら、上述した密着型イメージセン
サの一例について説明する。
サの一例について説明する。
第６図は従来の密着型イメージセンサの平面図を示すも
のである。第６図において、３１は実装用基板、３２は
、イメージセンサチップである。イメージセンサチップ
３２は複数個の略直線状に配置された受光素子群と走査
回路から構成されており、このイメージセンサチップ３
２の左右方向の両端まで前記受光素子が配置されている
。このイメージセンサチップ３２を複数個直線状に配列
して長尺化を図っている。
のである。第６図において、３１は実装用基板、３２は
、イメージセンサチップである。イメージセンサチップ
３２は複数個の略直線状に配置された受光素子群と走査
回路から構成されており、このイメージセンサチップ３
２の左右方向の両端まで前記受光素子が配置されている
。このイメージセンサチップ３２を複数個直線状に配列
して長尺化を図っている。
発明が解決しようとする課題
しかしながら、上記の様な構成では、密着型イメージセ
ンサの８００ＤＰＩ程度の高解像度が図れない。それは
高解像度化のために従来の４００ＤＰＩ相当より高密度
で配置された受光素子群と走査回路から構成された複数
個のイメージセンサチップ３２を、略直線状に配置する
場合、各イメージセンサチップ３２同志を等間隔で配置
するととが困難であるからである。これを第７図を用い
て説明する。
ンサの８００ＤＰＩ程度の高解像度が図れない。それは
高解像度化のために従来の４００ＤＰＩ相当より高密度
で配置された受光素子群と走査回路から構成された複数
個のイメージセンサチップ３２を、略直線状に配置する
場合、各イメージセンサチップ３２同志を等間隔で配置
するととが困難であるからである。これを第７図を用い
て説明する。
第７図の３３はイメージセンサチップ３２の両端に配置
されている受、光素子であり、３４は両端の受光素子３
３よりも内側に配置された受光素子である。３６は各イ
メージセンサチップ３′２の隙間であり、３６壮イメー
ジセンサチツプ３２に分割する際に生じる切断面の傾斜
である。父、３７は切断する際に受光素子３３にダメー
ジを与えないのに必要な正規ピンチからのマージンであ
る。
されている受、光素子であり、３４は両端の受光素子３
３よりも内側に配置された受光素子である。３６は各イ
メージセンサチップ３′２の隙間であり、３６壮イメー
ジセンサチツプ３２に分割する際に生じる切断面の傾斜
である。父、３７は切断する際に受光素子３３にダメー
ジを与えないのに必要な正規ピンチからのマージンであ
る。
すなわち、イメージセンサチップ３２同志の接続部では
、受光素子３３０間隔は、内側に配置された受光素子３
４と受光素子３３よりも、隙間３５頑斜３６及びマージ
ン３７があるだけ、受光素子３３．３４間よりもどうし
ても広いものとなる。
、受光素子３３０間隔は、内側に配置された受光素子３
４と受光素子３３よりも、隙間３５頑斜３６及びマージ
ン３７があるだけ、受光素子３３．３４間よりもどうし
ても広いものとなる。
このイメージセンサチップ３２の接続部での受光素子３
３間隔は、現在の技術を用いた配列精度では１５μｍ程
度が限度であり、これは解像度４０゜ＤＰＩ相当では適
正であるが、６００ＤＰＩ相当あるいｄ８００ＤＰＩ相
当の高解像度なタイプでは不適なものであった。
３間隔は、現在の技術を用いた配列精度では１５μｍ程
度が限度であり、これは解像度４０゜ＤＰＩ相当では適
正であるが、６００ＤＰＩ相当あるいｄ８００ＤＰＩ相
当の高解像度なタイプでは不適なものであった。
本発明は上記課題に鑑み、従来の解像度４００ＤＰＩ相
当の実装技術を応用して容易に、解像度８００ＤＰＩ相
当を有する高品質な読み取りを可能にしたイメージセン
サを提供することを目的とするものである。
当の実装技術を応用して容易に、解像度８００ＤＰＩ相
当を有する高品質な読み取りを可能にしたイメージセン
サを提供することを目的とするものである。
課題を解決するだめの手段
そして上記目的を達成するために本発明のイメージセン
サは、複数個の受光素子を略直線状に配置した略直線状
体を複数列設けるとともに、前列の受光素子間の略中間
部に、後列の受光素子が位置する構成としだものである
。
サは、複数個の受光素子を略直線状に配置した略直線状
体を複数列設けるとともに、前列の受光素子間の略中間
部に、後列の受光素子が位置する構成としだものである
。
作用
本発明は上記した構成によって前列と後列の受光素子の
ずれにより容易に８００ＤＰＩ相当の高解像度を有する
高品質な読み取りが可能な密着型イメージセンサが実現
できる。
ずれにより容易に８００ＤＰＩ相当の高解像度を有する
高品質な読み取りが可能な密着型イメージセンサが実現
できる。
実施例
以下本発明の一実施例の密着型イメージセンサについて
、図面を参照しながら説明する。
、図面を参照しながら説明する。
第１図は本発明の一実施例における密着型イメージセン
サの平面図を示すものである。第１図において、１は実
装用基板、２と３はイメージセンサチップである。第１
図に示す様に、複数個ずつ同数のイメージセンサチップ
２と３が略直線状に並べられ、それらが平行に配列され
ている。
サの平面図を示すものである。第１図において、１は実
装用基板、２と３はイメージセンサチップである。第１
図に示す様に、複数個ずつ同数のイメージセンサチップ
２と３が略直線状に並べられ、それらが平行に配列され
ている。
第２図はイメージセンサチップ２．３の接続部の拡大図
を示すものであり、４と５は各イメージセンサチップ２
，３の受光素子４，５を示している。第２図に示す様に
前列の受光素子４間の略中心に後列の受光素子５が位置
する事によシ全体的な主走査方向の解像度は一列が有す
る解像度の２倍に向上する。例えば、−列の解像度を４
００ＤＰＩ相当とすると二列全体の解像度は８００ＤＰ
Ｉ相当となる。第３図のａに従来の４．０ＯＤＰＩ相当
のセンサ例を示すが、８は切断加工に対する受光素子３
３端からのマージンで、９はイメージセンサチップ３２
間に切断面の傾斜等で発生する隙間である。具体的な一
例としては、マージン８は１０μｍ程度、隙間９は１５
μｍ程度を現状の実装精度では要していた。従って、受
光素子３３の画素ピッチ６と受光素子３３０幅７の比率
、すなわち、現状の４００ＤＰＩ相当のセンサの受ロ部
開ロ率は６ｏ、６％程度である。
を示すものであり、４と５は各イメージセンサチップ２
，３の受光素子４，５を示している。第２図に示す様に
前列の受光素子４間の略中心に後列の受光素子５が位置
する事によシ全体的な主走査方向の解像度は一列が有す
る解像度の２倍に向上する。例えば、−列の解像度を４
００ＤＰＩ相当とすると二列全体の解像度は８００ＤＰ
Ｉ相当となる。第３図のａに従来の４．０ＯＤＰＩ相当
のセンサ例を示すが、８は切断加工に対する受光素子３
３端からのマージンで、９はイメージセンサチップ３２
間に切断面の傾斜等で発生する隙間である。具体的な一
例としては、マージン８は１０μｍ程度、隙間９は１５
μｍ程度を現状の実装精度では要していた。従って、受
光素子３３の画素ピッチ６と受光素子３３０幅７の比率
、すなわち、現状の４００ＤＰＩ相当のセンサの受ロ部
開ロ率は６ｏ、６％程度である。
第３図のｂには１本発明−実施例の８００ＤＰＩ相当の
センサ例が示しているが、この場合、マージン１２の１
０μｍ及び隙間１３を１５μｍと現状のセンサと同一と
しだ際の受ロ部開ロ率は８ａ８％となシ、従来例よシ約
３０に向上する。逆に。
センサ例が示しているが、この場合、マージン１２の１
０μｍ及び隙間１３を１５μｍと現状のセンサと同一と
しだ際の受ロ部開ロ率は８ａ８％となシ、従来例よシ約
３０に向上する。逆に。
受ロ部開ロ率６０．６％とマージン１２の１０μｍを同
一としだ際の隙間１３は、２４．３μｍとなり実装が容
易となる。この様に本発明一実施例のセンサ例では解像
度が２倍になるうえ、受ロ部開ロ率や実装の容易性が改
善される。なお１本発明のセンサ例では、副走査方向の
画素間隔１４１ｄ、主走査方向の画素ピンチの４倍であ
る。
一としだ際の隙間１３は、２４．３μｍとなり実装が容
易となる。この様に本発明一実施例のセンサ例では解像
度が２倍になるうえ、受ロ部開ロ率や実装の容易性が改
善される。なお１本発明のセンサ例では、副走査方向の
画素間隔１４１ｄ、主走査方向の画素ピンチの４倍であ
る。
第４図は本発明の密着型イメージセンサの電気配線の実
施例を示す。先ず外部よシ入力したセンサ駆動用信号が
入力端子１５より実装用基板１の表面に形成した回路導
体層１６及び金属細線１７を通じてイメージセンサチッ
プ２に入力される。
施例を示す。先ず外部よシ入力したセンサ駆動用信号が
入力端子１５より実装用基板１の表面に形成した回路導
体層１６及び金属細線１７を通じてイメージセンサチッ
プ２に入力される。
イメージセンサチップ２で走査信号を発生させて受光素
子４を順次動作させる。一方、イメージセンサチップ３
はセンサチップ２で発生した走査信号のうち共有できる
信号を金属細線１７と回路導体層１６を通じて入力する
様になっている。
子４を順次動作させる。一方、イメージセンサチップ３
はセンサチップ２で発生した走査信号のうち共有できる
信号を金属細線１７と回路導体層１６を通じて入力する
様になっている。
従って、イメージセンサチップ３よりイメージセンサチ
ップ２との共有回路部を省略でき、コンパクトなセンサ
チップとする事ができる。更に、走査信号のタイミング
が整い易く高速動作に有利である。イメージセンサチッ
プ２及び３の出力信号は一木の回路導体層により出力端
子１８に接続されている。
ップ２との共有回路部を省略でき、コンパクトなセンサ
チップとする事ができる。更に、走査信号のタイミング
が整い易く高速動作に有利である。イメージセンサチッ
プ２及び３の出力信号は一木の回路導体層により出力端
子１８に接続されている。
第５図に、本発明の密着型イメージセンサを使用する際
の周辺回路部のブロック図を示す。第６図の１９はセン
サ駆動用信号発生回路部−２０は第４図に示したセンサ
部、２１はセンサからの出力信号を処理する出力及び出
力補正回路部である。
の周辺回路部のブロック図を示す。第６図の１９はセン
サ駆動用信号発生回路部−２０は第４図に示したセンサ
部、２１はセンサからの出力信号を処理する出力及び出
力補正回路部である。
センサ駆動用信号発生回路部１９では装置側からのクロ
ック信号や電源電圧等を受けてセンサチップ駆動に必要
な信号を発生させる。この信号をセンサ部２ｏに入力し
てセンサチップを駆動させて得られた出力信号は、２１
の出力及び出力補正回路にてサンプル・ホールド等に変
換された電圧波形とした後、マルチプレクサでチップ列
毎の二数列状態となる。このうち、一方のチップ列は他
方のチップ列よシ４ライン先の原稿情報であるから一旦
メモリ内に記憶された後、他方のチップ列の同一ライン
読み取り時の信号出力に同期してメモリ内より取り出さ
れ、再度、シリアルな出力波形に補正される。
ック信号や電源電圧等を受けてセンサチップ駆動に必要
な信号を発生させる。この信号をセンサ部２ｏに入力し
てセンサチップを駆動させて得られた出力信号は、２１
の出力及び出力補正回路にてサンプル・ホールド等に変
換された電圧波形とした後、マルチプレクサでチップ列
毎の二数列状態となる。このうち、一方のチップ列は他
方のチップ列よシ４ライン先の原稿情報であるから一旦
メモリ内に記憶された後、他方のチップ列の同一ライン
読み取り時の信号出力に同期してメモリ内より取り出さ
れ、再度、シリアルな出力波形に補正される。
以上の様に本実施例によれば、密着型イメージセンサの
高解像度化が可能となシ、その際、実装の容易性や受光
部開口率も併せて改善される。受光部開口率は、同一原
稿情報に対しその摂取量に比例するので、イメージセン
サとしての品質に影響を与える。又、一方の列のイメー
ジセンサチップ群について、一部の走査信号を共有する
事で共通回路部を省略でき、イメージセンサチップ２゜
３のコンパクト化が可能となる。更に、共有する事で走
査信号のタイミングが整い易くセンサの高速動作が有利
となる。
高解像度化が可能となシ、その際、実装の容易性や受光
部開口率も併せて改善される。受光部開口率は、同一原
稿情報に対しその摂取量に比例するので、イメージセン
サとしての品質に影響を与える。又、一方の列のイメー
ジセンサチップ群について、一部の走査信号を共有する
事で共通回路部を省略でき、イメージセンサチップ２゜
３のコンパクト化が可能となる。更に、共有する事で走
査信号のタイミングが整い易くセンサの高速動作が有利
となる。
発明の効果
以りの様に本発明は複数個の受光素子を略直線状に配置
したものを複数列平行に配置するとともに、前列の受光
素子の略中心部に後列の受光素子を配列する事で、従来
では作製不可能であった８００ＤＰＩ相当の高解像度な
密着型イメージセンサの作製が可能となる。
したものを複数列平行に配置するとともに、前列の受光
素子の略中心部に後列の受光素子を配列する事で、従来
では作製不可能であった８００ＤＰＩ相当の高解像度な
密着型イメージセンサの作製が可能となる。
また上記実施例のごとくこの様な構成にする事で。
受光素子を複数個直線状に並べたセンサチップの切断加
工や配列等において従来１はどの精度を要しないため実
装が容易になる。更に、受光部開口率も犬きくする事が
でき、イメージセンサの品質向上も可能となる。また上
記実施例のごとく直線状配列する二列のセンサチップ素
子群のうち、共通信号を二列のイメージセンサチップ間
で共有する事によシ、一方のイメージセンサチップ群の
センサチップより共有回路部を省略でき、コンパクト化
が可能となり、しかも走査信り−のタイミングが１゜ 整い易く高速動作に有利なものとなる。
工や配列等において従来１はどの精度を要しないため実
装が容易になる。更に、受光部開口率も犬きくする事が
でき、イメージセンサの品質向上も可能となる。また上
記実施例のごとく直線状配列する二列のセンサチップ素
子群のうち、共通信号を二列のイメージセンサチップ間
で共有する事によシ、一方のイメージセンサチップ群の
センサチップより共有回路部を省略でき、コンパクト化
が可能となり、しかも走査信り−のタイミングが１゜ 整い易く高速動作に有利なものとなる。
従って、原稿情報を高解像度・高品質で読み取る事が可
能な密着型イメージセンサを容易かつ合理的に実現でき
る。
能な密着型イメージセンサを容易かつ合理的に実現でき
る。
第１図は本発明の一実施例における密着型イメージセン
サの平面図、第２図は第１図のイメージセンサチップの
接続部の拡大平面図であり、第３図ａは従来の密着型イ
メージセンサのセンサチップ接、続部付近の構造を表わ
した平面図、第３図すは本発明の場合のイメージセンサ
チップの接続部付近の構造を表わしだ平面図である。又
、第４図は本発明の一実施例における実装基板上での電
気配線を示した構成図、第５図は第４図の実施例におけ
る電気配線を施した際の周辺回路との関係を示しだブロ
ック図、第６図は従来の密着型イメージセンサの平面図
、第７図は第６図のイメージセンサチップの接続部の断
面図である。 １ ・・・・実装用基板、２．３・・・・イメージセン
サチップ、４，５・・・受光素子、１６・・・・・回路
導体層、１７・・・・・・金属ａＪ！、 ” ・・・・
センサ出力信号出力端子、１９・・・・・・センサ駆劾
用百号発生回（浴部、２０・・・・・・センサ部、２１
・・・・・・出力及び出力補正回路部。
サの平面図、第２図は第１図のイメージセンサチップの
接続部の拡大平面図であり、第３図ａは従来の密着型イ
メージセンサのセンサチップ接、続部付近の構造を表わ
した平面図、第３図すは本発明の場合のイメージセンサ
チップの接続部付近の構造を表わしだ平面図である。又
、第４図は本発明の一実施例における実装基板上での電
気配線を示した構成図、第５図は第４図の実施例におけ
る電気配線を施した際の周辺回路との関係を示しだブロ
ック図、第６図は従来の密着型イメージセンサの平面図
、第７図は第６図のイメージセンサチップの接続部の断
面図である。 １ ・・・・実装用基板、２．３・・・・イメージセン
サチップ、４，５・・・受光素子、１６・・・・・回路
導体層、１７・・・・・・金属ａＪ！、 ” ・・・・
センサ出力信号出力端子、１９・・・・・・センサ駆劾
用百号発生回（浴部、２０・・・・・・センサ部、２１
・・・・・・出力及び出力補正回路部。
Claims (2)
- （１）複数個の受光素子を略直線状に配置し、この略直
線状体を複数列設けるとともに前列の受光素子間の略中
間部に後列の受光素子が位置する構成とした密着型イメ
ージセンサ。 - （２）請求項１記載の密着型イメージセンサにおいて、
前列と後列の共通回路を片方の列にのみ形成した密着型
イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069668A JPH02248152A (ja) | 1989-03-22 | 1989-03-22 | 密着型イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069668A JPH02248152A (ja) | 1989-03-22 | 1989-03-22 | 密着型イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02248152A true JPH02248152A (ja) | 1990-10-03 |
Family
ID=13409448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069668A Pending JPH02248152A (ja) | 1989-03-22 | 1989-03-22 | 密着型イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02248152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109274906A (zh) * | 2018-10-31 | 2019-01-25 | 威海华菱光电股份有限公司 | 图像处理装置 |
-
1989
- 1989-03-22 JP JP1069668A patent/JPH02248152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109274906A (zh) * | 2018-10-31 | 2019-01-25 | 威海华菱光电股份有限公司 | 图像处理装置 |
| WO2020087897A1 (zh) * | 2018-10-31 | 2020-05-07 | 威海华菱光电股份有限公司 | 图像处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336556A (en) | Solid-state image pick-up device | |
| KR900002808B1 (ko) | 화상 판독 장치 | |
| CA2338595C (en) | Integrated image reading/writing head and image processing apparatus incorporating the same | |
| US6583456B2 (en) | Image sensor with light receiving elements of differing areas and image reader both having semiconductor device | |
| JP3013189B2 (ja) | 密着型イメージセンサ | |
| JPH02248152A (ja) | 密着型イメージセンサ | |
| EP1168814B1 (en) | Image processing apparatus and processing method therefor | |
| US7164509B2 (en) | Image reader having image sensor ICS divided into plural blocks having simultaneously read-out image signals | |
| JPH0588552B2 (ja) | ||
| US4158848A (en) | Electrostatic recording multi-stylus electrode device | |
| JP2002084397A (ja) | 画像読取装置 | |
| JPH0211193B2 (ja) | ||
| JP2519935B2 (ja) | 密着型イメ−ジセンサ | |
| US4775894A (en) | Modular sensor line | |
| JPS62193353A (ja) | 画像読取センサ | |
| JP3762525B2 (ja) | イメージセンサ | |
| JPH03289759A (ja) | 半導体装置 | |
| JPH07183995A (ja) | 読取装置 | |
| JPH0779403B2 (ja) | イメージセンサ | |
| JPS59151562A (ja) | イメ−ジセンサ | |
| JPH0645578A (ja) | 薄膜イメージセンサ | |
| JPS6030255A (ja) | 画像読取装置 | |
| JP2000209392A (ja) | マルチチップ型イメ―ジセンサ―と画像読み取り装置 | |
| JPS621357A (ja) | 読取装置 | |
| JPH0548842A (ja) | 原稿読み取り装置 |