JPH02249305A - 複素数ディジタル標本化変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は変調ＲＦ搬送波信号から変調信号を復元する
装置、更に具体的に云えば、その後の復調の為に、中間
周波（１Ｆ）信号をベースバンドに変換し、入力信号の
直流バイアス並びに／又は標本化時刻のずれの影響を実
質的に少なくする複素数ディジタル標本化変換器に関す
る。

受信した搬送波信号を、フィルタ作用及び変調の検波が
行なわれる中間周波（ＩＦ）に周波数変換するスーパー
ヘテロダイン形の受信機を利用することはよく知られて
いる。受信機のＩＦ部分をモノリシック集積回路で設け
ることが非常に望ましい。

従来の技術 集積可能な１つの復調器は、１９８８年７月５日に付与
された米国特許第４，７５５．７６１号に記載されてい
るベースバンド又はゼロＩＦｓＦＭ復調器である。第１
図に示す様にゼロエＦベースバンド復調器１０は、入力
１０ａに下向き変換されたＩＦ倍信号受取り、第１及び
第２のＲＦミクサ信号１１−１及び１１−２の第１の入
力１ｌ−１ａ及び１ｌ−２ａに印加する。搬送波周波数
を持つ局部的に発生されたＬＯ倍信号別の入力１０ｂに
供給する。局部発振器のＬＯ倍信号ミクサ手段１１の一
方の第２の入力、例えば入力１ｌ−２ｂには直接的に印
加され、直角位相シフト手段１２で９０＠たけ移相され
て、他方のミクサ手段の第２の入力、例えば入力１ｌ−
１ｂに直角位相のＬＯ倍信号発生する。ミクサの出力１
ｌ−１ｃ及び１ｌ−２ｃのベースバンド信号が夫々同相
信号及び直角位相信号である。１つの低域フィルタＬＰ
Ｆ手段１４−１又は１４−２に於ける適当な低域フィル
タ作用の後、ベースバンドの同相■信号が中間節１０ｃ
ｍ１に得られ、これに対してベースバンドの直角位相Ｑ
信号が別の中間節ＩＱｃ−２に得られる。復調器１０の
内、節１０ｃより前にある部分を変換器と呼び、節１０
ｃより後にある部分を弁別器と呼ぶ。弁別器では、各々
の信号を関連する一方の遅延手段１５−１又は１５−２
で、期間Δｔだけ遅延させて、夫々遅延させた同相信号
Ｉ′又は遅延させた直角位相信号Ｑ′を発生する。第１
の乗算器１６−１が遅延工′信号を第１の入力１６−１
ａに受取ると共に遅延しないＱ信号を第２の入力１６−
１ｂに受取って、積Ｑｌ’である信号を出力１６−１ｃ
に発生し、これが加算手段１８の第１の入力１８ａに印
加される。第２の乗算手段１６−２が遅延Ｑ′信号を第
１の入力１６−２ａに受取り、遅延しないＩ信号を第２
の入力１６−２ｂに受取って、積である工Ｑ′信号を出
力１６−２ｃに発生し、これが加算手段の減算になる第
２の入力１８ｂに印加される。

出力１８ｃの差信号が、検波出力１０ｄであるが、周波
数変調されたＩＦ入力信号から復元された変調データで
ある。節１０ｃより後の回路を変更することにより、移
相キーイング（Ｐ　Ｓ　Ｋ）及び連続位相／周波数偏移
キーシング（ＣＰ　Ｆ　Ｓ　Ｘ）変調を復元することが
出来る。

復調器１０が多数のアナログ・ブロックを用いることが
判る。１個の集積回路チップの一部分として完全にディ
ジタル形の復調器を製造し易くする為、並びに各々のブ
ロックの寸法、電力及び単位コストを下げると共にその
信頼性を高める為に、ディジタル信号処理を利用するこ
とが非常に望ましい。将来性のある１つのディジタル復
調器は、米国特許第４，６４７．８６４号に記載されて
いるものである。このアナログＦＭ信号の非コヒーレン
ト形ディジタル復調器は、ＩＦ周波数を持つアナログＦ
Ｍ信号をディジタル・データ・ワードの標本化されたス
トリームに変換する為にアナログ・ディジタル変換器を
利用しており、これらのワードがディジタル・ミクサに
印加されて、変調波形のベースバンド表示となる別々の
■及びＱデータ拳ストリームに分類される。ＩＦ倍信号
入っている位相及び周波数の両方の情報を保つ為には、
２つのベースバンド・データ・ストリームを出力する変
換器が必要である。後続の非コヒーレント形ディジタル
検波器を使って、その引数が変調信号に比例する様な正
弦関数を抽出する。この関数が復調器のディジタル・デ
ータ出力となり、必要があれば、アナログ信号にもう一
度変換して、復調器のアナログ出力にすることが出来る
。この変換器−弁別器の装置全体は、略ディジタル形で
あるが、標本化周波数が搬送波周波数の４倍に正確に等
しくない時、望ましくない１対の出力サイドローブを発
生することが判ったし、前に述べた周波数のずれが存在
すると共に、ＩＦ入力信号に直流成分がある場合、２番
目の１対の望ましくないサイドローブをも含むことが判
った。装置の変換器部分にはこう云う２つの間通がある
。従って、直流バイアス及び／又は周波数ずれの誤差が
、ＦＭ復調器の後続のディジタル弁別器部分で復元され
る変調に実質的に影響しない様な複素数ディジタル標本
化変換器を提供することが非常に望ましい。

発明の簡単な要約 この発明では、ＩＦ復調器の為の複素数ディジタル標本
化変換器が、ＩＦアナログ信号を受取って、ＩＦ信号周
波数の４倍に略等しい標本化速度の周波数で標本化する
ことによってディジタル・データ・ストリームに変換す
るアナログ・ディジタル変換器（ＡＤＣ）手段と、標本
化されたデータをベースバンドに変換するディジタル・
ミクサ手段と、インターリーブ形の逐次的な同相のＩデ
ータ・ワード及び直角位相のＱデータ・ワードを１対の
同時の１及びＱデータ・ワード・ストリームに分類する
手段と、ＡＤＣに印加されたアナログＩＦ信号の直流オ
フセットの影響を除去する手段、並びに同時のＩ及びＱ
ストリームにある不整合誤差を補正する手段の内の少な
くとも一方とを有する。

現在好ましいと考えられる実施例では、両方の補正手段
を利用する。直流オフセットを除去する手段は、ベース
バンド・サンプルの平均を利用し、不整合を補正する手
段は、平均されるＱデータの余分の遅延に対して、同相
の■データ・ストリームを補償しながら、各々１対の直
角位相のＱデータ・ワードを平均する。

従って、この発明の目的は、ディジタル復調器に用いる
複素数ディジタル標本化変換器として、アナログ信号入
力の直流バイアス並びに／又は標本化周波数誤差の復元
データに対する影響を略全部除去する様な新規な複素数
ディジタル標本化変換器を提供することである。

この発明の上記並びにその他の目的は、以下図面につい
てこの発明の詳細な説明する所から明らかになろう。

発明の詳細な説明 現在好ましいと考えられるこの発明の実施例がＦＭ復調
器に示されている。最初に第１図及び第２図を参照すれ
ば、復調器のディジタル周波数弁別器部分は、ディジタ
ル遅延手段１５、ディジタル乗算手段１６及びディジタ
ル加算手段１８で構成されているが、夫々ｉｍ　１０　
ｃ　−１及び１０ｃｍ２の同相のＩデータ信号及び直角
位相のＱデータ信号に作用する。ディジタルＦＭ復調器
のこの部分に対しては、米国特許節４，６４７，８６４
号に記載された完全ディジタル形の弁別器を使うことが
出来るし、それを使うことが好ましい。この発明は、弁
別器部分の入力にある節１０ｃに相当する１対の出力端
子２０ｃに、バイアスのない並びに／又はオフセットの
ない■及びＱデータ・ワードのストリームを供給する複
素数ディジタル標本化変換手段２０（第２図）である。

変換器２゜が（周波数変調された）アナログＩＦ信号を
入力２０ａに受取る。ＴＦ倍信号中心周波数又は搬送波
Ｆｃを持ち、例として４　ＭＨｚになっている。標本化
クロックＣＬＫ信号が入力２０ｂに入り、理想的にはサ
ンプル周波数Ｆｓは、復調器のディジタル弁別器部分に
送込む為のＩ及びＱデータ・ストリームを出力２０ｃｍ
１及び２０ｃｍ２に夫々発生する為に、ＩＦＩＩ送波周
波数の４倍に等しい（即ち、ＦＳ−４Ｆｃ）。帯域通過
アナログＩＦ入力信号が１個のＡＤＣ手段２２のアナロ
グ入力２２ａに印加され、この手段はクロック信号を標
本化ストローブ入力２２ｂに受取っ−Ｃ，入力アナログ
信号の各サイクルの間、データ出力ポート２２ｃに夫々
ｎ個の並列データ・ビットからなるディジタル・データ
・ワードである略等間隔の４個のサンプルを発生する。

標本化されたデータからベースバンドへの周波数変換が
、この後ディジタル・ミクサ手段２４にある１組のラッ
チによって行なわれる。ＡＤＣ手段２２からのディジタ
ル・データーワードのストリームがミクサ手段の第１の
入力２４ａに供給される。ミクサは局部発振器入力２４
ｂを持ち、こ＼に略ＩＦ周波数Ｆｃの矩形波信号が入る
。この矩形波信号が、除数４の除算手段２６で、クロッ
クＣＬＫ信号（クロック母線２１にある）を４で除すこ
とによって発生される。

この発明の一面として、ディジタル・ミクサの出力２４
Ｃにあるベースバンド・データ信号が、直流オフセット
除去手段２８のデータ入力２８ａに印加される。この手
段は母線２１からのクロック信号をも第２の入力２８ｂ
に受取る。直流オフセット除去手段の出力２８ｃは、ア
ナログ入力信号に直流バイアスがあっても、その影響を
除去したディジタル・データ・ワードのストリームであ
る。このデータ・ストリームがＩ／Ｑ分類手段３０の入
力３０ａに供給される。この分類手段の第２の入力３０
ｂが、除数２の除算手段３２から供給された、クロック
ＣＬＫ周波数の半分の周波数を持つ実質的な矩形波信号
を受取る。分類手段３０が、時間的に逐次的なインター
リーブ形のＩ及びＱデータ・ワードを分類して、分類手
段の出力３０ｃ及び３０ｄに１対の分類された同相のＩ
ｓデータ・ワード及び分類された直角位相のＱｓデータ
φワードが同時に現れる様にする。標本化されたデータ
・ワードはサンプル速度（今の場合はＦｓ　−１６ＭＨ
ｚ　）で１つのストリームとなって入力３０ａに達し、
何れも入力サンプル速度の半分の１対のストリーム（例
えば、！、及びＱｓワード・ストリームはＦｓ　／　２
　＝　８ＭＨｚ　）で出て行く。

この発明の別の一面では、直角位相補償手段３４が分類
されたＩｓ及びＱｓデータ・ワードを受取り、標本化周
波数Ｆｓ又はクロックＣＬＫ周波数が、復調器に対する
ＩＦ信号入力の搬送波周波数Ｆ。の４倍に正確に等しく
ない場合に普通起る様な１対の変調出力のサイドローブ
を実質的に除去する。直角位相補正手段３４が、第１の
入力３４ａにｌｓ倍信号受取って、複素数ディジタル標
本化変換器の出力節２０ｃｍ１に結合された第１の出力
３４ｃに遅延を補正した同相の工信号を発生する遅延補
償手段３４−１と、第２の入力３４ｂにＱｓ倍信号受取
って、複素数ディジタル標本化変換器の第２の出力節２
０ｃｍ２に結合される出力３４ｄに直角位相を補正した
直角位相のＱブタ・ストリームを発生する不整合補正手
段３４２とを有する。

１個のＡＤＣ手段２２しか使わないことが理解されよう
。第１図に示す従来の復調器の大部分がアナログ形であ
る変換器とは異なり、この変換器ではアナログ・ミクサ
及び直角位相分割器はもはや必要ではない。ディジタル
混合過程によって周波数が一層高い項が発生されないか
ら、低域フィルタの必要もなくなる。最も重要なことは
、何れもミクサ、フィルタ及びＡＤＣ手段を含む全く別
々の２つのチャンネルを必要としないことであり、この
為位相及び振幅応答を厳密に釣合わせる必要がなくなる
。

第２ａ図は複素数ディジタル標本化過程を示す。

期間Ｔ　ｍ　１　／　Ｆ　ｃを占めるアナログ信号波形
３６が、その各サイクルの間、４回標本化される。第１
のサンプルＳ１が第１の振幅を持つ標本化信号３８ａを
発生し、それが同相のＩデータ◆ストリームに割当てら
れるデータ・ワードに変換される。

次のサンプルＳ２はサンプルＳ１より時間Ｔ／４だけ後
に発生し、直角位相のＱデータ・ストリームに割当てら
れるデータ・サンプル３８ｂを発生する。更に期間Ｔ／
４を置いて、第３のサンプルＳ３を求める。これがもう
１つの１サンプルになる。サンプルＳ３のサンプル・デ
ータ３８ｃは、最初のＩサンプルＳ１から期間Ｔ／２後
であるから、これはＳ１サンプルとは極性が反対の半サ
イクルの間に発生し、■データの反転をしなければなら
ない。即ち、反転Ｉサンプルである。同様に、第４のサ
ンプルＳ４が次のＱサンプルであり、これは最初のＱサ
ンプルから期間Ｔ／２後に発生されるので、第４のサン
プル・データ３８ｄは反転Ｑサンプルである。この後１
サイクル当たりサンプル４個の過程が繰返され、Ｉデー
タ・ストリームのサンプルの８５及びＱデータΦストリ
ームのサンプル８６等が出る。各サイクルの３番目及び
４番目のサンプルは夫々Ｉ及びＱデータ・ストリームに
正しく割当てられるが、−１の倍数の乗算を必要とする
。これが実効的に、サンプル・データの２の補数の表示
を単純に反転することによって実施される。従って、複
素数ディジタル標本化過程は、（イ）中心又は搬送波周
波数Ｆｃの４倍の標本化周波数Ｆｓで入力波形を標本化
すること、（ロ）１つ置きの対の標本化された信号を反
転すること、及び（ハ）データ・サンプルのストリーム
を同相■成分及び直角位相Ｑ成分に正しく分けること−
云う３つの別々の工程に分けて行なうことが出来る。こ
の過程の３つの工程が、夫々ＡＤＣ手段２２、ディジタ
ル・ミクサ手段２４及びＩ／Ｑ分類手段３０で実施され
る。

第２ｂ図について説明すると、ディジタル・ミクサ手段
２４は、サンプル・データ・ストリームをベースバンド
に変換しなければならない。この変換は、サンプル・ス
トリーム中の１つ置きの対のデータ・ワードを２の補数
で反転することによって行なわれる。２の補数の反転は
、（イ）入力データの各々のデータ・ビットの反転（］
の補数の反転）及び（ロ）（イ）の結果に数値１を加算
することを利用する。今の場合、この発明では、１の補
数の反転部分（イ）に対し、理想的には中心周波数Ｆｃ
の信号を用いた排他的オアのゲート作用を利用し、これ
によって本質的に１つ置きの対のサンプル・データ・ワ
ードを反転する。中心周波数の近似を発生しなけばなら
ないので、標本化クロックＣＬＫ信号を（手段２６で）
４で除すことにより、局部信号が発生される。従って、
１個のデータ・ストリームがミクサ手段の入力２４ａに
導入され、ｎ個の並列データ・ビットの各々が、関連す
る排他的オア・ゲート４０の第１の入力４０ａに供給さ
れる。このゲートは別の入力４０ｂに中心周波数の矩形
波信号をも受取る。排他的オア・ゲートは、入力４０ｂ
が低論理レベルにある時は入力データに影響しないが、
入力４０ｂが高論理レベルにある時、１の補数の反転を
行なう。入力２４ａに（ＡＤＣ手段２２から）現れる２
の補数データの反転を正しく完了する為、１の補数の反
転のｎ＝８ビツトの結果に対して、数１を加算しなけれ
ばならない。ゲートの出力４０ｃにある１の補数の反転
データを、母線２１の標本化クロックＣＬＫ信号の選ば
れた縁に応答して、ラッチ手段４２に一時的にラッチす
る。ラッチされたデータが、加算手段４４のｎ段の内の
関連した１つの第１のＡデータ入力に供給される。加算
手段４４の各段は、第２のＢデータ入力に低論理レベル
を受取る。最下位ビット段はその桁上げ入力のＣ，入力
に、母線２１の標本化クロックＣＬＫ信号に応答するＤ
形フリップフロップ・ラッチ手段４６を介して、手段の
入力２４ｂからのゲート信号を受取る。ＸＯＲゲートの
入力４０ｂが低論理レベルにある時、ゲートは単に入力
４０ａのデータを変えずに通過させるから、加算手段４
４の桁上げ入力Ｃ１と同時に低論理レベルが存在すると
、データは変らず、従ってディジタル混合工程（ロ）に
要求される通り、１つ置きの対のデータ中サンプルの正
しい２の補数の反転が実行される。

これから説明するが、手段２８に於ける直流オフセット
の正しい除去並びに手段３４に於ける直角位相の不整合
の補正には、相次ぐ２つのデータ・サンプルの平均を作
ることが必要である。第２Ｃ図について説明すると、平
均手段５０が、データ・ワードのストリームＧを入力ボ
ート５０ａに受取り、各々の逐次的なデータ・ワードを
遅延手段５２で期間ΔＴだけ遅延させる。遅延データ・
ワードＧ′のストリームの各々のワードがディジタル加
算手段５４の第１の加算入力５４ａに印加される。非遅
延データ・ストリームＧのワードが加算手段の第２の入
力５４ｂに現れる。加算手段の和出力５４ｃは、Ｇ　（
ｔ）＋ａ’　　（Ｈに等しいデータ・ワードを発生する
。Ｇ’（ｔ）−Ｇ（ｔ＋Ｔ／２）であれば、和はＧ　（
ｔ）　十〇　（ｔ＋Ｔ／２）である。加算手段の出カッ
乗数１／２の乗算手段５６の作用を受け、従って、端子
５０ｂの出力データは［Ｇ　（ｔ）＋Ｇ　（ｔ＋Ｔ／２
）］／２−Ｇ　　　、即ち１対の逐次的なデータ・サン
ｖｇ プルの平均である。手段５６に於ける１／２の乗算は、
除数２のディジタル除算として実施する方が一層容易で
あり、この為には和データ・ワードの全てのビットを１
ビツトだけ右向きにシフトすることを必要とするだけで
ある。

分類手段３０が、一方のチャンネルをＴ／４の遅延だけ
ずらすことにより、標本化したデータ・ワード・ストリ
ームをＩ及びＱチャンネルに分離する。即ち、時刻（ｔ
’　十Ｔ／４）に得られるＱサンプルは、データφサン
プルＩ　　（ｔ’　）が実際にはデータ・サンプルＱ　
（ｔ’　＋Ｔ／４）と同時に得られたものでないことは
明らかであるけれども、時刻（ｔ′）に得られた関連す
るＩサンプルと同時に得られたものとして扱われる。同
様に、次のＱサンプル、即ちサンプルＱ（ｔ′＋３Ｔ／
′４）が、次の■データ・サンプルと対にされ、それと
同時であるものとして扱われる。この対の１データ◆サ
ンプルは、１対のＱサンプルの中間にあるＩ　　（ｔ’
　＋Ｔ／２）データ・サンプルである。

この直角位相の不整合により、標本化周波数Ｆｓが優遇
波周波数Ｆｃの正確に４倍でない場合、復調器の出力に
１対のサイドローブが生ずる。例として、周波数のずれ
ΔＦ−Ｆｃ−（Ｆｓ　／４）とする。変調信号が変調周
波数Ｆ□の信号音であり、搬送波の周波数がΔＦだけず
れていると、その結果１対の復調信号サイドローブが（
Ｆｍ±２ΔＦ）の所に現れる。必要ではないが、最高の
変調信号音周波数が、■及びＱサンプルを発生する速度
（この速度が２Ｆｃである）の約１％未満であって、各
々のＱデータ・サンプルをその前のＱデータ・サンプル
と平均することによって、過剰標本化特性を利用して直
角位相の補正の聞届を解決することが出来る様にするこ
とが好ましい。この時、Ｑ平均データは、Ｔ／４の期間
だけ前に求めた■サンプルと対になるＱａｖｇサンプル
のことである。

即ち、過剰標本化により、データ数値Ｑ　（ｔ’　十Ｔ
／２）は、１／２　［：Ｑ　Ｃｔ’　＋Ｔ／４）＋Ｑ（
ｔ’　＋３７／４）］に等しいものと近似することが出
来る。このＱ　（ｔ′＋Ｔ／２）の平均値がデータ・サ
ンプルＩ　　（ｔ’　＋Ｔ／２）と対になり、複素数デ
ィジタル標本化方式によって入込んだ時間的なずれを実
効的に除去する。然し、Ｑ　　デｖｇ −層・ワードは、時刻（ｔ’　＋３Ｔ／４）まで利用す
ることが出来ないから、Ｉ　　（ｔ’　＋Ｔ／２）デー
タ・ワードは、Ｑ　　データ争ワードと時間ｖｇ 的に同期して現れる様に（平均はしないけれども）遅延
させなければならない。

この発明では、周波数オフセットΔＦが存在する時、復
調器の出力は、入力信号の直流成分がある場合、それが
原因で周波数（Ｆｍ±ΔＦ）の所に生ずる第２の１対の
サイドローブをも含むことが判った。この直流バイアス
は、各々の１及びＱチャンネルで別々に相次ぐサンプル
を平均することにより、減少するが、実質的に除くこと
が出来る。これは、ディジタル混合過程の一部分として
、各チャンネルで１つ置きのサンプルを反転する前に、
第１のＩデータ・ワードＩ　（ｔ）が、ｄｃを存在する
アナログ直流バイアスとして、アナログ値ｉ　　（ｔ）
　十ｄｃをディジタル化した結果であることを考えれば
、理解することが出来る。半サイクル後、次の１データ
・サンプルは、反転する前、−Ｉ　（ｔ＋Ｔ／２）であ
り、これは−ｉ　　（を十Ｔ／２）＋ｄｃと云うアナロ
グ入力のディジタル化である。第２のサンプルの反転は
、データ・ワードＩ　　（を十Ｔ／２）がアナログ値ｉ
（ｔ＋Ｔ／２）−ｄｃのディジタル化であることを意味
する。直流バイアス類の極性だけが変化する。両方を加
算すると、実効的に直流バイアス　データが除かれ、相
穀される。

直角位相の補正及び／又は直流除去の為の、１対のｎビ
ットの２の補数を平均する為のハードウェアの実際の構
成では、２つのサンプルの和を求め、その結果生ずる（
ｎ＋１）ビットのデータ・ワードの最下位ビット（Ｌ　
Ｓ　Ｂ）を切捨て（この切捨ては除数２の除算に相当す
る）ることによって平均することにより、負の和にＬＳ
Ｂの半分のバイアスが導入され、この為、平均装置の伝
達特性が対称的ではなく、その結果復調器の出力に偶数
高調波が生ずることが判った。この発明では、切捨ての
前に、各々の負の和に量１を加算することにより、平均
装置に正しい対称的な応答が得られることが判った。

第３図について説明すると、現在好ましいと考えられる
実施例の複素数ディジタル標本化変換器２０が、約４　
ＭＨｚのＩＦ搬送波周波数のアナログ入力ＡＩＮ信号に
対して要求される様な１６ＭＨｚの標本化クロックＣに
用いる為、２０ＭＨｚの最高標本化速度を持つＡＤＣ手
段６０を利用する。変換器２０が個別装置形式に朝立て
られる場合、手段６０はＴＲＷから入手し得るＴＨＣ１
０６８形ＡＤＣであるが、他の全てのブロックは業界で
標準的な７４／７４ＬＳシリーズのＴＴＬ／ＬＳＴＴＬ
ディジタル回路である。この特定のＡＤＣは組込みのフ
ラッシュ変換器、アナログ増幅器及び精密級基準発生回
路を持っており、ｎ＝８ビツトの並列データ出力を発生
する。入力信号の直流成分は、高域フィルタ手段６２ａ
を使うことによって実質的に減少する。このフィルタ手
段は、抵抗６２ａ及びキャパシタ６２ｂからなる第１の
部分、及び抵抗６２ｃ及びキャパシタ６２ｄからなる第
２の部分で構成されていて、ＡＤＣのアナログ入力イン
ピーダンスと共に作用する。論理インバータ６４をＡＤ
Ｃ手段の最」二位（ＭＳＢ）データ線Ｄ８に用いて、手
段６０のオフセットの２進データ出力形式を所望の２の
補数の形式に変える。

２の補数の形式にしたサンプル（母線２１に各々の標本
化クロックＣＬＫパルスで得られる）が、第１のラッチ
手段６６に一時的に捕捉され、保持される。このラッチ
手段は、ｎ−８本のデータ線の各々に対するラッチ段を
持っている。変換されてラッチされたデータ・ワードが
ディジタル・ミクサ手段２４に供給される。

ディジタル−ミクサでは、システム−クロックＣの周波
数を４で除したクロック信号Ｃ／４に応答して、１つ置
きの１対のサンプルが反転される。

除数４の除算手段２６が実際には除数２の除算手段３２
とその後の除数２の除算手段２６′で構成されている。

ディジタル・ミクサがｎ−８個の排他的オア・ゲート４
０−１乃至４０−８を含んでおり、その各々は第１の入
力がその時ミクサの入力２４ａにあるディジタル・ワー
ドの８個の並列データ・ビットの内の関連した１つを受
取り、第２の入力は全て並列に除算器２６′からのＣ／
４クロツク・ビットを受取る様に接続されている。

各々のＸＯＲゲート４０の出力が、システム・クロック
Ｃ信号の適当な縁に応答して、ラッチ手段４２の関連す
るビットに一時的にラッチされる。

入って来る２の補数を正しく反転する為、１対の４ビツ
ト加算手段４４−１及び４４−２を利用する。ラッチ手
段４２からのラッチされた１つのデータ・ビットが関連
するＡ入力に現れ、低論理レベルが関連する各々のＢ入
力に現れる。加算手段４４−１のＬＳＢ桁上げ入力Ｃ１
が、Ｄ形設４６にラッチされた、除算手段２６′　の出
力からの論理信号である。正しく反転された１１　ｍ　
ｇビットの２の補数データ・サンプルが、この時ベース
バンドにあり、加算手段４４の８加算Σ出力に現れ、各
々のビットがミクサ手段の出力ラッチ６８に一時的に保
持され、ディジタル・ミクサの出力データ・ポート２４
ｃに現れる。

直流オフセット除去手段２８が、ディジタル・ミクサか
らの、何れも８個の並列データ・ビットＧ８乃至Ｇ１で
構成される逐次的なワードを受取り、その時入力にある
各々のサンプル・デー２夕・ワ・−ドとその２つ前のデ
ータ・ワードとの平均を求める。即ち、現在のデータ・
ワードがＱデータ・ワードであれば、その前に最後のデ
ータ・ワードは、■データ・ワードであるから、このサ
ンプルの一部分とし、て含めることは出来ず、従って２
つ前のデータ・ワード（これがこれより１つ前のＱデー
タ・ワー　ドになる）を利用しなければならない。現在
のデータ・ワードが１データ・ワードである場合も同様
な理屈である。従って、何れも２つの相次ぐクロックＣ
パルスの内の相異なる１つに応答して、サンプルの間に
２回の遅延が必要である。こう云う遅延が第１の遅延ラ
ッチ手段５２−１ａ及び第２の遅延ラッチ手段５２−１
ｂで実施される。９ビツト加算手段５４は、第１及び第
２の４ビツト加算手段５４−１．　ａ及び５４−１ｂの
八入力の夫々関連した１つに、８個の遅延しないデータ
・ビットの内の相異なる１つが供給されると共に、遅延
しないＭＳＢデータ・ビットがもう１つの９番目のビッ
トの加算段５４−１ｃの八入力に供給される。この符号
の延長は符号の拡張により、９ビツト・サンプルになる
。２回遅延させたデータ・ワードの同じ番号のビットが
、加算手段５４−１ａ及び５４−１ｂの８段の夫々関連
するＢ入力に供給され、２回遅延させたＭＳＢデータ・
ビットも９番目の段５４−１ｃのＢ入力に供給される。

従って、（２つのデータ・ストリームの内の夫々にある
）相次ぐサンプルのデータ値が、ラッチ６８及びラッチ
５２−１ｂの適当な出力に出る。これらの２つの相次ぐ
サンプルの値を加算し、和を試験して、その和が負であ
れば（前に述べた非対称性をなくす為に）この−時和に
１の値を加算することが出来る。こうして調節された和
を２で除す。この為、得られた９ビツトの和を１デイジ
ツトだけ右にシフトする（こうして得られた出力和では
Ｄｉ　　ＬＳＢリストは使わない）。この過程は、２つ
の別々の和を計算することを必要とすることが理解され
よう。１番目に、−時和の符号を決定する為に、２つの
データの値を加算しなければならないし、２番目に、調
節した和に対してバイアス補正をしなければならない。

和の調節のフィードバックが手段７０−１によって行な
われる。こ＼でシステム・クロックＣ信号がインバータ
手段７Ｏ−１ａによって反転されて、ｐ形フリップフロ
ップ７Ｏ−１ｄに対するクロック信号になると共に、２
入力アンド・ゲート７０−１．　ｃの一方の入力にもな
る。９番目のΣ段５４−１ｃの加算された出力Ｄ９ビッ
トが、フリップフロップ７Ｏ−１ｂのデータ入力りに結
合され、クロック作用を受けた時、ゲート７Ｏ−ＩＣの
他方の入力に対するＱ出力となる。アンド・ゲートの出
力は、クロックＣ信号が高である時、加算段５４−１ａ
の桁上げ入力Ｃ，を強制的に低レベルにし、この為各々
のクロック・サイクルの前半の間、加算手段に対する桁
上げ入力信号が低であり、−時的な和の符号がピッ）Ｄ
９によって決定される。クロックＣ信号の立下りに応答
して、符号ビットＤ９がフリッププロップ７Ｏ−１ｂに
送込まれる。アンド・ゲートの他方の入力にある反転さ
れたクロック信号により、この時符号ビットをフリップ
フロップＱの出力からゲートに伝搬させ、加算手段の桁
上げ入力を正しいレベルに駆動することが出来る。この
為、クロックＣサイクルの前半は、現在のデータ類及び
それより２つ前のデータ類を加算する為に利用し、こう
して和の符号を決定することが出来る様にする。クロッ
ク・サイクルの後半は符号ビットをフリップフロップに
ラッチして、加算段の桁上げ入力を駆動する。現在のデ
ータのラッチ６８の出力及び２回遅延させたデータのラ
ッチ５２−１　ｂの出力が変っていないから、補正され
た和が形成される。補正された和のデータの９ビツトが
、各ビットＧＪ　　（２≦ｊ≦９）を出力ビットＧ　ｊ
−ｔとして結線し、６１　ビットを無視することにより
、１ビットたけ右にシフトさせられる。

１／Ｑ分類手段３０では、各ビットがこの時並列にＱラ
ッチ手段７２−１及びＩラッチ手段７２−２の同様なビ
ット入力に並列に印加される。第１のインバータ７４ａ
が半分の周波数を持つクロックでない（Ｃ／２）波形を
発生し、これによって各々の立上りで、Ｑサンプルがラ
ッチ手段７２−１にラッチされる。第２のインバータ７
４ｂがＣ′／２の半分のクロック周波数のパルス争スト
リームを発生し、その立上りが、Ｉデータ・ワードをそ
の中にラッチするのに適切なタイミングで、ラッチ手段
７２−２の付能入力に供給される。この為、Ｃ／２及び
Ｃ′／２信号の交互の立上りにより、オフセット補償さ
れた１個のデータ・ストリームがＩ及びＱ成分に分離さ
れ、それらがｎ　−８ビツトの並列データ・ワードとし
て、同時に利用出来る様になる。ビットＱｓ　８乃至Ｑ
ｓ　１からなるＱ直角位相データやワードがラッチ７２
−１の出力に現れ、データ・ビットＩｓ８乃至Ｉ８１か
らなるｎ−８ビツトのＩｓ同同相データワワードラッチ
７２−２の出力に現れる。両方のデータ・ワードが直角
位相補正手段３４に同時に入力される。

直角位相補正手段３４が、直角位相Ｑｓデータ・ストリ
ームに追加の平均作用を行なうことにより、理想的でな
い直角位相標本化処理によって導入された誤差を補正す
る。クロック・ラッ千〇入力にクロック・周波数の半分
のクロック・パルスＣ′／２を受取る時間遅延ラッチ手
段５２−２で、Ｑｓデータが１サンプル周期（この時２
クロック期間に等しい）だけ遅延させられる。直流除去
手段２８に於ける平均装置の場合と同じく、実際のクロ
ックの前半（今の場合、Ｃ′／２クロック）の間、負の
和検出回路７０−２がＭＳＢ加算手段５４−２ｃからの
９番目のデータービットＤ’　　９に作用して、和が負
であるかどうかを決定する（２の補数の論理を用いてい
るから、データ・ビットＤ’　　９は高論理レベルであ
る）。一時和の符号の判定により、クロック（Ｃ’　／
２）期間の後半の間の、第１の加算手段５４−２ａに対
する桁」二げ入力Ｃ，ビットの論理レベルが左右される
。

現在のＱ８ワード及び１サンプルだけ遅延させたＱｓワ
ードを加算して、加算手段５４の出力に９デイジツト数
を形成した時、ＬＳＢビットＤ’　　１を捨て、除数２
の除算が行なわれる。その結果得られる８ビツトの直角
位相補正データ・ワードがラッチ手段７４−１にラッチ
され、補正回路の出力３４ｄから、直角位相Ｑデータ・
ワードの８ピツ）Ｑ８乃至Ｑｌとして変換器の出力２０
ｃｍ２に供給される。分類された直角位相Ｑｓデータ・
ワードと同時に分類された同相Ｉｓデータ・ワードが利
用出来るから、遅延ラッチ５２−３ａ及び５２−３ｂを
利用して、遅延手段５２に於て同じ遅延区間を持たせる
ことが出来、最終的な出力ラッチ手段７４−２が、遅延
を補償して分類された、ビットＩ８乃至１１からなる同
相データ・ワードＩを出力３４ｃに出すが、これが変換
器の出力２０ｃｍ１である。

ＦＭディジタル復調器のディジタル弁別器と共に使う現
在好ましいと考えられる１実施例の複素数ディジタル標
本化変換器を詳しく説明したが、当業者には種々の変更
が考えられよう。従って、この発明は特許請求の範囲の
みによって限定されるのであって、ニーで実施例の説明
として述べた特定の細部及び構成によって制約されるも
のではないことを承知されたい。

【図面の簡単な説明】

第１図は従来のゼロＩＦベースバンド復調器の簡略ブロ
ック図、 第２図は実質的に直流入力バイアス並びに／又は標本化
周波数の誤差の影響がないベースバンドＩ及びＱ信号を
発生するこの発明の複素数ディジタル標本化変換器の簡
略ブロック図、 第２ａ図は複素数ディジタル標本化過程の性質及び入力
アナログ信号波形を示すグラフであり、この発明が軽減
する問題を理解するのに役立つ。 第２ｂ図はこの発明に用いるディジタル争ミクサの簡略
ブロック図、 第２ｃ図はこの発明に用いる１形式のディジタル信号平
均装置の簡略ブロック図、 第３図は第３ａ、３ｂ及び３ａ図相互の配置関係を示す
図、 第３ａ乃至３ａ図はディジタルＦＭ復調器に用いるこの
発明の現在好ましいと考えられる１実施例の複素数ディ
ジタル標本化変換器の簡略ブロック図である。 主な符号の説明 ２２７ＡＤＣ手段 ２４：ディジタル・ミクサ ３０：Ｉ／Ｑ分類手段 ３４：直角位相不整合補正手段 図面の浄！（内容に変更なし） ＦＩＧ、２ａ。 →− ■ ＦＩＧ、２ｃ ＦＩＧ、３ｂ。 手続補正書（成） １．事件の表示 平成１年特許願第３１０８３０号 ２、発明の名称 複素数ディジタル標本化変換器 ３、補正をする者 事件との関係　　　　　　　特許出願人名　称　　ゼネ
ラル・エレクトリック・カンパニイ４、代理 住所 人 〒１０７東京都港区赤坂１丁目１４番１４号第３５興和
ビル　４階 日本ゼネラル・エレクトリック株式会社・極東特許部内
上舌　（５８ｇ）　　５２００−５２０７平成２年３月
１２日（発送日二平成２年３月２７日）６、補正の対象 図面

Claims (1)

1. 【特許請求の範囲】 １、アナログＩＦ信号を受取るディジタル復調器のディ
   ジタル検波手段に同相のＩデータ及び直角位相のＱデー
   タ・ワードの略同時の出力ストリームを供給する複素数
   ディジタル標本化変換器に於て、 搬送波周波数Ｆｃを持つアナログＩＦ信号を、４Ｆｃに
   略等しい標本化周波数Ｆｓで求めるディジタル・データ
   ・サンプルのストリームに変換するＡＤＣ手段と、 ディジタル・データ・サンプル・ストリームをベースバ
   ンド・ディジタル・データ・ワードのストリームに変換
   するディジタル・ミクサ手段と、インターリーブ形の交
   互のベースバンド・データ・ワード・ストリームを同相
   のＩｓデータ・ワード及び直角位相のＱｓデータ・ワー
   ドの逐次的な分類された対に分離する分類手段と、 直角位相のずれの影響がある場合、データ・ワードの分
   類された対を補償して出力データ・ストリームを作る手
   段とを有する複素数ディジタル標本化変換器。 ２、補償手段が相次ぐ直角位相のＱｓデータ・ワードの
   各対の値を平均する手段を有する請求項１記載の複素数
   ディジタル標本化変換器。 ３、平均する手段が、相次ぐＱｓデータ・ワードの各対
   のデータ数値を加算する手段と、加算したデータ数値に
   １／２を乗ずる手段とで構成されている請求項２記載の
   複素数ディジタル標本化変換器。 ４、加算する手段が、相次ぐデータ・ワードの各対を同
   時に利用出来る様にする手段と、同時に利用し得るデー
   タ・ワードの対を加算する加算手段とを有する請求項３
   記載の複素数ディジタル標本化変換器。 ５、同時に利用出来る様にする手段が、各々の直角位相
   のＱｓデータ・ワードを、相次ぐ２つのＱｓデータ・ワ
   ードの間の周期に等しい期間だけ遅延させる手段を含む
   請求項４記載の複素数ディジタル標本化変換器。 ６、乗ずる手段が、加算されたデータ数値ワードの最下
   位ビットを除去し、残りのビットを１ビット位置だけ右
   へシフトさせる手段を含む請求項３記載の複素数ディジ
   タル標本化変換器。 ７、補償する手段が、各々の同相のＩｓデータ・ワード
   を、各々の直角位相のＱｓデータ・ワードが平均する手
   段で遅延する期間に略等しい期間だけ遅延させる手段を
   更に有する請求項２記載の複素数ディジタル標本化変換
   器。 ８、各々のデータ・ワードの略等しい遅延が、変換器の
   クロック信号の整数サイクルによって設定される請求項
   ７記載の複素数ディジタル標本化変換器。 ９、変換器のクロック信号が標本化周波数Ｆｓである請
   求項８記載の複素数ディジタル標本化変換器。 １０、入力アナログ信号の直流バイアスによる分類され
   たデータ・ワードの対の望ましくない影響を除去する手
   段を有する請求項１記載の複素数ディジタル標本化変換
   器。 １１、バイアスを除去する手段が、相次ぐ同相のデータ
   ・ワード及び相次ぐ直角位相のデータ・ワードの各対の
   数値を別々に平均する手段を含む請求項１０記載の複素
   数ディジタル標本化変換器。 １２、データ・ワードが、ｉを整数として、Ｉ１−Ｑ１
   −Ｉ２−Ｑ２−……−Ｉ＿ｉ−Ｑ＿ｉ−……と云う形の
   直列インターリーブ形ストリームに配置されており、平
   均する手段が、直列ストリームを受取る手段と、ＷをＩ
   相及びＱ相の内の交互の１つとし、ｎを整数として、各
   々のデータ・ワードＷ＿ｎを、その相の次のデータ・ワ
   ードＷ＿（＿ｎ＿＋＿１＿）が受取る手段に存在するま
   で遅延する手段と、遅延したデータ・ワードとその相の
   次のデータ・ワードとを加算する手段と、加算したデー
   タ数値に１／２の倍数を乗ずる手段とを含んでいる請求
   項１１記載の複素数ディジタル標本化変換器。 １３、乗ずる手段が、加算されたデータ数値ワードの最
   下位ビットを除去し、残りのビットを１ビット位置だけ
   右へシフトさせる手段を含む請求項１２記載の複素数デ
   ィジタル標本化変換器。 １４、平均する手段が、一時和が負の符号を持つ場合、
   データの一時和に対して１のデータ数値を加算する手段
   を含む請求項１３記載の複素数ディジタル標本化変換器
   。 １５、アナログＩＦ信号を受取るディジタル復調器のデ
   ィジタル検波手段に対して、同相のＩデータ及び直角位
   相のＱデータ・ワードの略同時の出力ストリームを供給
   する複素数ディジタル標本化変換器に於て、 搬送波周波数Ｆｃを持つアナログＩＦ信号を、４Ｆｃに
   略等しい標本化周波数Ｆｓで求めたディジタル・データ
   ・サンプルのストリームに変換するＡＤＣ手段と、 ディジタル・データ・サンプル・ストリームをベースバ
   ンド・ディジタル・データ・ワードのストリームに変換
   するディジタル・ミクサ手段と、インターリーブ形の交
   互のベースバンド・データ・ワード・ストリームを、同
   相のＩｓデータ・ワード及び直角位相のＱｓデータ・ワ
   ードの逐次的な分類された対に分離する分類手段と、 入力アナログ信号の直流バイアスによる分類されたデー
   タ・ワードの対にある望ましくない影響を除去する手段
   とを有する複素数ディジタル標本化変換器。 １６、バイアスを除去する手段が相次ぐ同相のデータ・
   ワード及び相次ぐ直角位相のデータ・ワードの各対の数
   値を別々に平均する手段を含む請求項１５記載の複素数
   ディジタル標本化変換器。 １７、データ・ワードが、ｉを整数として、Ｉ１−Ｑ１
   −Ｉ２−Ｑ２−……−Ｉ＿ｉ−Ｑ＿ｉ−と云う形の直列
   インターリーブ形ストリームに配置されており、平均す
   る手段が、直列ストリームを受取る手段と、ＷをＩ相及
   びＱ相の内の交互の１つとし、ｎを整数として、各々の
   データ・ワードＷ＿ｎを、その相の次のデータ・ワード
   Ｗ＿（＿ｎ＿＋＿１＿）が受取る手段に存在するまで遅
   延する手段と、遅延したデータ・ワードとその相の次の
   データ・ワードとを加算する手段と、加算したデータ数
   値に１／２の倍数を乗ずる手段とで構成されている請求
   項１６記載の複素数ディジタル標本化変換器。 １８、乗ずる手段が、加算されたデータ数値ワードの最
   下位ビットを除去し、残りのビットを１ビット位置だけ
   右にシフトさせる手段を含む請求項１７記載の複素数デ
   ィジタル標本化変換器。 １９、平均する手段が、一時和が負の符号を持つ場合、
   データの一時和に１のデータ数値を加算する手段を含む
   請求項１８記載の複素数ディジタル標本化変換器。