JPH02250037A - アクティブマトリクス基板の製造方法及び表示装置の製造方法 - Google Patents
アクティブマトリクス基板の製造方法及び表示装置の製造方法Info
- Publication number
- JPH02250037A JPH02250037A JP1070891A JP7089189A JPH02250037A JP H02250037 A JPH02250037 A JP H02250037A JP 1070891 A JP1070891 A JP 1070891A JP 7089189 A JP7089189 A JP 7089189A JP H02250037 A JPH02250037 A JP H02250037A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- active matrix
- matrix substrate
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像表示用液晶テレビやコンピュータ端末用
デイスプレィ等で用いられる表示装置及びその製造方法
、特にそれに用いられるアクティブマトリクス基板及び
壱の製造方法に関するものである。
デイスプレィ等で用いられる表示装置及びその製造方法
、特にそれに用いられるアクティブマトリクス基板及び
壱の製造方法に関するものである。
従来の技術
近年、画像表示装置の平面化への期待が高まっており、
特に液晶を用いたフラットデイスプレィ分野の研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクス基
板と液晶を組み合わせたアクティブマトリクス型液晶表
示素子は商品化も進められ有望視されている。第９図は
その等価回路を示し、１８はＭ Ｉ Ｓ （Ｍｅｔａｌ
−１ｎｓｕｌａｔｏｒ−Ｓｅ１ｃｏｎｄｕｃｔｏｒ）
）ランジスタ、１９は液晶セル、４は走査信号線、１０
は映像信号線である。走査信号線４にＭＩＳ）ランジス
タ１８がＯＮするように順次ゲート信号を印加し、映像
信号線１０よりゲート１ラインに対応した映像信号を液
晶セル１９に書き込ませる線順次走査によってＣＲＴと
同等の機能が賦与される＠ ＭＩＳ）ランジスタ１８は単結晶シリコン、多結晶シリ
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合のアクティブマトリクス基板及び液晶
表示装置の製造方法について説明する。第７図はこの従
来例の平面図を示し、第８図はアクティブマトリクス型
液晶表示装置の単位絵素の概略断面図であるが、第７図
に示された平面図のＡ−Ａ’綿線上断面図も兼ねて示し
ている。
特に液晶を用いたフラットデイスプレィ分野の研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクス基
板と液晶を組み合わせたアクティブマトリクス型液晶表
示素子は商品化も進められ有望視されている。第９図は
その等価回路を示し、１８はＭ Ｉ Ｓ （Ｍｅｔａｌ
−１ｎｓｕｌａｔｏｒ−Ｓｅ１ｃｏｎｄｕｃｔｏｒ）
）ランジスタ、１９は液晶セル、４は走査信号線、１０
は映像信号線である。走査信号線４にＭＩＳ）ランジス
タ１８がＯＮするように順次ゲート信号を印加し、映像
信号線１０よりゲート１ラインに対応した映像信号を液
晶セル１９に書き込ませる線順次走査によってＣＲＴと
同等の機能が賦与される＠ ＭＩＳ）ランジスタ１８は単結晶シリコン、多結晶シリ
コン、非晶質シリコンまたは化合物半導体等を半導体層
として用いて作製される。ここでは低価格化と大面積化
が比較的容易と言われている非晶質シリコンを半導体層
として用いる場合のアクティブマトリクス基板及び液晶
表示装置の製造方法について説明する。第７図はこの従
来例の平面図を示し、第８図はアクティブマトリクス型
液晶表示装置の単位絵素の概略断面図であるが、第７図
に示された平面図のＡ−Ａ’綿線上断面図も兼ねて示し
ている。
まず、ガラス板ＩＡ上に絵素電極となる透明導電層２と
して例えばＩ Ｔ Ｏ（Ｉｎｄｌｕｍ−ＴＩｎ−Ｏｘｉ
ｄｅ）を選択的に被着形成し、その後全面に第一の透明
絶縁層３として例えば酸化シリコンを被着する。
して例えばＩ Ｔ Ｏ（Ｉｎｄｌｕｍ−ＴＩｎ−Ｏｘｉ
ｄｅ）を選択的に被着形成し、その後全面に第一の透明
絶縁層３として例えば酸化シリコンを被着する。
次いでゲート電極と走査信号線を兼ねる第一の金属層４
を例えばＣｒで選択的に被着形成する。その後例えばプ
ラズマＣＶＤ法により全面にゲート絶縁層となる第二の
透明絶縁層５として例えば窒化シリコン層と、非晶質シ
リコンを主成分としドナーまたはアクセプタとなる不純
物をほとんど含まない第一の半導体層６を全面に被着形
成し、引き続いて半導体保護層７として窒化シリコン層
をプラズマＣＶＤ法により、選択的に被着形成する。
を例えばＣｒで選択的に被着形成する。その後例えばプ
ラズマＣＶＤ法により全面にゲート絶縁層となる第二の
透明絶縁層５として例えば窒化シリコン層と、非晶質シ
リコンを主成分としドナーまたはアクセプタとなる不純
物をほとんど含まない第一の半導体層６を全面に被着形
成し、引き続いて半導体保護層７として窒化シリコン層
をプラズマＣＶＤ法により、選択的に被着形成する。
第一の半導体層６と第二の金属層１０．１２との電気的
接続のオーミック性を改善するために非晶質シリコンを
主成分としＰまたはＡｓ等のドナーまたはアクセプタと
なる不純物を高濃度含む第二の半導体層８を全面に被着
形成する。
接続のオーミック性を改善するために非晶質シリコンを
主成分としＰまたはＡｓ等のドナーまたはアクセプタと
なる不純物を高濃度含む第二の半導体層８を全面に被着
形成する。
そして、第−及び第二の半導体層を同一のマスクで通常
のフォトリソグラフィーを行いレジストパターンを形成
し、エツチングで島状にバターニングする。更に、第二
の透明絶縁層である窒化シリコン層５及び第一の透明絶
縁層である酸化シリコン層３上に通常のフォトリソグラ
フィー法で開口部９のレジストパターンを形成し、例え
ば平行平板型のりアクティブイオンエツチングで、第一
の透明導電層２を一部露出する。この時、図示はしない
が、この薄膜トランジスタアレーの端部では走査信号線
４上の窒化シリコン層５にも開口部が形成される。そし
て、映像信号線とＭＩＳ）ランジスタのソースを兼ねる
第二の金属層１０およびＭＩＳ）ランジスタのドレイン
と開口部９を介して第一の透明導電層２とを接続する第
二の金属層１２として例えばＡｌを選択的に被着形成す
る。
のフォトリソグラフィーを行いレジストパターンを形成
し、エツチングで島状にバターニングする。更に、第二
の透明絶縁層である窒化シリコン層５及び第一の透明絶
縁層である酸化シリコン層３上に通常のフォトリソグラ
フィー法で開口部９のレジストパターンを形成し、例え
ば平行平板型のりアクティブイオンエツチングで、第一
の透明導電層２を一部露出する。この時、図示はしない
が、この薄膜トランジスタアレーの端部では走査信号線
４上の窒化シリコン層５にも開口部が形成される。そし
て、映像信号線とＭＩＳ）ランジスタのソースを兼ねる
第二の金属層１０およびＭＩＳ）ランジスタのドレイン
と開口部９を介して第一の透明導電層２とを接続する第
二の金属層１２として例えばＡｌを選択的に被着形成す
る。
この時、同時に前述した薄膜トランジスタアレー端部の
開口部を介して走査信号線２の取り出し電極も形成され
る。
開口部を介して走査信号線２の取り出し電極も形成され
る。
最後に、第二の金属層１０，１２をマスクとして第二の
半導体層のみを弗硝酸系のエツチング液で選択的に除去
すればアクティブマトリクス基板が完成される。
半導体層のみを弗硝酸系のエツチング液で選択的に除去
すればアクティブマトリクス基板が完成される。
この後、上述のアクティブマトリクス基板と一生面上に
第二の透明電極１５を被着したガラス基板ＩＢの両方に
液晶の配向膜１４としてポリイミド樹脂を塗布し硬化さ
せた後、配向処理を行い、液晶１６として例えばツイス
トのネマチック液晶を両基板間に封入し、さらに上下に
偏光板１７を配置すれば液晶表示装置が完成される。
第二の透明電極１５を被着したガラス基板ＩＢの両方に
液晶の配向膜１４としてポリイミド樹脂を塗布し硬化さ
せた後、配向処理を行い、液晶１６として例えばツイス
トのネマチック液晶を両基板間に封入し、さらに上下に
偏光板１７を配置すれば液晶表示装置が完成される。
発明が解決しようとする課題
上記のようなアクティブマトリクス基板を製造するには
、５〜６回以上ののフォトリングラフィの工程を要し、
しかも各工程ごとにフォトマスクを用意し、厳密な位置
合わせをすることが必要となる。表示装置用アクティブ
マトリクス基板の製造には、微細加工が求められるため
半導体プロセス用のものと同レベルの性能を有する露光
機や位置合わせ機構等の付帯験備が用いられる。従って
、マスクを使用するフォトリングラフィの回数が多けれ
ば多いほど、高性能かつ高価な露光機を使用する回数が
増加するため、アクティブマトリクス基板のコストが高
くなる。また、フォトリングラフィの回数が多いほど、
歩留まりも低下する。
、５〜６回以上ののフォトリングラフィの工程を要し、
しかも各工程ごとにフォトマスクを用意し、厳密な位置
合わせをすることが必要となる。表示装置用アクティブ
マトリクス基板の製造には、微細加工が求められるため
半導体プロセス用のものと同レベルの性能を有する露光
機や位置合わせ機構等の付帯験備が用いられる。従って
、マスクを使用するフォトリングラフィの回数が多けれ
ば多いほど、高性能かつ高価な露光機を使用する回数が
増加するため、アクティブマトリクス基板のコストが高
くなる。また、フォトリングラフィの回数が多いほど、
歩留まりも低下する。
本発明は、上記の問題点に鑑み、フォトリングラフィの
工程を削減して、より安価なアクティブマトリクス基板
の製造方法を提供するものである。
工程を削減して、より安価なアクティブマトリクス基板
の製造方法を提供するものである。
課題を解決するための手段
透光性基板上に、不透光性導電材料を選択的に被着形成
した第一の導電層を形成する工程と、前記基板表面の露
出面及び前記第一の導電層を絶縁体層で覆う工程と、前
記絶縁体層上の特定領域を半導体層で覆う工程と、前記
半導体層と一部重なり合う一対の第二の導電層を形成す
る工程からなるアクティブマトリクス基板の製造方法に
おいて、前記半導体層の形成工程を、前記絶縁体層上に
概ね１５００Ａ以下の厚みの半導体層を被着する工程と
、前記半導体層上にポジ型フォトレジストを塗布する工
程と、前記基板裏面から光照射する工程（以下裏面露光
工程と記す）と、前記レジストを現像する工程と、前記
半導体層の露出部を選択的に除去して形成する工程によ
り行なう。
した第一の導電層を形成する工程と、前記基板表面の露
出面及び前記第一の導電層を絶縁体層で覆う工程と、前
記絶縁体層上の特定領域を半導体層で覆う工程と、前記
半導体層と一部重なり合う一対の第二の導電層を形成す
る工程からなるアクティブマトリクス基板の製造方法に
おいて、前記半導体層の形成工程を、前記絶縁体層上に
概ね１５００Ａ以下の厚みの半導体層を被着する工程と
、前記半導体層上にポジ型フォトレジストを塗布する工
程と、前記基板裏面から光照射する工程（以下裏面露光
工程と記す）と、前記レジストを現像する工程と、前記
半導体層の露出部を選択的に除去して形成する工程によ
り行なう。
作用
上記の方法によれば、半導体層のパターンを形成する際
に、ゲート電櫨あるいはゲート電極と島状導電体層とを
マスクとしてフォトリソグラフィが可能となるため、位
置合わせ機構等の不要なより安価な露光機を使用するこ
とができ、また、裏面露光の大きな欠点である長時間の
露光を短縮化することができる。さらに、場合によりフ
ォトリソグラフィの回数を削減することが可能となるた
め、アクティブマトリクス基板の低コスト化及び高歩留
り化を図ることができる。
に、ゲート電櫨あるいはゲート電極と島状導電体層とを
マスクとしてフォトリソグラフィが可能となるため、位
置合わせ機構等の不要なより安価な露光機を使用するこ
とができ、また、裏面露光の大きな欠点である長時間の
露光を短縮化することができる。さらに、場合によりフ
ォトリソグラフィの回数を削減することが可能となるた
め、アクティブマトリクス基板の低コスト化及び高歩留
り化を図ることができる。
実施例
以下図面にしたがって本発明の詳細な説明する。
実施例１
第１図は、本発明の第１の実施例を工程を追って図示し
たものである。
たものである。
透光性基板として例えばコーニング社製＃７゜５９ガラ
ス基板２０上に、ｃｒ等の導電体薄膜をスパッタリング
法により被着し、所望のバターニングを施してゲート電
極２１とする（第１図（ａ））。プラズマＣＶＤ法によ
り、ゲート絶縁体層２２として例えば窒化シリコン（以
下ＳｉＮつと略記する）、第一の不純物を殆ど含まない
半導体層として２３として例えば非晶質シリコン（以下
ａ−８ｉと略記する）を１０００Ａの膜厚で堆積し、続
いて不純物を含む第二の半導体層２４として例えばリン
をドープしたａ−８ｔ（以下ｎ◆−ａ−８ｉと略記する
）を５００Ａの膜厚で連続して堆積後、ポジ型フォトレ
ジスト２９を塗着する（第１図（ｂ））。レジストをプ
リベータ後、ゲート電極２１をマスクとして透光性基板
１の裏面より紫外光２５を照射してレジストを感光させ
る。しかしながら、ａ−８ｉの紫外光の透過率は極めて
小さく、しかも、光の吸収率は膜厚に対して指数関数的
に増加する。従って、裏面露光の最も大きな課題はその
露光に要する時間である。従って量産性も考慮に入れる
と最も大きな課題となるのがスループットである。スル
ーブツトを改善させるために本発明者らは （ａ）光源の波長 （ｂ）レジスト膜厚の最適化 （ｃ）ａ−８ｔ膜厚の最適化 の３つに関して詳細な検討を行なった。
ス基板２０上に、ｃｒ等の導電体薄膜をスパッタリング
法により被着し、所望のバターニングを施してゲート電
極２１とする（第１図（ａ））。プラズマＣＶＤ法によ
り、ゲート絶縁体層２２として例えば窒化シリコン（以
下ＳｉＮつと略記する）、第一の不純物を殆ど含まない
半導体層として２３として例えば非晶質シリコン（以下
ａ−８ｉと略記する）を１０００Ａの膜厚で堆積し、続
いて不純物を含む第二の半導体層２４として例えばリン
をドープしたａ−８ｔ（以下ｎ◆−ａ−８ｉと略記する
）を５００Ａの膜厚で連続して堆積後、ポジ型フォトレ
ジスト２９を塗着する（第１図（ｂ））。レジストをプ
リベータ後、ゲート電極２１をマスクとして透光性基板
１の裏面より紫外光２５を照射してレジストを感光させ
る。しかしながら、ａ−８ｉの紫外光の透過率は極めて
小さく、しかも、光の吸収率は膜厚に対して指数関数的
に増加する。従って、裏面露光の最も大きな課題はその
露光に要する時間である。従って量産性も考慮に入れる
と最も大きな課題となるのがスループットである。スル
ーブツトを改善させるために本発明者らは （ａ）光源の波長 （ｂ）レジスト膜厚の最適化 （ｃ）ａ−８ｔ膜厚の最適化 の３つに関して詳細な検討を行なった。
（ａ）に関しては、裏面からの露光の場合、ガラス基板
やａ−８ｔ半導体層越しにレジストを紫外光で露光・感
光させることになる。第３図にガラス基板の一例として
コーニング社製の＃７０５９ガラス基板及びａ−８ｉの
分光透過率を示す。この分光透過率曲線から露光光源波
長はできるだけ長波長の紫外光を用いることが望ましい
。また、紫外光の利用効率も考慮して、露光光源として
高圧水銀灯の長波長側から４３８ｎｍ（ｇ線）、４０５
ｎｍ（ｔＸ線）、３６５ｎｍ（ｉ線）の３波長混合型の
光源（パワー：２５０Ｗ）を使用した。
やａ−８ｔ半導体層越しにレジストを紫外光で露光・感
光させることになる。第３図にガラス基板の一例として
コーニング社製の＃７０５９ガラス基板及びａ−８ｉの
分光透過率を示す。この分光透過率曲線から露光光源波
長はできるだけ長波長の紫外光を用いることが望ましい
。また、紫外光の利用効率も考慮して、露光光源として
高圧水銀灯の長波長側から４３８ｎｍ（ｇ線）、４０５
ｎｍ（ｔＸ線）、３６５ｎｍ（ｉ線）の３波長混合型の
光源（パワー：２５０Ｗ）を使用した。
（ｂ）のレジスト材料としては、−例として東京応化製
の０ＦＰＲ−８００を用いた。第４図にレジスト膜厚と
露光時間の依存性を示す。この結果からレジスト膜厚と
露光に要する時間はほぼ比例していることが判った。レ
ジストのピンホール等との兼ね合いからレジスト膜厚と
して〜１．３μｍ程度を選択した。
の０ＦＰＲ−８００を用いた。第４図にレジスト膜厚と
露光時間の依存性を示す。この結果からレジスト膜厚と
露光に要する時間はほぼ比例していることが判った。レ
ジストのピンホール等との兼ね合いからレジスト膜厚と
して〜１．３μｍ程度を選択した。
（Ｃ）のａ−８ｉ膜厚については透過率が膜厚に対して
指数関数的に減少するため微妙な膜厚の差が露光時間に
大きく影響する。従ってａ−８ｉ膜厚はできる限り薄く
することが望ましい。しかしながら、２枚マスク構成で
はチャンネル部のリン原子の活性層（ｎ”−ａ−８ｉ；
１−ａ−８ｉにＰが拡散してできたｎ・−ａ−８ｉ
層を含む）を最終的に確実に除去する必要が有る。そこ
で、ｎ・−ａ−８ｔから１−ａ−８ｔ中に拡散したリン
原子の濃度と活性化率、およびそのときのＯＦＦ電流の
検討を行った。
指数関数的に減少するため微妙な膜厚の差が露光時間に
大きく影響する。従ってａ−８ｉ膜厚はできる限り薄く
することが望ましい。しかしながら、２枚マスク構成で
はチャンネル部のリン原子の活性層（ｎ”−ａ−８ｉ；
１−ａ−８ｉにＰが拡散してできたｎ・−ａ−８ｉ
層を含む）を最終的に確実に除去する必要が有る。そこ
で、ｎ・−ａ−８ｔから１−ａ−８ｔ中に拡散したリン
原子の濃度と活性化率、およびそのときのＯＦＦ電流の
検討を行った。
第５図はｎ◆−ａ−８ｉ中のリン原子の１−ａ−３ｉ中
への拡散を第二次イオン質量分析（ＳＩＭＳ）により測
定し、定量化した結果である。この実験からリン原子は
約１０００Ａ程度拡散することが判った。また、第６図
はチャンネル部の１−ａ−８１のエツチング深さを変化
させることにより、チャンネル部のリン濃度を変化させ
てトランジスタのＯＦＦ電流の変化を調べた結果である
。このトランジスタのＯＦＦ特性の検討から１−ａ−８
ｔ中に拡散したリンの活性化率はｎ”−ａ−８ｔ中のそ
れと比して１／１０４以下であり、１−ａ−８ｉ中に拡
散したリン原子が残存していても素子の特性を大きくは
劣化させないことが判った。これらの結果に、ａ−８ｉ
の膜厚のばらつき及びドライエツチングの均−性等のプ
ロセス上の余裕度も考慮して、１−ａ−８ｉ膜厚は１０
００Ａ程度とした。
への拡散を第二次イオン質量分析（ＳＩＭＳ）により測
定し、定量化した結果である。この実験からリン原子は
約１０００Ａ程度拡散することが判った。また、第６図
はチャンネル部の１−ａ−８１のエツチング深さを変化
させることにより、チャンネル部のリン濃度を変化させ
てトランジスタのＯＦＦ電流の変化を調べた結果である
。このトランジスタのＯＦＦ特性の検討から１−ａ−８
ｔ中に拡散したリンの活性化率はｎ”−ａ−８ｔ中のそ
れと比して１／１０４以下であり、１−ａ−８ｉ中に拡
散したリン原子が残存していても素子の特性を大きくは
劣化させないことが判った。これらの結果に、ａ−８ｉ
の膜厚のばらつき及びドライエツチングの均−性等のプ
ロセス上の余裕度も考慮して、１−ａ−８ｉ膜厚は１０
００Ａ程度とした。
またｎ◆−ａ−８ｔの膜厚に関しては約５００Ａ程度、
或は望ましくは昭和６３年春期応用物理学会学術講演会
講演予稿集３０ｐ−ＺＧ−１３には２０ＯＡ以上ならば
素子の特性を劣化させないことが記載されているので約
２００Ａとするのが良い。従って、本実施例におけるａ
−８ｔ膜厚の総膜厚としてｎ・−ａ−８ｔ／Ｉ−ａ−８
ｉ＝２００Ａ／１０００Ａとした。
或は望ましくは昭和６３年春期応用物理学会学術講演会
講演予稿集３０ｐ−ＺＧ−１３には２０ＯＡ以上ならば
素子の特性を劣化させないことが記載されているので約
２００Ａとするのが良い。従って、本実施例におけるａ
−８ｔ膜厚の総膜厚としてｎ・−ａ−８ｔ／Ｉ−ａ−８
ｉ＝２００Ａ／１０００Ａとした。
上記したように裏面露光した基板を現像すると、ゲート
電極２１に対応する部分以外のレジストは除去される。
電極２１に対応する部分以外のレジストは除去される。
レジストをボストベーク後、このレジストをマスクとし
て第一の半導体層２３及び第二の半導体層２４の露出部
をエツチングにより除去する（第１図（Ｃ））。レジス
トを除去した後、例えばＩ Ｔ Ｏ（Ｉｎｄｌｕｍ−Ｔ
ｌｎ−Ｏｘｌｄｅ）等の透明導電材料よりなる薄膜を被
着し、パターニングして、ソース電極２６、ドレイン電
極２７及び絵素電極２８を一括して形成する（第１図（
ｄ））。そして最後にチャネル部のｎ″″−ａ−８ｔを
リアクティブドライエツチング（以下ＲＩＥと略記する
）で除去する（第１図（ｅ））とアクティブマトリクス
基板が完成する。なお、この場合１−ａ−８ｉも約５０
０Ａｆｉす深さまでＲＩＢによって掘り下げている。
て第一の半導体層２３及び第二の半導体層２４の露出部
をエツチングにより除去する（第１図（Ｃ））。レジス
トを除去した後、例えばＩ Ｔ Ｏ（Ｉｎｄｌｕｍ−Ｔ
ｌｎ−Ｏｘｌｄｅ）等の透明導電材料よりなる薄膜を被
着し、パターニングして、ソース電極２６、ドレイン電
極２７及び絵素電極２８を一括して形成する（第１図（
ｄ））。そして最後にチャネル部のｎ″″−ａ−８ｔを
リアクティブドライエツチング（以下ＲＩＥと略記する
）で除去する（第１図（ｅ））とアクティブマトリクス
基板が完成する。なお、この場合１−ａ−８ｉも約５０
０Ａｆｉす深さまでＲＩＢによって掘り下げている。
以上本実施例に示したように、半導体層のパターンを形
成する際に、ゲート電極２１をマスクとしてフォトリソ
グラフィを行なうことにより、位置合わせ機構等の不要
なより安価な露光機を使用することができ、またフォト
リソグラフィの回数を削減することが可能となる。
成する際に、ゲート電極２１をマスクとしてフォトリソ
グラフィを行なうことにより、位置合わせ機構等の不要
なより安価な露光機を使用することができ、またフォト
リソグラフィの回数を削減することが可能となる。
なお、本実施例では、絵素電極とソース電極及びドレイ
ン電極とは同時に形成しているが、別々に形成してもよ
い。
ン電極とは同時に形成しているが、別々に形成してもよ
い。
なお、上記実施例ではは、ゲート電極２１の材料として
Ｃｒとしたが、Ｔ ａ、 Ｔ １％ Ｍ ｏ、Ｎｉ
１Ｎｉ−Ｃｒ合金やこれらの金属の珪化物等、ＴＰＴの
ゲート電極の材料さして使用されるものならばいずれも
使用し得る。 また、ゲート絶縁体層２２の材料とし
ては、窒化珪素、酸化珪素や金属酸化物なども用いられ
る。
Ｃｒとしたが、Ｔ ａ、 Ｔ １％ Ｍ ｏ、Ｎｉ
１Ｎｉ−Ｃｒ合金やこれらの金属の珪化物等、ＴＰＴの
ゲート電極の材料さして使用されるものならばいずれも
使用し得る。 また、ゲート絶縁体層２２の材料とし
ては、窒化珪素、酸化珪素や金属酸化物なども用いられ
る。
また、第一 第二の半導体層の材料として、非晶質シリ
コンを使用したが、多結晶シリコンや再結晶化したシリ
コンを用いても問題ない。
コンを使用したが、多結晶シリコンや再結晶化したシリ
コンを用いても問題ない。
さらに、絵素電極の材料としては、Ｉｎ２０ａ、Ｓｎｕ
ｇ或はこれらの混合物等の透明導電材料が使用できる。
ｇ或はこれらの混合物等の透明導電材料が使用できる。
また、ソース電極及びドレイン電極と絵素電極とを同時
に形成する場合には、ソース電極及びドレイン電極の材
料として、工ｎ２０３．５ｎ０２或はこれらの混合物等
の透明導電材料が使用できる。ソース電極及びドレイン
電極と絵素電極とを別々に形成する場合には、ソース電
極及びドレイン電極の材料としては、Ａｌ１ Ｍｏ、
Ｔａ１ Ｔｉ５Ｃｒやこれらの金属の珪化物などが使用
できる。なお、この場合ソース及びドレイン電極は、単
層のみならず複層で形成して冗長性を付加することがで
きる。
に形成する場合には、ソース電極及びドレイン電極の材
料として、工ｎ２０３．５ｎ０２或はこれらの混合物等
の透明導電材料が使用できる。ソース電極及びドレイン
電極と絵素電極とを別々に形成する場合には、ソース電
極及びドレイン電極の材料としては、Ａｌ１ Ｍｏ、
Ｔａ１ Ｔｉ５Ｃｒやこれらの金属の珪化物などが使用
できる。なお、この場合ソース及びドレイン電極は、単
層のみならず複層で形成して冗長性を付加することがで
きる。
また、ポジ型フォトレジストを塗布する前に、ヘキサメ
チルジシラザン（ＨＭＤＳ）等のレジストの密着増強材
をを使用すればレジストの密着性が向上する。
チルジシラザン（ＨＭＤＳ）等のレジストの密着増強材
をを使用すればレジストの密着性が向上する。
実施例２
本実施例は、実施例１において１−ａ−８ｉの膜厚を８
００Ａ、ｎ◆−ａ−８ｉの膜厚を２０ＯＡとしたもので
ある（図示せず）。実施例１と同様にソース、ドレイン
及び絵素電極を一括形成した後、ＲＩＥ法によりｎ”−
ａ’ｓ ｉ及び１−ａ−８ｔの一部を除去するのである
が、この場合１−ａ−８ｔの膜厚がかなり薄いので均一
性のよいエツチングが望まれる。本実施例ではエツチン
グガスとしてＳＦ６及びＣａＣＩ Ｆｓの混合ガスを用
い、真空度７０ｒｓ Ｔ ｏ ｒｒｌ 高周波電力５
０Ｗでエツチングした。このときエツチングの均一性は
±６％と、十分良い均一性が得られた。エツチング量と
してはｎ・−ａ−８ｉ全部及び１−ａ−８ｉを３０ＯＡ
エツチングした。
００Ａ、ｎ◆−ａ−８ｉの膜厚を２０ＯＡとしたもので
ある（図示せず）。実施例１と同様にソース、ドレイン
及び絵素電極を一括形成した後、ＲＩＥ法によりｎ”−
ａ’ｓ ｉ及び１−ａ−８ｔの一部を除去するのである
が、この場合１−ａ−８ｔの膜厚がかなり薄いので均一
性のよいエツチングが望まれる。本実施例ではエツチン
グガスとしてＳＦ６及びＣａＣＩ Ｆｓの混合ガスを用
い、真空度７０ｒｓ Ｔ ｏ ｒｒｌ 高周波電力５
０Ｗでエツチングした。このときエツチングの均一性は
±６％と、十分良い均一性が得られた。エツチング量と
してはｎ・−ａ−８ｉ全部及び１−ａ−８ｉを３０ＯＡ
エツチングした。
上記実施例２ではエツチングガスとしてＳＦａ及びＣ２
ＣＩＦ６の混合ガスを使用したが、±５％程度の均一性
が保持できるならば、上記ガスを単独で用いてもよいし
、或はＣＦＪ、ＣＨＦ５、ＣａＦｅ、ＣＣＩａ、Ｃ２Ｃ
Ｉ ２Ｆ、等の弗化炭素系或は塩化炭素系のガスを単独
で或はそれらを含む混合ガスを用いてもよい。
ＣＩＦ６の混合ガスを使用したが、±５％程度の均一性
が保持できるならば、上記ガスを単独で用いてもよいし
、或はＣＦＪ、ＣＨＦ５、ＣａＦｅ、ＣＣＩａ、Ｃ２Ｃ
Ｉ ２Ｆ、等の弗化炭素系或は塩化炭素系のガスを単独
で或はそれらを含む混合ガスを用いてもよい。
実施例３
第２図に、本発明の第３の実施例の断面図を示す。
まず、実施例１或は実施例２と同様にして、アクティブ
マトリクス基板を作成する。
マトリクス基板を作成する。
上述のアクティブマトリクス基板と、対向透明電極３１
を被着した対向ガラス基板３ｏ上にポリイミドや酸化珪
素等よりなる液晶の配向膜３２を形成し、シール材３３
及びグラスファイバ等（図示せず）を介して貼りあわせ
、液晶３４を間に注入する。次に、対向ガラス基板３ｏ
をマスクとして、ゲート電極２１上の不要なゲート絶縁
体層２２を除去して、最後に偏光板３５を両県板の前後
に配置して液晶表示装置が完成する。
を被着した対向ガラス基板３ｏ上にポリイミドや酸化珪
素等よりなる液晶の配向膜３２を形成し、シール材３３
及びグラスファイバ等（図示せず）を介して貼りあわせ
、液晶３４を間に注入する。次に、対向ガラス基板３ｏ
をマスクとして、ゲート電極２１上の不要なゲート絶縁
体層２２を除去して、最後に偏光板３５を両県板の前後
に配置して液晶表示装置が完成する。
なお、上記の実施例では、ゲート電極上の誘電体層のみ
を除去したが、アクティブマトリクス基板をパッシベイ
ション層にて被覆した場合には、同様な手法にて、ゲー
ト電極２１上と同時にソースミ極２６上のパッシベイシ
ョン層も除去すればよい。
を除去したが、アクティブマトリクス基板をパッシベイ
ション層にて被覆した場合には、同様な手法にて、ゲー
ト電極２１上と同時にソースミ極２６上のパッシベイシ
ョン層も除去すればよい。
発明の効果
本発明のアクティブマトリクス基板の製造方法によれば
、ゲート電極あるいはゲート電極と島状導電体層とをマ
スクとしてフォトリソグラフィを行なうことにより、位
置合わせ機構等の不要なより安価な露光機を使用するこ
とができ、またフォトリソグラフィ工程の回数を削減す
ることが可能となるため、アクティブマトリクス型液晶
表示装置において最大の課題であるコストの低減を、図
ることができる。
、ゲート電極あるいはゲート電極と島状導電体層とをマ
スクとしてフォトリソグラフィを行なうことにより、位
置合わせ機構等の不要なより安価な露光機を使用するこ
とができ、またフォトリソグラフィ工程の回数を削減す
ることが可能となるため、アクティブマトリクス型液晶
表示装置において最大の課題であるコストの低減を、図
ることができる。
第１図は本発明の第１の実施例におけるアクティブマ）
ＩＪクス基板の製造方法を示す工程図、第２図は本発
明の第１或は第２の実施例で得られるアクティブマトリ
クス基板を用いた液晶表示装置の断面図、第３図はａ−
８ｉ及びコーニング社製＃７０５９ガラス基板の分光透
過率を示す図、第４図はレジスト膜厚と裏面露光時間の
相関を表わす図、第５図はｎ”−ａ−８ｉ中のリン原子
の１−ａ−８ｉ中への拡散をＳＩＭＳで測定した図、第
６図は１−ａ−８ｔ中に拡散したリン濃度とトランジス
タのＯＦＦ電流の相関を示す図、第７図は従来のアクテ
ィブマ） ＩＪクス基板の概略平面図、第８図は従来の
アクティブマトリクス基板で構成されたアクティブマト
リクス型液晶表示装置の概略断面図、第９図は同装置の
等価回路図である。 ＩＡ・・・・ガラス基板、ＩＢ・・・・対向ガラス基板
、２・・・・絵素電極、３・・・・第一の透明絶縁層、
４・・・・第一の金属層（走査信号線）、５・・・・第
二の透明絶縁層（ゲート絶縁層）、８・・・・第一の半
導体層、７・・・・半導体保護層、８・・・・第二の半
導体層、９・・・・開口部、１０・・・・第二の金属層
（ソース及び映像信号線）、１１・・・・透明導電層（
ソース及び映像信号線）、１２・・・・第二の金属層（
ドレイン電極）、１３・・・・透明導電層（絵素電極）
、１４・・・・配向膜、１５・・・・第二の透明導電層
、１６・・・・液晶層、１７・・・・偏光板、１８・・
・・ＭＩＳ）ランジスタ、１９・・・・液晶セル、２０
・・・・ガラス（透光性基板）、２１・・・・Ｃｒ（ゲ
ート電極）、２２・・・・Ｓ ｉＮｘ （ゲート絶縁体
層）、２３・・・・１−ａ−３ｔ（第一の半導体層）、
２４・−ｎ”−ａ−８ｉ（第二の半導体層）、２５・・
・・紫外光、２６・・・・ソース電極、２７・・・・ド
レイン電極、２８・・・・絵素電極、２９・・・・ポジ
型フォトレジスト）３０・・・・対向ガラス基板、３１
・・・・対向透明電極、３２・・・・配向膜、３３・・
・・シール材、３４・・・・液晶、３５・・・・偏光板
。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 ７面の浄書 第 図 レジスト腰回（μｍ） 第 図 第 図 ｔｏｏ。 深さ（λ） ｒ００ 生ｉ 図 第 図 １！／ｌ （ｃｍ−リ 第 図 弔 図 手続補正書く方式） 事件の表示 平成 １年特許願第 ７０８９１、 発明の名称 アクティブマトリクス基板の製造方法及び表示装置の製
造方法 補正をする者 事件との関係 特 許 出 願 人
ＩＪクス基板の製造方法を示す工程図、第２図は本発
明の第１或は第２の実施例で得られるアクティブマトリ
クス基板を用いた液晶表示装置の断面図、第３図はａ−
８ｉ及びコーニング社製＃７０５９ガラス基板の分光透
過率を示す図、第４図はレジスト膜厚と裏面露光時間の
相関を表わす図、第５図はｎ”−ａ−８ｉ中のリン原子
の１−ａ−８ｉ中への拡散をＳＩＭＳで測定した図、第
６図は１−ａ−８ｔ中に拡散したリン濃度とトランジス
タのＯＦＦ電流の相関を示す図、第７図は従来のアクテ
ィブマ） ＩＪクス基板の概略平面図、第８図は従来の
アクティブマトリクス基板で構成されたアクティブマト
リクス型液晶表示装置の概略断面図、第９図は同装置の
等価回路図である。 ＩＡ・・・・ガラス基板、ＩＢ・・・・対向ガラス基板
、２・・・・絵素電極、３・・・・第一の透明絶縁層、
４・・・・第一の金属層（走査信号線）、５・・・・第
二の透明絶縁層（ゲート絶縁層）、８・・・・第一の半
導体層、７・・・・半導体保護層、８・・・・第二の半
導体層、９・・・・開口部、１０・・・・第二の金属層
（ソース及び映像信号線）、１１・・・・透明導電層（
ソース及び映像信号線）、１２・・・・第二の金属層（
ドレイン電極）、１３・・・・透明導電層（絵素電極）
、１４・・・・配向膜、１５・・・・第二の透明導電層
、１６・・・・液晶層、１７・・・・偏光板、１８・・
・・ＭＩＳ）ランジスタ、１９・・・・液晶セル、２０
・・・・ガラス（透光性基板）、２１・・・・Ｃｒ（ゲ
ート電極）、２２・・・・Ｓ ｉＮｘ （ゲート絶縁体
層）、２３・・・・１−ａ−３ｔ（第一の半導体層）、
２４・−ｎ”−ａ−８ｉ（第二の半導体層）、２５・・
・・紫外光、２６・・・・ソース電極、２７・・・・ド
レイン電極、２８・・・・絵素電極、２９・・・・ポジ
型フォトレジスト）３０・・・・対向ガラス基板、３１
・・・・対向透明電極、３２・・・・配向膜、３３・・
・・シール材、３４・・・・液晶、３５・・・・偏光板
。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 ７面の浄書 第 図 レジスト腰回（μｍ） 第 図 第 図 ｔｏｏ。 深さ（λ） ｒ００ 生ｉ 図 第 図 １！／ｌ （ｃｍ−リ 第 図 弔 図 手続補正書く方式） 事件の表示 平成 １年特許願第 ７０８９１、 発明の名称 アクティブマトリクス基板の製造方法及び表示装置の製
造方法 補正をする者 事件との関係 特 許 出 願 人
Claims (8)
- （１）透光性基板上に、不透光性導電材料を選択的に被
着形成した第一の導電層を形成する工程と、前記基板表
面の露出面及び前記第一の導電層を絶縁体層で覆う工程
と、前記絶縁体層上の特定領域を半導体層で覆う工程と
、前記半導体層と一部重なり合う一対の第二の導電層を
形成する工程からなるアクティブマトリクス基板の製造
方法において、前記半導体層の形成工程が、前記絶縁体
層上に概ね１５００Ａ以下の厚みの半導体層を被着する
工程と、前記半導体層上にポジ型フォトレジストを塗布
する工程と、前記基板裏面から光照射する工程と、前記
レジストを現像する工程と、前記半導体層の露出部を選
択的に除去して形成する工程からなることを特徴とする
アクティブマトリクス基板の製造方法。 - （２）半導体層の形成工程が、不純物を殆ど含まない第
一の半導体層と少なくとも不純物となるＰ、Ａｓ、Ｂま
たはＡｌのうち少なくとも１種類以上の元素を含む第二
の半導体層とを被着する工程と、前記第二の導電層を選
択的に被着形成後、前記第二の半導体層の露出部及び前
記第一の半導体層の一部を選択的に除去する工程とを含
むことを特徴とする請求項１に記載のアクティブマトリ
クス基板の製造方法。 - （３）第一の半導体層の膜厚が概ね１０００Ａ以下であ
り、かつ、第二の半導体層の膜厚が概ね５００Ａ以下で
あることを特徴とする請求項１に記載のアクティブマト
リクス基板の製造方法。 - （４）光照射する工程において、光照射に用いる光源の
波長が４３６ｎｍ、４０５ｎｍまたは３６５ｎｍの少な
くとも１種類であることを特徴とする請求項１に記載の
アクティブマトリクス基板の製造方法。 - （５）第一の半導体層の一部を除去した後の膜厚が概ね
３００Ａ以上であることを特徴とする請求項１に記載の
アクティブマトリクス基板の製造方法。 - （６）第一の半導体層の一部及び第二の半導体層を除去
する工程がドライエッチングで行われることを特徴と特
許請求の範囲第１項に記載のアクティブマトリクス基板
の製造方法。 - （７）ドライエッチングがＣＦ＿４、ＣＨＦ＿３、ＣＣ
ｌ＿４、Ｃ＿２Ｆ＿６、Ｃ＿２ＣｌＦ＿５、Ｃ＿２Ｃｌ
＿２Ｆ＿４またはＳＦ＿６のうち少なくとも１種のガス
を含む反応ガスで行なわれることを特徴とする請求項６
に記載のアクティブマトリクス基板の製造方法。 - （８）請求項１に記載の製造方法で製造したアクティブ
マトリクス基板と透明電極を有する対向基板間に光学異
方性を有する材料を挟持する工程と、前記両基板の少な
くとも一方には偏光板を配置する工程を含む表示装置の
製造方法において、前記対向基板をマスクとして前記ア
クティブマトリクス基板の絶縁体層の露出部を食刻する
工程を含むことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7089189A JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7089189A JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250037A true JPH02250037A (ja) | 1990-10-05 |
| JP2978176B2 JP2978176B2 (ja) | 1999-11-15 |
Family
ID=13444605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7089189A Expired - Fee Related JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978176B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| JP2021167957A (ja) * | 2012-08-23 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273669A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS62143028A (ja) * | 1985-12-17 | 1987-06-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPS62183433A (ja) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | アクテイフマトリツクス液晶表示パネルの製造方法 |
| JPS62209862A (ja) * | 1986-03-10 | 1987-09-16 | Matsushita Electric Ind Co Ltd | 薄膜半導体デバイス |
| JPS62280896A (ja) * | 1986-05-30 | 1987-12-05 | タキロン株式会社 | 発光表示体プレ−ト |
| JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPS62299084A (ja) * | 1986-06-19 | 1987-12-26 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS63272030A (ja) * | 1987-04-30 | 1988-11-09 | Toshiba Corp | パタ−ン形成方法 |
| JPS6468728A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
-
1989
- 1989-03-23 JP JP7089189A patent/JP2978176B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273669A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS62143028A (ja) * | 1985-12-17 | 1987-06-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPS62183433A (ja) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | アクテイフマトリツクス液晶表示パネルの製造方法 |
| JPS62209862A (ja) * | 1986-03-10 | 1987-09-16 | Matsushita Electric Ind Co Ltd | 薄膜半導体デバイス |
| JPS62280896A (ja) * | 1986-05-30 | 1987-12-05 | タキロン株式会社 | 発光表示体プレ−ト |
| JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPS62299084A (ja) * | 1986-06-19 | 1987-12-26 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS63272030A (ja) * | 1987-04-30 | 1988-11-09 | Toshiba Corp | パタ−ン形成方法 |
| JPS6468728A (en) * | 1987-09-09 | 1989-03-14 | Casio Computer Co Ltd | Thin film transistor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7507991B2 (en) | 1991-06-19 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP2021167957A (ja) * | 2012-08-23 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2024114691A (ja) * | 2012-08-23 | 2024-08-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978176B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750999B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7973896B2 (en) | Array substrate for liquid crystal display device comprising four contact holes in each of the gate pad, data pad, capacitor electrode, and drain electrode | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US9373701B2 (en) | Method for fabricating array substrate | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US20010040663A1 (en) | Thin film transistor array substrate for a liquid crystal display and method for fabricating the same | |
| TW498178B (en) | Manufacturing method and structure for in-plane switching mode liquid crystal display unit | |
| JP4621417B2 (ja) | 液晶表示装置及びその薄膜トランジスタ表示板 | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JP2001228493A (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH02250037A (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP2004004164A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| KR20040025450A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| KR100631371B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07176747A (ja) | 液晶表示装置用アレイ基板のｔｆｔ構造及びその製造方法 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| KR100811643B1 (ko) | 다중층 구조 절연막의 일괄식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |