JPH02250139A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はデータ伝送装置に関し、特に、任意の時間間
隔で前段部から与えられるデータを自律的かつ選択的に
複数の並列な後段部のいずれかに伝送するようなデータ
伝送装置に関する。

［従来の技術〕 電子計算機などの処理装置においては、複数の処理ユニ
ットがデジタル信号による通信を介して結合されている
。そして、複数のデータ処理が複数の処理ユニットに分
散されて行なわれる。このように、複数の処理ユニット
によってデータ処理を分散して行なう場合には、一般に
、それぞれの処理ユニットにおけるデータ処理の内容が
異なり、またそれぞれのデータ処理を行なうために必要
なデータや得られた結果も異なる。このような処理装置
において、データの受は渡しの必要な複数の処理をデー
タの処理ごとに配線により結合しかつそれぞれの処理ユ
ニットに入出力ポートを設けると、ハードウェアが非常
に複雑になり、装置が大型化するとともに、コストが高
くなるという問題がある。

そこで、本願発明者等は、異なる種類のデータ群を同一
のデータ伝送路を用いて伝送することのできるデータ伝
送装置を特開昭６２−１７４８５７号公報において提案
した。

第１１図は上述の提案されたデータ伝送装置の概略ブロ
ック図である。

まず、第１１図を参照して、データを２つの伝送路に分
岐して伝送するデータ伝送装置について簡単に説明する
。

第１１図において、データ伝送路１，７．８の各々は、
データを保持するデータレジスタと転送制御部とからな
る。データ伝送路１と並列に識別子伝送路２が設けられ
る。識別子伝送路２は、タグと称される識別子を伝送す
る。この識別子は、データ伝送路１に伝送されたデータ
を２つのデータ伝送路７．８のいずれに伝送すべきかを
示す。

データ伝送路７，８がともに空であってデータの伝送が
可能であるとき、そのデータ伝送路７゜８からＵＫ信号
５ａ、６ａがそれぞれ制御部５゜６に与えられる。また
、データ伝送路７，８の後段のデータ伝送路（図示せず
）からのＵＬ信号５ｄ、６ｄも、同様にして、それぞれ
制御部５，６に与えられる。ＵＬ信号５ｄ、６ｄは、デ
ータ伝送路７，８の任意の後段のデータ伝送路から与え
られ、そのデータ伝送路が空きであってデータの伝送が
可能であることを示す。ＵＫ信号５ａ、ＵＬ信号５ｄ、
ＵＫ信号６ａ、ＵＬ信号６ｄがそれぞれ与えられると、
制御部５，６は、データ伝送路７およびその後段のデー
タ伝送路と、データ伝送路８およびその後段の伝送路と
がそれぞれ空きであることを判別する。制御部５．６は
、それまでにデータを保持していれば、そのデータを後
段のデータ伝送路に転送し、後続するデータを分岐させ
る制御を可能にする能動状態になる。

ＮＯＲゲート４は、制御部５，６からそれぞれの制御部
が空き状態でありかつ能動化されていることを示す判別
信号５ｂ、６ｂを受けると、ＡＫ倍信号データ伝送路１
および識別子伝送路２に与える。

このように、データ伝送路７，８およびそれらの後段の
データ伝送路からのＵＫ倍信号よびＵＬ倍信号よって、
後段が空き状態であるか否かに基づいて、制御部５，６
からデータ伝送路７，８へのデータ伝送が許可または禁
止されるとともに、データ伝送路１から制御部５または
６への分岐および伝送が許可または禁止される。

たとえば、データ伝送路１に伝送されたデータをデータ
伝送路７に伝送すべきであることを表わす識別子が、識
別子伝送路２から識別子復号部３に与えられる。識別子
復号部３は識別子伝送路２から受けた識別子を復号し、
制御信号５Ｃを制御部５に与えてこれを能動化する。そ
の結果、データ伝送路１から伝送されたデータが、制御
部５を介してデータ伝送路７へ伝送可能になる。

逆に、データ伝送路８にデータを伝送すべきことを表わ
す識別子が、識別子伝送路２から識別子復号部３に与え
られると、識別子復号部３は制御信号６ｃを制御部６に
与えてこれを能動化する。

その結果、データ伝送路１に伝送されたデータを、制御
部６を介してデータ伝送路８へ伝送することが可能にな
る。

もし、データ伝送路７，８およびそれらの後段のデータ
伝送路のうち、たとえばデータ伝送路７がデータを保持
しているかまたは伝送中であるときには、制御部５に対
してＵＫ信号５ａが与えられない。同様に、データ伝送
路７の後段のデータ伝送路がデータを保持しているかま
たは伝送中であるときにも、制御部５に対してＵＬ信号
５ｄが与えられない。このため、制御部５は、データ伝
送路７またはその後段のデータ伝送路が伝送中または詰
まり状態であると判別する。その結果、制御部５は、そ
れに含まれるレジスタ（図示せず）に入力されているデ
ータを記憶するとともに、ＮＯＲゲート４の一方の入力
端子にｒＨＪ　レベルの信号を与える。このため、ＮＯ
Ｒゲート４が閉じられ、ＡＫ倍信号データ伝送路］およ
び識別子伝送路２に与えられない。

すなわち、データ伝送路７，８およびそれらの後段のデ
ータ伝送路のうちいずれかのデータ伝送路かデータを保
持しているかまたは伝送中であり、さらに制御部５，６
がデータを保持している場合には、データ伝送路］に伝
送されたデータは制御部５および６に入力されずに、デ
ータ伝送路１で保持される。

しかし、データ伝送路７およびその後段のデータ伝送路
またはデータ伝送路８およびその後段のデータ伝送路お
よび制御部５または６がデータ伝送を完了して詰まり状
態から空き状態に遷移すれば、制御部５または６が能動
化される。それにより、データ伝送路１で保持されたデ
ータを、識別子に従って再び自律的に分岐させることが
できる。

［発明が解決しようとする課題］ 上記のデータ伝送装置においては、前段部から与えられ
たデータを複数の並列な後段部のいずれか１つに送り出
すことはできるが、前段部から与えられたデータを複数
の並列な後段部のすべてに送り出すことはできなかった
。

この発明の目的は、異なる種類の複数のデータ群を同一
のデータ伝送路を用いて伝送することができ、しかも前
段部から与えられたデータを複数の並列な後段部のいず
がまたはすべてに自律的かつ選択的に伝送することがで
きるデータ伝送装置を提供することである。

［課題を解決するための手段］ この発明に係るデータ伝送装置は、前段部から与えられ
るデータを、並列に設けられた複数の後段部に送り出す
データ伝送装置であって、判別手段および制御手段を備
える。

このデータ伝送装置により伝送されるデータは、複数の
後段部のうちいずれかまたはすべてを指定するための識
別子を含む。判別手段は、前段部から与えられるデータ
に含まれる識別子が、複数の後段部のうちいずれかを指
定するかまたはすべてを指定するかを判別し、その判別
結果を示す信号を出力する。制御手段は、判別手段から
の信号に応答して、前段部から与えられるデータを複数
の後段部のうちいずれかに送り出すかまたは複数の後段
部のすべてに送り出す。

［作用］ この発明に係るデータ伝送装置においては、前段部から
与えられたデータに含まれる識別子が複数の後段部のう
ちいずれを指定するかまたはすべてを指定するかが判別
される。その判別結果に基づいて、その前段部から与え
られたデータは、複数の後段部のうちいずれかに伝送さ
れるかまたは複数の後段部のすべてに伝送される。

したがって、異なる種類のデータが任意の時間間隔で入
力されても、それぞれのデータを所望の後段部またはす
べての後段部に自律的かつ選択的に伝送することができ
る。そのため、データの種類ごとに人出力ポートを設け
たり、特別な配線を設ける必要がなくなる。

［実施例］ 以下、図面を参照しながらこの発明の実施例を詳細に説
明する。

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。

第１図において、データ伝送路１０および２０が入力側
の伝送路を構成する。データ伝送路１０は、転送制御部
１１、データ保持回路１２およびバッファ１３からなる
。データ伝送路２０は、転送制御部２１、データ保持回
路２２およびバッファ２３からなる。また、データ伝送
路３０および４０からなる出力側の伝送路およびデータ
伝送路６０および７０からなる出力側のデータ伝送路が
並列に設けられている。データ伝送路３０は、転送制御
部３１、データ保持回路３２およびバッファ３３からな
る。同様に、データ伝送路４０は、転送制御部４１、デ
ータ保持回路４２およびバッファ４３からなり、データ
伝送路６０は、転送制御部６１、データ保持回路６２お
よびバッファ６３からなり、データ伝送路７０は、転送
制御部７１、データ保持回路７２およびバッファ７３か
らなる。

データ保持回路１２に前段部から与えられたデータは、
データ保持回路２２に伝送される。データ保持回路２２
が受けたデータは、データ保持回路６２のみに伝送され
るか、または、データ保持回路３２およびデータ保持回
路６２の両方に伝送される。

この実施例のデータ伝送路において伝送されるデータは
、第２図に示すように、ｎビットの第１ワードＤ１およ
びｎビットの第２ワードＤ２からなるパケットデータで
ある。パケットデータの第１ワードＤ１にはｍビットの
識別子が含まれる。

識別子は、そのパケットデータがデータ伝送路６０のみ
に伝送されるべきかまたはデータ伝送路３０および６０
の両方に伝送されるべきかを示している。パケットデー
タの第１ワードＤ１および第２ワードＤ２は、連続的に
伝送される。

第１図のデータ伝送装置には、さらに、分岐先指定ビッ
ト発生部９１、比較器からなる比較判定論理部９２、Ｄ
タイプフリップフロップからなる制御部９３、Ｄタイプ
フリップフロップからなる分周器９４、およびバッファ
９５が設けられている。

転送制御部１１には、前段部（図示せず）から送信信号
ＣＩＯが与えられる。送信信号ＣＩＯの立下がりに応答
して、データ保持回路１２に前段部からパケットデータ
の第１ワードＤ１が与えられる。転送制御部１１は、前
段部にｒＬＪレベルの送信許可信号ＡＫＩＯを与える。

このｒＬＪレベルの送信許可信号ＡＫＩＯは、送信禁止
状態を示している。転送制御部２１からｒＨＪレベルの
送信許可信号ＡＫ２０が与えられると、転送制御部１１
は、ｒＬＪレベルの送信信号Ｃ２０をバッファ１３を介
してデータ保持回路］２および転送制御部２１に与える
。このｒＨＪレベルの送信許可信号ＡＫ２０は、送信許
可状態を示している。

データ保持回路１２は、送信信号Ｃ２０の立下がりに応
答して、前段部から与えられるパケットデータの第１ワ
ードＤ１をラッチして出力する。

一方、分岐先指定ビット発生部９１は、所定の分岐先指
定ビットＢＲを発生するように予め設定されている。比
較判定論理部９２は、データ保持回路１２から出力され
るバケツ！・データの第１ワードＤ１に含まれる識別子
を、分岐先指定ビット発生部９１から与えられる分岐先
指定ビットＢＲと比較し、それらが一致する場合にはｒ
ＬＪレベルのマツチ信号Ｍを出力し、それらが一致しな
い場合にはｒＨＪレベルのマツチ信号Ｍを出力する。

そのマツチ信号Ｍは制御部９３の入力端子りに与えられ
る。

分周器９４は、転送制御部１１からバッファ１３を介し
て与えられる送信信号Ｃ２０を２分周し、その分周した
信号をクロック信号Ｃ２１として制御部９３のクロック
端子ＣＰに与える。クロック信号Ｃ２１は、転送制御部
１１からの送信信号Ｃ２０が２回立下がるごとに、１回
立下がる。すなわち、クロック信号Ｃ２１は、データ保
持回路１２を２ワードが通過するごとにｒＨＪレベルか
らｒＬＪレベルに立下がる。制御部９３は、クロック信
号Ｃ２１の立下がりに応答して、入力端子りに与えられ
るマツチ信号Ｍの反転信号を制御信号ＢＥＮとして反転
出力端子Ｑから出力する。

制御信号ＢＥＮがｒＨＪレベルのときには、バッファ９
５が非導通状態になりかつ転送制御部３１が非活性状態
となる。逆に、制御信号ＢＥＮがｒＬＪレベルのときに
は、バッファ９５が導通状態になりかつ転送制御部３１
が活性状態となる。

すなわち、パケットデータタの第１ワードＤ１に含まれ
る識別子が分岐先指定ピッ）ＢＲと一致する場合には、
データ保持回路２２はデータ保持回路６２にのみ接続さ
れる。逆に、パケットデータの第１ワードＤ１に含まれ
る識別子が分岐先指定ビットＢＲと一致しない場合には
、データ保持回路２２はデータ保持回路３２およびデー
タ保持回路６２の両方に接続される。なお、初期状態に
おいて、「Ｌ」レベルのマスクリセット信号ＭＲが制御
部９３のリセット端子Ｒに与えられると、制御信号ＢＥ
ＮはｒＨＪレベルとなる。したがって、初期状態におい
ては、データ保持回路２２はデータ保持回路６２にのみ
接続される。

次に、転送制御部２１は、転送制御部３１からｒＨＪレ
ベルの送信許可信号Ａ　Ｋ　３０が与えられかつ転送制
御部６１から「Ｈ」レベルの送信許可信号ＡＫ６０が与
えられているときには、送信信号Ｃ２０の立下がりに応
答して、ｒＬＪレベルの送信信号Ｃ３０をバッファ２３
を介してデータ保持回路２２および転送制御部３１およ
び６１に与える。データ保持回路２２は、送信信号Ｃ３
０の立下がりに応答して、データ保持回路１２から与え
られるパケットデータの第１ワードＤ１をラッチして出
力する。パケットデータの第２ワードＤ２も同様にして
、第１ワードＤ１に引き続いて、データ保持回路１２に
ラッチされて出力される。

制御信号ＢＥＮがｒＨＪレベルのときには、データ保持
回路２２から出力されるパケットデータの第１ワードＤ
１は、データ保持回路６２にのみ与えられる。これを分
岐と呼ぶ。転送制御部６１は、送信信号Ｃ３０の立下が
りに応答して、ｒＬＪレベルの送信信号Ｃ７０をバッフ
ァ６３を介してデータ保持回路６２および転送制御部７
１に与える。データ保持回路６２は、送信信号Ｃ７０の
立下がりに応答して、データ保持回路２２から与えられ
るパケットデータの第１ワードＤ１をラッチして出力す
る。パケットデータの第２ワードＤ２も同様にして、デ
ータ保持回路２２にラッチされて出力される。このとき
、制御信号ＢＥＮはｒＨＪレベルに保持されているので
、データ保持回路２２から出力されたパケットデータの
第２ワードＤ２はデータ保持回路６２にのみ与えられる
。データ保持回路６２から出力されたパケットデータの
第１ワードＤ１は、同様にして、データ保持回路７２に
ラッチされて出力される。また、データ保持回路２２か
ら出力されたパケットデータの第２ワードＤ２は、同様
にして、データ保持回路６２にラッチされて出力される
。

逆に、制御部９３から出力される制御信号ＢＥ冥がｒＬ
Ｊレベルの場合には、データ保持回路２２から出力され
たパケットデータの第１ワードＤ１はデータ保持回路３
２およびデータ保持回路６２の両方に与えられる。これ
を分流と呼ぶ。データ保持回路３２に与えられたパケッ
トデータの第１ワードＤ１は、データ保持回路３２にラ
ッチされて出力され、その後、データ保持回路４２にラ
ッチされて出力される。同様に、データ保持回路６２に
与えられたパケットデータの第１ワードＤ１は、データ
保持回路６２にラッチされて出力され、その後、データ
保持回路７２にラッチされて出力される。パケットデー
タの第２ワードＤ２も同様にして、データ保持回路２２
を介してデータ保持回路３２およびデータ保持回路６２
に与えられ、その後、データ保持回路４２およびデータ
保持回路７２にそれぞれ与えられる。

第３図に転送制御部１１の詳細な回路構成を示し、第４
図に転送制御部２１の詳細な回路構成を示し、第５図に
転送制御部３１の詳細な回路構成を示す。

第３図に示すように、転送制御部１１は、ＮＡＮＤゲー
トＧｌ、Ｇ２、インバータＧ３．Ｇ４、ＮＡＮＤゲート
Ｇ５、およびインバータＧ６．　Ｇ７を含む。

送信信号入力端子Ｃｉには前段部（図示せず）から送信
信号Ｃ１０が与えられ、送信許可信号出力端子ＡＫＯか
らは送信許可信号ＡＫＩＯが出力される。送信信号出力
端子ＣＯからは送信信号Ｃ２０が出力され、送信許可信
号入力端子ＡＫｉには次段の転送制御部２１（第１図）
から送信許可信号ＡＫ２０が与えられる。

次に、第３図の転送制御部１１の動作を、第６図および
第７図のタイミングチャートを参照しながら説明する。

第６図は次段のデータ伝送路が空き状態の場合の動作を
説明するためのタイミングチャートである。次段のデー
タ伝送路が空き状態のときには、次段の転送制御部から
ｒＨＪレベルの送信許可信号ＡＫ２０が与えられる。そ
のため、送信許可信号入力端子ＡＫｉの電位はｒＨＪレ
ベルとなっている。前段部から与えられる送信信号ＣＩ
ＯがｒＬＪレベルに立下がると、送信信号入力端子Ｃ１
の電位がｒＬＪレベルに変化する。これにより、ＮＡＮ
ＤゲートＧ２の出力がｒＨＪレベルとなる。

その結果、インバータＧ４の出力がｒＬＪレベルとなり
、送信許可信号出力端子Ａ　Ｋ　Ｏから出力される送信
許可信号ＡＫＩＯがｒＬＪレベルに立下がる。一方、Ｎ
ＡＮＤゲー１−Ｇ５の出力がｒＬＪレベル、インバータ
Ｇ３の出力がｒＨＪレベルとなる。このとき、送信許可
信号入力端子ＡＫｉの電位はｒＨＪレベルとなっている
ので、ＮＡＮＤゲートＧ１の出力がｒＬＪレベルに立下
がる。これにより、送信信号出力端子ＣＯから出力され
る送信信号Ｃ２０がｒＬＪレベルに立下がる。

送信信号Ｃ２０を受ける次段の転送制御部２１（第１図
）は、送信信号Ｃ２０の立下がりに応答して、転送制御
部１１に与える送信許可信号ＡＫ２０をｒＬＪレベルに
立下げる。したがって、転送制御部１１の送信許可信号
入力端子ＡＫｉの電位がｒＬＪレベルに立下がる。

一方、ＮＡＮＤゲートＧ１の出力のｒＬＪレベルへの立
下がりに応答して、ＮＡＮＤゲートＧ５の出力がｒＨＪ
レベル、インバータＧ３の出力がｒＬＪレベルとなる。

そのため、ＮＡＮＤゲートＧ１の出力が再びｒＨＪレベ
ルに立上がる。これにより、送信信号Ｃ２０が再びｒＨ
Ｊレベルに立上がる。このように、送信信号Ｃ２０はｒ
ＬＪレベルに立下がった後一定時間経過後ｒＨＪレベル
に立上がる。

一方、前段部から与えられる送信信号Ｃ１０は、一定時
間の経過後ｒＨＪレベルに立上がる。そのため、ＮＡＮ
ＤゲートＧ２の出力がｒＬＪレベルに立下がり、インバ
ータＧ４の出力がｒＨＪレベルに立上がる。それにより
、送信許可信号ＡＫＩＯが再びｒＨＪレベルに立上がる
。

上記のように、次段の転送制御部から与えられる送信許
可信号Ａ　Ｋ　２０が許可状態（「Ｈ」レベル）である
場合には前段部から与えられる送信信号Ｃ１０の立下が
りに応答して、前段部にＪｊえる送信許可信号Ａ　Ｋ　
１０が禁止状態（「Ｌ」レベル）になり、さらに一定時
間経過後次段の転送制御部に与える送信信号Ｃ２０がｒ
ＬＪレベルに立下かる。

送信信号Ｃ２０の立下がりに応答して、データ保持回路
］２（第１図）の入力端子に与えられるデータが、ラッ
チされて出力端子から出力される。

すなわち、データ伝送路１０からデータ伝送路２０ヘデ
ータが伝送される。

次に、第７図は、次段のデータ伝送路が詰まり状態であ
る場合の動作を説明するためのタイミングチヤードであ
る。この場合、次段の転送制御部から与えられる送信許
可信号ＡＫ２０は、ｒＬＪレベルとなっている。前段部
から与えられる送信信号ＣＩＯがｒＬＪレベルに立下が
ると、ＮＡＮＤゲートＧ２の出力がｒＨＪレベルとなり
、インバータＧ４の出力がｒＬＪレベルに立下がる。こ
れにより、送信許可信号出力端子ＡＫＯから出力される
送信許可信号Ａ　Ｋ　１０がｒＬＪレベルに立下がる。

次段の転送制御部から与えられる送信許可信号ＡＫ２０
がｒＬＪレベル（禁止状態）のときには、ＮＡＮＤゲー
トＧ１の出力はｒＨＪレベルとなっている。したがって
、送信許可信号ＡＫ２０がｒＬＪレベルである限り次段
の転送制御部２１に与えられる送信信号Ｃ２０はｒＨＪ
レベルを保持する。そのため、データ伝送路１ｏからデ
ータ伝送路２０（第１図参照）へはデータが伝送されな
い。

次段の転送制御部から与えられる送信許可信号ＡＫ２０
がｒＨＪレベルに立上がると、ＮＡＮＤゲートＧ１の出
力がｒＬＪレベルに立下がる。これにより、次段の転送
制御部に与えられる送信信号Ｃ２０がｒＬＪレベルに立
下がる。送信信号Ｃ２０の立下がりに応答して、データ
保持回路１２に与えられるデータがラッチされて出力さ
れる（第１図参照）。

一方、次段の転送制御部は、転送制御部１１から与えら
れる送信信号Ｃ２０の立下がりに応答して、一定時間経
過後転送制御部１１に与える送信許可信号ＡＫ２０をｒ
ＬＪレベルに立下げる。なお、次段の転送制御部から与
えられる送信許可信号ＡＫ２０の立上がり応答して、一
定時間経過後、前段部に与える送信許可信号ＡＫＩＯか
「Ｈ」レベルに立上がる。

上記ように、次段の転送制御部から与えられる送信許可
信号ＡＫ２０が禁止状態（「Ｌ」レベル）であるときに
は、次段の転送制御部に与える送信信号Ｃ２０はｒＬＪ
レベルに立下がらない。すなわち、次段のデータ伝送路
２０が詰まり状態であるときには、データ伝送路１０か
らデータ伝送路２０ヘデータは伝送されない。

なお、転送制御部４Ｌ　　５１，６１の構成も、第３図
に示される構成と同様である。

第４図は、第１図に示される転送制御部２１の構成を示
す回路図である。

第４図の転送制御部２１においては、ＡＮＤゲートＧ８
がさらに設けられている。ＡＮＤゲートＧ８の一方の入
力端子は送信許可信号入力端子ＡＫｉｌに接続され、他
方の入力端子は送信許可信号入力端子ＡＫｉ２に接続さ
れている。送信許可信号入力端子ＡＫｉｌには転送制御
部３１（第１図）から送信許可信号ＡＫ３０が与えられ
る。また、送信許可信号入力端子ＡＫｉ２には転送制御
部６１（第１図）から送信許可信号ＡＫ６０が与えられ
る。ＡＮＤゲートＧ８の出力端子はＮＡＮＤゲートＧ１
の一方の入力端子に接続されている。

送信信号入力端子Ｃｉには前段の転送制御部１１（第１
図）から送信信号Ｃ２０が与えられ、送信許可信号出力
端子Ａ　Ｋ　Ｏからは送信許可信号ＡＫ２０が出力され
る。また、送信信号出力端子ＣＯからは送信信号Ｃ３０
が出力される。その他の部分の構成は、第３図の転送制
御部１１の構成と同様である。

第４図の転送制御部２１の動作に関しては、第６図およ
び第７図における送信許可信号ＡＫ２０の波形が、ＡＮ
ＤゲートＧ８の出力に相当する。

したがって、送信許可信号ＡＫ３０および送信許可信号
ＡＫ６０の両方がｒＨＪレベルであるときにのみ、送信
信号Ｃ３０がｒＬＪレベルに立下がる。

第５図は、第１図にに示される転送制御部３１の構成を
示す回路図である。

第５図の転送制御部３１においては、ＯＲゲートＧ９が
さらに設けられている。ＯＲゲートＧ９の一方の入力端
子は送信信号入力端子Ｃｉに接続されており、他方の入
力端子は制御信号入力端子には転送制御部２１（第１図
）から送信信号Ｃ３０が与えられる。制御信号入力端子
ｂｅｎには制御部９３（第１図）から制御信号ＢＥＮが
与えられる。送信許可信号出力端子ＡＫＯからは送信許
可信号ＡＫ３０が出力される。また、送信信号出力端子
ＣＯからは送信信号Ｃ４０が出力され、送信許可信号入
力端子ＡＫｉには、次段の転送制御部４１（第１図）か
ら送信許可信号ＡＫ４０が与えられる。その他の部分の
構成は、第３図の転送制御部１１の構成と同様である。

第５図の転送制御部３１の動作に関しては、第６図およ
び第７図における送信信号ＣＩＯの波形が、ＯＲゲート
Ｇ９の出力の波形に相当する。したがって、制御信号Ｂ
ＥＮがｒＬＪレベルのときに、第６図および第７図に示
される動作が行なわれる。

このように、上記の実施例においては、入力側の伝送路
を介して与えられたパケットデータが、そのパケットデ
ータに含まれる識別子に基づいて、自律的かつ選択的に
２つの出力側の伝送路のうち一方または両方に伝送され
る。

なお、上記実施例では、２ワードからなるパケットデー
タを２つの出力側の伝送路のいずれか一方または両方に
伝送するデータ伝送装置について説明されている。しか
し、伝送されるデータの構成は２ワードに限らず、１ワ
ードまたは３ワ一ド以上のデータであってもよい。デー
タが１ワードからなる場合には、第１図に示される分周
器９４は不要となる。また、データが３ワ一ド以上から
なる場合には、そのデータのワード数に対応して分周器
９４の分周比を設定すればよい。したがって、任意の数
のワードからなるパケットデータの分岐および分流が容
易に可能となる。

また、出力側の伝送路の数は２つに限らず、３以上の数
であってもよい。

さらに、上記実施例では、比較判定論理部９２において
パケットデータに含まれる識別子と予め定められた分岐
先指定ピッ）ＢＲとの比較結果に基づいて、パケットデ
ータの分岐または分流を行なっているが、パケットデー
タに含まれる識別子を検出したか否かに基づいて、パケ
ットデータの分岐または分流を行なってもよい。

上記実施例のデータ伝送装置は、たとえばデータフロー
型情報処理装置に適用される。第８図はデータフロー型
情報処理装置の構成の一例を示すブロック図である。ま
た、第９図はその情報処理装置により処理されるデータ
パケットのフィールド構成の一例を示す図である。

第８図および第９図を参照してデータフロー型情報処理
装置の構成と概略の動作について説明する。第９図のデ
ータパケットの行先フィールドには行先情報が格納され
、命令フィールドには命令情報が格納され、データ１フ
イールドまたはデータ２フイールドにはオペランドデー
タが格納される。行先フィールドおよび命令フィールド
が第２図に示される第１ワードＤ１に相当し、データ１
フイールドおよびデータ２フイールドが第２図に示され
る第２ワードＤ２に相当する。第２図に示されるｍビッ
トの識別子は、行先情報に含まれる。

第８図において、プログラム記憶部１００は、プログラ
ムメモリ（図示せず）を含み、そのプログラムメモリに
は、第１０図に示すように、複数の行先情報および複数
の命令情報からなるデータフロープログラムが記憶され
ている。プログラム記憶部１００は、データパケットの
行先情報に基づくアドレス指定によって行先情報および
命令情報を読出し、それらの情報をデータパケットの行
先フィールドおよび命令フィールドにそれぞれ格納し、
そのデータパケットを出力する。

対データ検出部２００は、プログラム記憶部１００から
出力されるデータパケットの待ち合わせを行なう。すな
わち、対データ検出部２００は、同じ行先情報を有する
２つのデータパケットを検出し、一方のデータパケッＩ
・のオペランドデータを他方のデータパケットの所定の
データフィールドに格納し、その他方のデータパケット
を出力する。なお、このとき、上記一方のデータパケッ
トは消滅する。

対データ検出部２００から出力されるデータパケットは
、選択的分流部８００介して演算処理部３００に伝送さ
れるかまたは選択的分流部８００を介して拡張プログラ
ム記憶部９００および演算処理部３００の両方に伝送さ
れる。演算処理部３００は、対データ検出部２００から
出力されるデタパケットの命令情報を解読し、それらの
２つのオペランドデータに対して所定の演算処理を施し
、その結果をデータパケットのデータフィールドに格納
し、そのデータパケットを分岐部４００に出力する。

分岐部４００は、データパケットの行先情報に基づいて
そのデータパケットを内部データバッファ５００または
外部データメモリ６００に出力する。内部データバッフ
ァ５００および外部データメモリ６００から出力される
データパケットは合流部７００に与えられ、合流部７０
０はそれらのデータパケットを先着順にプログラム記憶
部１００に与える。一方、拡張プログラム記憶部９００
は、選択的分流部８００から与えられたデータパケット
をプログラム記憶部１００に与える。

第８図に示されたデータフロー型情報処理装置において
は、データパケットが、プログラム記憶部１００、対デ
ータ検出部２００、選択的分流部８００、演算処理部３
００、分岐部４００、内部データバッファ５００または
外部データメモリ６００、合流部７００・・・のように
順に回り続けることにより、プログラム記憶部１００に
記憶されたプログラムに基づく演算処理が進行する。ま
た、一部のデータパケットは、対データ検出部２００か
ら選択的分流部８００を介して拡張プログラム記憶部９
００に伝送される。

上記実施例のデータ伝送装置は、第８図のデータフロー
型情報処理装置の選択的分流部８００として用いること
ができる。

なお、この発明のデータ伝送装置は、データフロー型情
報処理装置に限らず、各種情報処理装置、データ伝送が
必要なその他の装置にも広く用いることができる。

［発明の効果］ 以上のようにこの発明によれば、前段部から異なる種類
のデータが任意の時間間隔で与えられた場合にも、それ
ぞれのデータを複数の後段部のうち所望の後段部または
すべての後段部に自律的かつ選択的に伝送することがで
きる。そのため、データの種類ごとに配線を設けたり、
高機能な人出カポートを設ける必要はなくなる。また、
伝送路の物理的収容能力の限界までデータを受理するこ
とが可能となり、受理したデータを複数の後段部のいず
れかまたはすべてに伝送遅延時間なしに順次伝送するこ
とが可能となる。したがって、高速で信頼性の高いデー
タ伝送装置を経済的に実現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。第２図は第１図のデータ伝
送装置において伝送されるパケットデータの構成を示す
図である。第３図は第１図のデータ伝送装置に含まれる
転送制御部の構成を示す回路図である。第４図は第１図
のデータ伝送装置に含まれる他の転送制御部の構成を示
す回路図である。第５図は第１図のデータ伝送装置に含
まれるさらに他の転送制御部の構成を示す回路図である
。第６図は次段のデータ伝送路が空き状態である場合の
転送制御部の動作を説明するためのタイミングチャート
である。第７図は次段のデー夕伝送路が詰まり状態であ
る場合の転送制御部の動作を説明するためのタイミング
チャートである。 第８図はこの発明のデータ伝送装置が適用されるデータ
フロー型情報処理装置の構成を示すブロック図である。 第９図は第８図のデータフロー型情報処理装置の各部分
を巡回するデータパケットの構成を示す図である。第１
０図は第８図のデータフロー型情報処理措置のプログラ
ム記憶部に記憶されるデータフロープログラムを示す図
である。 第１１図は従来のデータ伝送装置の一例の構成を示す図
である。 図において、１０，２０，３０，４０．６０７０はデー
タ伝送路、１１，２１．３１，４１゜６１．７１は転送
制御部、１２，２２，３２，４２．６２．７２はデータ
保持回路、９１は分岐先指定ビット発生部、９２は比較
判定論理部、９３は制御部、９４は分周器、９５はバッ
ファを示す。 なお、各図中同一符号は同一または相当部分を示す。 ４勇 Ｏ ムと

Claims (1)

1. 【特許請求の範囲】 前段部から与えられるデータを、並列に設けられた複数
   の後段部に伝送するデータ伝送装置であって、 前記データは前記複数の後段部のいずれかまたはすべて
   を指定する識別子を含み、 前記前段部から与えられるデータに含まれる前記識別子
   が、前記複数の後段部のうちいずれを指定するかまたは
   すべてを指定するかを判別し、その判別結果を示す信号
   を出力する判別手段、および 前記判別手段からの前記信号に応答して、前記前段部か
   ら与えられるデータを、前記複数の後段部のうちいずれ
   かに伝送するかまたは前記複数の後段部のすべてに伝送
   する制御手段を備えた、データ伝送装置。