JPH0225022A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に蘭し、特に、半導体領
域に珪素膜を接続する半導体集積回路装置に適用して有
効な技術に関するものである。

〔従来の技術〕

本発明者が開発中のバイポーラトランジスタは、Ｓ　Ｅ
　Ｐ　Ｔ（Ｓｅｌｅｃｔｉｖｅ　Ｅｔｃｈｉｎｇ　ｏｆ
　Ｐｏ１ｙ−ｓ４１ｉｃ。

１＋　Ｔ　ｅｃｈｎｏｌｏｇｙ）で構成されている。こ
の技術は、ベース領域に対して、ベース引出用電極、エ
ミッタ開口、エミッタ領域、エミッタ引出用電極の夫々
を自己整合で形成することができる。つまり。

この技術を使用するバイポーラトランジスタは製造工程
におけるマスク合せずれをなくすことができるので高集
積化を図ることができる特徴がある。

前記バイポーラトランジスタのエミッタ領域は、浅い接
合を得るために以下の製造方法によって形成されている
。

まず、ベース引出用電極で周囲を規定されたエミッタ開
口を通して、ベース領域の主面に多結晶珪素膜を堆積さ
せる。多結晶珪素膜は、ＣＶＤ法で堆積され、約２５０
０［人］の膜厚で形成される。この多結晶珪素膜は抵抗
値を低減する不純物を導入していない所謂ノンドープド
ポリシリコンである。

次に、前記多結晶珪素膜中にｎ型不純物例えばＡｓを導
入する。ｎ型不純物は、不純物濃度の制御性を高めるた
めに急峻な不純物濃度分布で導入される。この急峻な不
純物濃度分布は５０〜８０［：Ｋ　ｅ　Ｖ］程度のイオ
ン打込法によって得ることができる。このような条件で
導入されるｎ型不純物は、多結晶珪素膜の表面から約５
００［人コ程度の深さに不純物濃度の最大値（ピーク値
）を形成する。

次に、前記多結晶珪素膜に導入されたｎ型不純物をベー
ス領域の主面部に拡散しくドライブイン拡散し）、ｒＩ
型エミッタ領域を形成する。この多結晶珪素膜からのｎ
型不純物の拡散は浅い接合のエミッタ領域を形成するこ
とができる。多結晶珪素膜はｎ型不純物が活性化され、
エミッタ引出用電極として使用される。

なお、この種のバイポーラトランジスタについては、例
えば、日経マイクロデバイス、　１９８５年１１号、第
６７頁乃至第７８頁に記載されている９〔発明が解決し
ようとする課題〕 本発明者は、前述のバイポーラトランジスタの開発中に
次のような問題点を見出した。

バイポーラトランジスタのエミッタ引出用電極（多結晶
珪素膜）はベース領域の主面の洗浄度により結晶成長状
態が著しく変化する事実が本発明者によって確認された
。前記エミッタ開口はドライエツチングで形成している
が、このドライエツチングのダメージ除去処理を施した
場合、エミッタ引出用電極はベース領域の主面との界面
から固相エピタキシャル成長して単結晶化される。また
、ダメージ除去処理を施さない場合、エミッタ引出用電
極は堆積した結晶状態のままつまり多結晶状態である。

このため、多結晶珪素膜の表面側に導入されたｎ型不純
物をベース領域の主面部に拡散する際に、多結晶珪素膜
中のｎ型不純物の拡散距離が１５００〜２０００［：人
］程度と長く、しかも拡散中に多結晶珪素膜の結晶成長
状態が変化するので、多結晶珪素膜中のｎ型不純物の拡
散速度にばらつきを生じる。同相エピタキシャル成長層
（単結晶）中のｎ型不純物の拡散速度は多結晶中の拡散
速度に比べて遅い。このようなｎ型不純物の拡散速度の
ばらつきは、エミッタ領域の接合深さにばらつきを生じ
るという問題があった。

また、前記エミッタ領域の接合深さのばらつきは、エミ
ッタ領域の接合を浅く形成することができないので、エ
ミッタ接地電流増幅率り、、８の低下等、バイポーラト
ランジスタの性能を低下させるという問題があった。

本発明の目的は、半導体領域に珪素膜を接続する半導体
集積回路装置において、不純物の拡散速度が珪素膜の結
晶成長状態に依存することを低減し、半導体領域の接合
深さのばらつきを低減することが可能な技術を提供する
ことにある。

本発明の他の目的は、前記目的を達成し、半導体集積回
路装置の性能を向上することが可能な技術を提供するこ
とにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課厘を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。

半導体領域の主面に珪素膜を接続する半導体集積回路装
置において、前記珪素膜が、抵抗値を低減する不純物が
導入された第１層目の珪素膜及び第１層目の珪素膜の上
部に堆積させた第２層目の珪素膜で構成され、前記半導
体領域が、前記第１層目の珪素膜に導入された不純物を
前記半導体基板の主面部に拡散して構成される。

また、半導体領域の主面に珪素膜を接続する半導体集積
回路装置において、基板の主面に第１層目の珪素膜を堆
積し、この第１層目の珪素膜に不純物を導入し、この第
１層目の珪素膜に導入された不純物を前記基板の主面部
に拡散して前記半導体領域を形成する工程を備え、前記
第１層目の珪素膜に不純物を導入した後、又は前記半導
体領域を形成した後に、前記第１層目の珪素膜上に第２
層目の珪素膜を堆積する。

〔作　　用〕

上述した手段によれば、前記半導体領域の接合深さのば
らつきを低減し、半導体領域の接合を浅くすることがで
きるので、半導体集積回路装置の性能を向上することが
できる。

また、前記第１層目の珪素膜中の不純物の拡散距離を短
縮し、第１層目の珪素膜の結晶成長状態が変化する前に
、第１層目の珪素膜に導入された不純物を半導体基板の
主面部に拡散して前記半導体領域を形成することができ
るので、第１層目の珪素膜の結晶成長状態に不純物の拡
散速度が依存することを低減し、半導体基板の主面部の
不純物の拡散距離のばらつきを低減することができる。

したがって、前記半導体領域の接合深さのばらつきを低
減することができる。

以下、本発明の構成について、５ＥＰＴで構成されたバ
イポーラトランジスタを有する半導体集積回路装置に本
発明を適用した一実施例とともに説明する。

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔発明の実施例〕

本発明の一実施例であるバイポーラトランジスタの構成
を第２図（要部断面図）及び第１図（部分拡大断面図）
で示す。

第２図に示すように、バイポーラトランジスタは単結晶
珪素からなるｐ−型半導体基板１の主面に構成されてい
る。バイポーラトランジスタは、半導体基板１．ｐ゛型
半導体領域４及び素子分離用絶縁膜５で構成される分離
領域で周囲を規定され、他の領域と電気的に分離されて
いる。ｐ°型半導体領域４は半導体基板１の主面部に設
けられている。

素子分離用絶縁膜５は半導体基板１の主面上に設けられ
ている。

バイポーラトランジスタは、ｎ型コレクタ領域、ｐ型ベ
ース領域及びｎ型エミッタ領域からなるｎｐｎ型で構成
されている。

ｎ型コレクタ領域は、埋込型のｎ゛型半導体領域（ＮＢ
Ｌ）２、コレクタ電位引上用のｎ゛型単導体領域６及び
ｎ−型エピタキシャル層３で構成されている。半導体領
域２は、バ・イポーラトランジスタ形成領域において、
半導体基板１とエピタキシャル層３との間に構成されて
いる。半導体領域６はその底部分が半導体領域２に接触
するようにエピタキシャル層３の主面部に構成されてい
る。エピタキシャル層３は半導体基板１の主面上に構成
されている（成長させている）。

ｎ型コレクタ領域のうち、コレクタ電位引上用の半導体
領域６には層間絶縁膜１Ｇに形成された接続孔１９を通
してコレクタ配線２０が接続されている。

コレクタ配線２０は例えばプラチナシリサイド（ＰｔＳ
ｉ）膜とその上層に堆積させたアルミニウム合金膜との
複合膜で構成されている。アルミニウム合金膜としては
例えばアルミニウムにアロイスパイク現象を防止するＳ
ｉが添加されたものを使用する。

ｐ型ベース領域は、グラフトベース領域としてのｐ型半
導体領域９及び真性ベース領域としてのｐ型半導体領域
１４で構成されている。半導体領域９．１４の夫々はエ
ピタキシャル層３の主面部に構成されている。ｐ型ベー
ス領域の半導体領域１４は。

この形成方法に限定されないが、ドライブイン拡散によ
って形成されている。つまり、半導体領域１４は、エミ
ッタ引出用電極１３にｐ型不純物を導入し、このｐ型不
純物をエピタキシャル層３の主面部に拡散することによ
って形成されている。このように構成される半導体領域
１４はｐｎ接合深さを浅くすることができる。

ｐ型ベース領域のうち、グラフトベース領域としての半
導体領域９にはベース開口８を通してベース引出用電極
７の一端部が接続されている。ベース引出用電極７はＣ
ＶＤ法で堆積させた多結晶珪素膜で形成され、この多結
晶珪素膜には抵抗値を低減するｐ型不純物が導入されて
いる。ベース引出用電極７の一端側（エミッタ開口１２
の領域を規定する側）の位置は、半導体領域９からのｐ
型不純物の拡散距離で規定され、半導体領域９に対して
自己整合で形成されている。ベース引出用電極７は、そ
の平面形状を図示していないが、一端部でエミッタ開口
１２の周囲を規定するように構成されている。ベース引
出用電極７の他端部は、層間絶縁膜１６に形成された接
続孔１９を通してベース配線２０に接続されている。ベ
ース配線２０は前記コレクタ配線２０と同一製造工程で
形成されている。

ｎ型エミッタ領域はｎ゛型半導体領域１５で構成されて
いる。半導体領域１５は真性ベース領域としての半導体
領域１４の主面部に構成されている。この半導体領域１
５はドライブイン拡散によって形成されている。つまり
、半導体領域１４は、エミッタ引出用電極１３にｎ型不
純物を導入し、このｎ型不純物を半導体領域１４（真性
ベース領域）の主面部に拡散することによって形成され
ている。

ｎ型エミッタ領域である半導体領域１５にはエミッタ開
口！２を通してエミッタ引出用電極１３が接続されてい
る。エミッタ開口１２はベース引出用電極７の一端側の
表面に形成された層間絶縁膜１１で規定された領域内に
形成され、ベース引出用電極７に対して自己整合で形成
されている。したがって。

エミッタ引出用電極１３は結果的にベース引出用電極７
に対して自己整合で形成されている。エミッタ引出用電
極１３は、第１図に境界領域を点線で示すように、珪素
膜１３Ａ及びその上部に堆積させた珪素膜１３Ｂからな
る２層構造で構成されている。

珪素膜１３Ａ、１３Ｂの夫々はＣＶＤ法で堆積させた多
結晶珪素膜で形成されている。また、エミッタ引出用電
極工３は、半導体領域１５側の一部或は全部が半導体領
域１４（真性ベース領域）の主面の洗浄度によっては固
相エピタキシャル成長により単結晶化されていてもよい
。むしろ、エミッタ引出用電極１３は、不純物の導入量
が等しい場合、多結晶に比べて抵抗値が低くなるので単
結晶の方が好ましい。

下層の珪素膜１３Ａは例えば１０００［人］程度の薄い
膜厚で形成する。珪素膜１３Ａは、これにイオン打込法
で導入される不純物の飛程の約２倍程度の膜厚で形成さ
れている。第４図（不純物濃度分布図）に示すように、
下層の珪素膜１３Ａには、珪素膜１３Ａ及び１３Ｂの抵
抗値を低減しかつｎ型エミッタ領域である半導体領域１
５を形成するｎ型不純物ｆ３ｎが導入される。ｎ型不純
物１３ｎは、１０１″［ａｔｏｍｓ／１２コ程度のＡｓ
用い、７０〜９０［ＫｅＶコの低エネルギのイオン打込
法で導入する。このような条件で導入されるｎ型不純物
１３ｎは、珪素膜１３Ａの表面から約５００［人］程度
の位置に不純物濃度の最大値を形成する。ｎ型不純物１
３ｎは、不純物濃度分布がだれるのを防止するため、前
述のような低エネルギで急峻な不純物濃度分布で導入さ
れている。珪素膜１３Ａに導入されたｎ型不純物１３ｎ
は熱処理（例えば、９００〜１０００［”Ｃ］、４０〜
６０［ｍｉｎコ）が施されると第４図に符号１３Ｎを付
けて示す不純物濃度分布になる。つまり、ｎ型不純物１
３ｎは、半導体基板（半導体領域１４）側に拡散されて
半導体領域１５を形成し、珪素膜１３Ａ、１３Ｂの夫々
に拡散されて夫々抵抗値を低減するように構成されてい
る。

上層の珪素膜１３Ｂは例えば１５００［人］程度の厚い
膜厚で形成する。この珪素膜１３Ｂは、エミッタ配線２
０の下層のプラチナシリサイド膜を形成する際に珪素が
食われる膜厚、表面がオーバーエッチングや洗浄される
際に食われる膜厚、抵抗値等を考慮した膜厚で構成され
ている。

一方、従来は第３図（不純物濃度分布図）に示すように
、約２５００［人］程度の単層の多結晶珪素膜を堆積し
、この多結晶珪素膜の表面から約５００［人コ程度の位
置に不純物濃度の最大値を有するようにｎ型不純物（Ａ
ｓ）２ｉｎを導入している。このｎ型不純物２１ｎに熱
処理を施し半導体基板の主面部に拡散した場合の不純物
濃度分布を２１Ｎ　ａ　、　２１Ｎ　ｂの夫々で示す。

不純物濃度分布２１Ｎａは、多結晶珪素膜と半導体基板
との境界部分近傍において、多結晶珪素膜が同相エピタ
キシャル成長によって単結晶化した場合の分布である。

不純物濃度分布２１Ｎｂは、多結晶珪素膜が固相エピタ
キシャル成長せずに多結晶状態のままの場合の分布であ
る。

第１図及び第４図に示すように、エミッタ引出用電極１
３の珪素膜１３Ａに導入されたｎ型不純物１３ｎの拡散
距離（半導体領域１４の表面までの距離）は、数百［人
コ程度であり、第３図に示す単層の多結晶珪素膜の表面
に導入されたｎ型不純物２ｉｎの拡散距離に比べて大幅
に縮小されている。

前記エミッタ引出用電極１３には層間絶縁膜１６に形成
された接続孔１９を通してエミッタ配線２０が接続され
ている。エミッタ配線２０はコレクタ配線２０やベース
配線２０と同一製造工程で形成されている。

次に、前記バイポーラトランジスタの製造方法について
、第５図乃至第２０図（各製造工程毎に示す要部断面図
）を用いて簡単に説明する。

まず、単結晶珪素からなるｐ−型半導体基板１を用意す
る。

次に、バイポーラトランジスタの形成領域において、半
導体基板１の主面部にｎ型不純物を選択的に導入する。

次に、第５図に示すように、半導体基板１の主面上にｎ
゛型エピタキシャル層３を成長させると共に、前記導入
されたｎ型不純物に引き伸し拡散を施して埋込型のｎ０
型半導体領域２を形成する。

次に、エミッタ領域、ベース領域、コレクタ領域の夫々
の形成領域において、エピタキシャル層３の主面上に絶
縁膜５Ａ及びマスク２２を形成する。

絶縁膜５Ａはエピタキシャル層３の表面に熱酸化を施し
て形成した酸化珪素膜を使用する。マスク２２は、エツ
チングマスク及び熱酸化マスクとして使用するので１例
えばＣＶＤ法で堆積させた窒化珪素膜を使用する。

次に、第６図に示すように、マスク２２を用い、それ以
外の領域のエピタキシャル層３の主面を若干エツチング
により除去し、溝部３Ａを形成する。

この溝部３Ａは分離領域の素子分離用絶縁膜（５）を形
成する領域に形成される。

次に、分離領域において、エピタキシャル層３（又は及
び半導体基板１）の主面部にｐ型不純物を導入する。

次に、第７図に示すように、前記マスク２２を用い、溝
部３Ａ部分のエピタキシャル層３の主面に熱酸化を施し
て素子分離用絶縁膜５を形成すると共に、前記導入され
たｐ型不純物に引き伸し拡散を施してｐ゛型半導体領域
４を形成する。

次に、前記マスク２２を除去する。そして、第８図に示
すように、コレクタ領域の形成領域において、エピタキ
シャル層３の主面部にコレクタ電位引上用のｎ゛型半導
体領域６を形成する。半導体領域６はｎ型不純物をイオ
ン打込法で導入することによって形成することができる
。

次に、素子分離用絶縁膜５上及び絶縁膜５Ａ上を含む基
板全面にマスク２３、多結晶珪素膜７Ａ、マスク２４．
マスク２５の夫々を順次積層する。マスク２３は、多結
晶珪素膜や酸化珪素膜に対してエツチング選択性を有し
かつ不純物導入用マスクとして使用できるように、例え
ばＣＶＤ法で堆積させた窒化珪素膜を使用する。多結晶
珪素膜７Ａは、ＣＶＤ法で堆積させ、例えば１５００〜
２５００［人］程度の膜厚で形成する。この多結晶珪素
膜７Ａには抵抗値を低減する不純物が導入されていない
、マスク２４は例えば酸化珪素膜で形成し、マスク２５
は例えば窒化珪素膜で形成する。

次に、エミッタ領域の形成領域において、マスク２５上
にマスク２６を形成する。マスク２６は、エツチングマ
スク及び不純物導入用マスクとして使用するので、例え
ばフォトレジスト膜で形成する。

次に、前記マスク２６を用い、それ以外の領域のマスク
２５を除去する。そして、第９図に示すように、マスク
２６を用い、マスク２４を通した多結晶珪素膜７Ａの大
部分にｐ型不純物を導入してｐ型の多結晶珪素膜７Ｂを
形成する。ｐ型不純物はイオン打込法で導入する。

次に、前記マスク２６を除去する。そして、マスク２６
でパターンニングされたマスク２５を用い、それ以外の
領域のマスク２４をエツチングにより除去すると共に、
マスク２５端の下部のマスク２４をサイドエツチングし
、残存する多結晶珪素膜７Ａの一部分を露出させる。こ
の後、前記マスク２５を除去する。

次に、第１０図に示すように、マスク２４及び多結晶珪
素膜７Ｂを用い、前記マスク２４のサイドエツチングで
露出させた多結晶珪素膜７Ａの一部分をエツチングによ
り除去し、開口２７を形成する。

このエツチングは等方性エツチングを使用する。

開口２７はマスク２４のサイドエツチング量及び多結晶
珪素膜７Ａのエツチング量で規定される微細な寸法で形
成される。

次に、前記マスク２４を除去する。そして、多結晶珪素
膜７Ａ及び７Ｂを用い、マスク２３の一部分をエツチン
グにより除去する。この後、残存する多結晶珪素膜７Ａ
を選択的に除去する。

次に、多結晶珪素膜７Ｂ及びマスク２３を用い、エピタ
キシャル層３の主面部にグラフトベース領域としてのｐ
型半導体領域９を形成する。Ｐ型半導体領域９はイオン
打込法で形成する。

次に、第１１図に示すように、前記多結晶珪素膜７Ｂ及
びマスク２３を用い、絶縁膜５Ａを除去してベース開口
８を形成する。

次に、ベース開口８を通した半導体領域９上及び多結晶
珪素膜７Ｂ上を含む基板全面に多結晶珪素膜７Ｃを形成
する。多結晶珪素膜７Ｃは、ＣＶＤ法で堆積させ、例え
ば４０００〜６０００［人コ程度の膜厚で形成する。こ
の多結晶珪素膜７Ｃには抵抗値を低減する不純物が導入
されていない。

次に、第１２図に示すように、基板全面に熱処理（例え
ば、９００〜１Ｏ００［：”Ｃ］、　３０〜５０［ｍｉ
ｎ］）を施し。

半導体領域９のＰ型不純物及び多結晶珪素膜７Ｂのｐ型
不純物を多結晶珪素膜７Ｃに拡散してｐ型の多結晶珪素
膜７Ｄを形成する。マスク２３上（エミッタ領域の形成
領域上）には多結晶珪素膜７Ｃが一部残存する。この多
結晶珪素膜７Ｃの残存量は、ｐ型不純物の拡散量で規定
されるので、特に半導体領域９に対して自己整合で規定
される。

次に、第１３図に示すように、前記残存した多結晶珪素
膜７Ｃを選択的に除去し、夫々ｐ型不純物が導入された
多結晶珪素膜７Ｂ及び７Ｄでベース引出用電極７を形成
する。この後、第１４図に示すように、前記ベース引出
用電極７に所定のパターンニングを施す。

次に、ベース引出用電極７上を含む基板全面に層間絶縁
膜１０、マスク２８の夫々を順次積層する。

層間絶縁膜１０は例えばＣＶＤ法で堆積させた酸化珪素
膜を使用する。マスク２８は、エツチングマスク及び熱
酸化マスクとして使用するので、例えばＣＶＤ法で堆積
させた窒化珪素膜を使用する。

次に、エミッタ領域の形成領域において、マスク２８を
除去し、この後、マスク２８を用いて層間絶縁膜１０を
部分的に除去して開口部１０Ａを形成する。

この開口部１０Ａは１等方性エツチングで形成し、ベー
ス引出用電極７の一端側の一部分が露出するように形成
する。

次に、第１５図に示すように、前記マスク２８及びマス
ク２３を用い、基板全面に熱酸化を施し、ベース引出用
電極７の一端部の表面に層間絶縁膜１１を形成する。層
間絶縁膜１１はベース引出用電極７の表面を酸化して形
成した酸化珪素膜で形成されている。眉間絶縁膜１１は
例えば３０００〜４０００［人］程度の膜厚で形成する
。

次に、前記マスク２８を除去すると共にマスク２３を除
去する。そして、第１６図に示すように、ベース引出用
電極７の表面に形成された層間絶縁膜１１で規定された
領域内において、マスク２３の一部及び絶縁膜５Ａを除
去し、エミッタ開口１２を形成する。

次に、第１７図に示すように、前記エミッタ開口１２内
の半導体領域９（グラフトベース領域の−部）の主面上
を含む基板全面に珪素膜１３Ａを形成する。珪素膜１３
Ａは、ＣＶＤ法で堆積させた多結晶珪素膜で形成し１例
えば１０００［人コ程度の膜厚で形成する。この珪素膜
１３Ａである多結晶珪素膜は抵抗値を低減する不純物が
導入されていない所謂ノンドープドポリシリコンで形成
する。

次に、前記珪素膜１３Ａの表面に薄い膜厚の酸化珪素膜
（図示しない）を形成する。酸化珪素膜は、例えば珪素
膜１３Ａの表面に熱酸化を施して形成し、３０〜５０［
人］程度の膜厚で形成する。この酸化珪素膜は不純物の
導入による重金属汚染の防止やダメージを低減するため
に形成する。

次に、前記珪素膜１３Ａの全面にｐ型不純物１４ｎを導
入する。Ｐ型不純物１４ｎは１例えば１０１４［ａｔｏ
ｗｓ／ａｌ”コ程度のＢを用い、２０［ＫｓＶ］程度の
エネルギのイオン打込法で導入する。

次に、第１８図に示すように、熱処理（例えば、９００
〜１０００［℃コ、１０〜２０［ｍ１ｎｌ）を施し、前
記珪素膜１３Ａに導入されたｐ型不純物１４ｎを半導体
領域９（エピタキシャル層３）の主面部に拡散し、真性
ペース領域として使用されるＰ型半導体領域１４を形成
する。すなわち、ｐ型半導体領域１４はドライブイン拡
散によって形成されている。

次に、前記珪素膜１３Ａの表面に薄い膜厚の酸化珪素膜
（図示しない）を形成する。酸化珪素膜は例えば珪素膜
１３Ａの表面に熱酸化を施して形成し。

１５０〜２５０［人コ程度の膜厚で形成する。この酸化
珪素膜は不純物の導入による重金属汚染の防止やダメー
ジを低減するために形成する。

次に、前記珪素膜１３Ａの全面にｎ型不純物１３ｎを導
入する。ｎ型不純物１３ｎは、例えば１０”［ａｔｏｗ
ｓ／ｍ”コ程度のＡｓを用い、７０〜９０［ＫｅＶ］程
度の低エネルギのイオン打込法で導入する。

このような条件で導入されるｎ型不純物１３ｎは前述の
ように珪素膜１３Ａの表面から約５００Ｃ人］程度の位
置に不純物濃度の最大値を形成する。

次に、第１９図に示すように、熱処理（例えば。

’９００〜１０００［’Ｃ］、　４０〜６０［：ｍ１ｎ
ｌ）を施し、前記珪素膜１３Ａに導入されたｎ型不純物
１３ｎを半導体領域１４の主面部に拡散し、エミッタ領
域として使用されるｎ°型半導体領域１５を形成する。

すなわち、ｎ型半導体領域１５はドライブイン拡散によ
って形成されている。

次に、前記珪素膜１３Ａ上の全面に珪素膜１３Ｂを堆積
する。珪素膜１３Ｂは前述のように例えばＣＶＤ法で堆
積させ、　１５００［人］程度の膜厚で形成する。

この珪素膜１３Ｂは、この後の工程例えば層間絶縁膜（
酸化珪素膜）１６のデンシファイ処理等で使用される熱
処理工程を利用し、珪素膜１３Ａに導入されたｎ型不純
物１３ｎを拡散することによって抵抗値を低減すること
ができる。珪素膜１３Ｂは、前述のように、珪素膜１３
Ａに熱処理を施し、ｎ型不純物１３ｎの導入によるダメ
ージを回復した後に珪素膜１３Ｂ上に堆積する。

また、前記珪素膜１３Ｂは、珪素膜１３Ａにｎ型不純物
１３ｎを導入後、このｎ型不純物１３ｎを拡散して半導
体領域１５を形成する工程の前に、珪素膜１３Ａ上に堆
積させてもよい。この場合は、珪素膜１３Ｂは、半導体
領域１５の形成と共に、珪素膜１３Ａに導入されたｎ型
不純物１３ｎが拡散されて抵抗値を低減することができ
る。

次に、第２０図に示すように、前記珪素膜１３Ａ及び１
３Ｂに所定のパターンニングを施すことによって、エミ
ッタ引出用電極１３を形成する。

このように、半導体領域（エミッタ領域）１５の主面に
エミッタ引出用電極（珪素膜）１３を接続する半導体集
積回路装置において、基板（半導体領域９）の主面に第
１層目の珪素膜１３Ａを堆積し、この第１層目の珪素膜
１３Ａにｎ型不純物１３ｎを導入し、この第１層目の珪
素膜１３Ａに導入されたｎ型不純物１３ｎを前記基板の
主面部に拡散して前記半導体領域１５を形成する工程を
備え、前記第１層目の珪素膜１３Ａにｎ型不純物１３ｎ
を導入した後、又は前記半導体領域１５を形成した後に
、前記第１層目の珪素膜１３Ａ上に第２層目の珪素膜１
３Ｂを堆積することにより、前記第１層目の珪素膜１３
Ａ中のｎ型不純物１３ｎの拡散距離（半導体領域９の主
面までの距離）を短縮し、第１層目の珪素膜１３Ａの結
晶成長状態が変化する前に、第１層目の珪素膜１３Ａに
導入されたｎ型不純物１３ｎを基板の主面部に拡散して
前記半導体領域１５を形成することができるので、第１
層目の珪素膜１３Ａの結晶成長状態にｎ型不純物１３ｎ
の拡散速度が依存することを低減し。

前記第４図に示すように基板の主面部のｎ型不純物１３
ｎの拡散距離のばらつきを低減することができる。した
がって、半導体領域１５のｐｎ接合深さのばらつきを低
減することができる。ｎ型不純物１３ｎとしてのＡｓは
Ｂ等のｐ型不純物に比べて固相エピタキシャル成長し易
いので、本発明は特にバイポーラトランジスタのエミッ
タ領域（半導体領域１５）とエミッタ引出用電極１３と
の接続部分に適用している。なお１本発明は、真性ベー
ス領域としてのｐ型半導体領域１４についても半導体領
域１５と同様な方法で形成しており、この部分において
も前述と同様な効果を得ることができる。

また、前述の方法で形成されたバイポーラトランジスタ
、つまり、前記エミッタ引出用型Ｖｉ（珪素膜）１３が
、抵抗値を低減するｎ型不純物１３ｎが導入された第１
層目の珪素膜１３Ａ、及び第１層目の珪素膜１３Ａの上
部に堆積させた、第１層目の珪素膜１３Ａに導入された
ｎ型不純物１３ｎが拡散された第２層目の珪素膜１３Ｂ
で構成され、前記エミッタ領域である半導体領域１５が
、前記第１層目の珪素膜１３Ａに導入されたｎ型不純物
１３ｎを前記基板の主面部に拡散して構成されることに
より、前述のように、前記半導体領域工５のｐｎ接合深
さのばらつきを低減し、半導体領域１５のｐｎ接合を浅
くすることができるので、エミッタ接地電流増幅率ｈ　
ｐｇの向上等、半導体集積回路装置の性能を向上するこ
とができる。

前記第２０図に示すエミッタ引出用電極１３を形成した
後に、エミッタ引出用電極１３上を含む基板全面に層間
絶縁膜１６を形成する。層間絶縁膜１６は例えばＣＶＤ
法で堆積させた酸化珪素膜を使用し、この酸化珪素膜に
はデンシファイ処理を施す。

次に、各動作領域上又は引出電極上の層間絶縁膜１６を
除去して接続孔１９を形成する。そして、前記第２図に
示すように、接続孔工９を通して所定の領域に接続する
ように配線２０を形成する。

次に１図示しないが、配線２０上を含む基板全面にパッ
シベーション膜を堆積することによって、本実施例の半
導体集積回路装置は完成する。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。

例えば、本発明は、バイポーラトランジスタのエミッタ
領域とエミッタ引出用電極との接続部分だけでなく、ベ
ース領域とベース引出用電極との接続部分にも適用する
ことができる。

また、本発明は、５ＥＰＴで構成されたバイポーラトラ
ンジスタだけでなく　、　Ｓ　Ｓ　Ｔ（Ｓｕｐｅｒ−≦
−ｅｌｆ−ａｌｉｇｎｅｄ　Ｔｅｃｈｎｏｌｏｇｙ）で
構成されるバイポーラトランジスタに適用することがで
きる。

また１本発明は、バイポーラトランジスタだけでなく、
ＭＩＳＦＥＴのソース領域やドレイン領域に珪素膜を接
続する半導体集積回路装置に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

半導体領域に珪素膜を接続する半導体集積同装置におい
て、不純物の拡散速度が珪素膜の結晶成長状態に依存す
ることを低減し、半導体領域の接合深さのばらつきを低
減することができる。

また、前記半導体集積回路装置において、前記半導体領
域の接合を浅くすることができるので。

性能を向上することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例であるバイポーラトランジ
スタの構成を示す部分拡大断面図、第２図は、前記バイ
ポーラトランジスタの要部断面図。 第３図は、従来構造のバイポーラトランジスタの要部の
不純物濃度分布図。 第４図は、本発明のバイポーラトランジスタの要部の不
純物濃度分布図、 第５図乃至第２０図は、前記パイボーラトランジスタを
各製造工程毎に示す要部断面図である。 図中、７・・・ベース引出用電極５８・・・ベース開口
、９、１４．１５・・・半導体領域、１２・・・エミッ
タ開口、１３・・・エミッタ引出用電極、１３Ａ、１３
Ｂ・・・珪素膜、１３ｎ、１４ｎ・・・不純物である。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面部に形成された半導体領域の主面
   に珪素膜を接続する半導体集積回路装置において、前記
   珪素膜が、抵抗値を低減する不純物が導入された第１層
   目の珪素膜、及び第１層目の珪素膜の上部に堆積させた
   、第１層目の珪素膜に導入された不純物が拡散された第
   ２層目の珪素膜で構成され、前記半導体領域が、前記第
   １層目の珪素膜に導入された不純物を前記半導体基板の
   主面部に拡散して構成されていることを特徴とする半導
   体集積回路装置。 ２、前記半導体領域はバイポーラトランジスタのエミッ
   タ領域、前記珪素膜はエミッタ引出用電極であることを
   特徴とする特許請求の範囲第１項に記載の半導体集積回
   路装置。 ３、前記珪素膜は多結晶珪素膜又は単結晶珪素膜である
   ことを特徴とする特許請求の範囲第１項又は第２項に記
   載の半導体集積回路装置。 ４、半導体基板の主面部に形成された半導体領域の主面
   に珪素膜を接続する半導体集積回路装置の製造方法にお
   いて、前記半導体基板の主面に第１層目の珪素膜を堆積
   する工程と、該第１層目の珪素膜に前記半導体領域を形
   成する不純物を導入する工程と、該第１層目の珪素膜に
   導入された不純物を前記半導体基板の主面部に拡散して
   前記半導体領域を形成する工程とを備え、前記第１層目
   の珪素膜に不純物を導入する工程の後、又は前記第１層
   目の珪素膜に導入された不純物で半導体領域を形成する
   工程の後に、前記第１層目の珪素膜上に第２層目の珪素
   膜を堆積する工程を備えたことを特徴とする半導体集積
   回路装置の製造方法。 ５、前記第１層目の珪素膜に不純物を導入する工程はイ
   オン打込法で行うことを特徴とする特許請求の範囲第４
   項に記載の半導体集積回路装置の製造方法。