JPH02250626A

JPH02250626A - Ｇｔｏサイリスタアーム

Info

Publication number: JPH02250626A
Application number: JP6858789A
Authority: JP
Inventors: Shigenori Kinoshita; 木下　繁則
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1989-03-20
Filing date: 1989-03-20
Publication date: 1990-10-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ＧＴＯサイリスタを複数個直列接続してなる
ＧＴＯサイリスタアームに関する。

（従来の技術）第３図は、複数のＧＴＯサイリスタを直列接続した従来
のＧＴＯサイリスタアームの一例である。

なお、この例では説明を簡単にするため、ＧＴＯサイリ
スタ（以下、場合により単にＧＴＯという）の数を３個
としている。

同図のＧＴＯサイリスタスタック１００において、１１
〜１３はＧＴＯ１２１〜２３は分圧抵抗、３１〜３３は
スナバ回路、３１１，３２１，３３１はスナバコンデン
サ、３１２゜３２２．３３２はスナバダイオード、　３
１３，３２３，３３３はスナバ抵抗である。また、４１
はアームリアクトル、４２は抵抗、４３はダイオードを
それぞれ示している。

ここで、スナバ回路３１〜３３はＧＴＯがターンオフす
る時にＧＴＯに過電圧が発生するのを防止し、また、分
圧抵抗２１〜２３は静的電圧分担を均一にするためのも
のである。更に、アームリアクトル４１はＧＴＯがター
ンオンする時のｄ　ｉ／ｄ　ｔを抑制するために必要で
あり、また、抵抗４２及びダイオード４３の直列回路は
ＧＴＯがターンオフする際にアームリアクトル４１に蓄
積されたエネルギーを吸収するためのものである。

次に、第４図はスナバ回路を含めたＧＴＯの基本回路を
、また第５図はＧＴＯのターンオフ時の基本動作をそれ
ぞれ示している。なお、第４図では第３図におけるＧＴ
ＯＩＩ及びこれに対応するスナバ回路３１を示している
が、以下に述べる基本動作は、他のＧ　Ｔ　０１２，１
３及びこれらに対応するスナバ回路３２，３３について
も同一である。

すなわち、第５図の時刻ｔ１において、ＧＴｏｌｌのオ
フ動作が開始され、そのゲートに逆方向の電流ｉｇが供
給されてこの電流ｉｇは以後増加していく。そして、Ｇ
Ｔｏｌｌによって決まった時間（ターンオフ時間）経過
後の時刻ｔ２においてＧＴｏｌｌはオフし、電流ｉ丁は
零になる。しかしながら、電流１ｒが零になっても回路
に流れていた電流は急には零になれず、電流ｉｓとして
スナバ回路３１に転流し、スナバダイオード３１２を介
してスナバコンデンサ３１１を充電する。

第５図の時刻ｔ、において、スナバコンデンサ３１１の
電圧（図ではＧＴＯＩＩのアノード−カソード間電圧ｖ
Ａｋとして示しである）が電源（図示せず）の電圧ｖｄ
に達すると電流ｉｓは減少し始め、時刻ｔ、で零となる
。この間、スナバコンデンサ３１１は電圧Ｖ　ｏ　ｐま
で充電される。

ここで、スナバコンデンサ３１１の電圧のはね上がり分
（ΔＶ（＋）は次のようになる。

Ｃ３：スナバコンデンサの容量（ｐＦ）ＬＩＤ：主回路
配線のもっているインダクタンス（ｐＨ］■Ｔ：ＧＴＯ
の遮断電流（Ａ）である。

ところで、ＧＴＯを直列接続する場合、通常のサイリス
タ（ＳＣＲ）と同様にターンオン・ターンオフ時に各素
子に印加される電圧を均等にする必要がある。ここで、
第３図における直列接続されたＧＴＯＩＩ〜１３のター
ンオフ時の各電流ｉｇ工〜ｉ６．１丁１〜ｉＴ３．ｉｓ
ユ〜ｉｓ３及びＧＴＯ１１〜１３の分担電圧ＶＴ□〜Ｖ
Ｔ３を第６図に示す。

ターンオフ時にＧＴＯＩＩ〜１３に加わる電圧を均等に
するには、各ＧＴＯＩＩ〜１３のターンオフ時間が全て
同じであればよいが、このターンオフ時間は各素子の特
性によって実際上ばらついている。

例えば、第６図に示すように時刻ｔ１で３個のＧＴｏｌ
ｌ〜１３を同時に消弧し始めても、ＧＴＯｌｌは時刻ｔ
、、で、ＧＴＯ１２はｔ、２で、また、ＧＴＯ１３はｔ
２３でオフする。このような直列接続の場合、一番早く
オフしたＧＴＯＩＩの分担電圧ｖＴ□が最も高く、一番
最後にオフしたＧ　Ｔ　０１３の分担電圧Ｖ７、が最も
低くなる。この分担電圧差ΔＶＴは次のようになる。

ｓなお、Δを−よ直列接続されたＧＴＯのターンオフ時間
差の最大値である。

ここで、ΔｖＴがあまりに大きくなると早くオフしたＧ
ＴＯの分担電圧が大きくなり、電圧責務やターンオフ損
失が増大するので、このΔＶＴはある許容値内にする必
要がある。６７丁を許容値内に抑えるには、ターンオフ
時間差Δｔｍを許容値内に確保することが必要になり、
換言すればスナバコンデンサの容量を大きくする必要が
ある。

ちなみに、４５００（Ｖ）、　３０００（Ａ）級の大容
量ＧＴＯでは、ターンオフ時間（ｔｇｑ）は２０〜３０
［μｓ〕程度である。上記（２）式から、Ｉ　Ｔ＝　３
０００（Ａ　）、Ｃｓ　＝６〔μＦ〕トすると、Δｔｍ
＝１〔μｓ〕でΔＶＴ＝５００（Ｖ）となる。従ッテ、
Ａ　ｔ　ｒａ＝　２　（ｕｓ　）　テはΔｖＴ＝１００
０（Ｖ）となる。

（発明が解決しようとする課題）以上のことから、ＧＴＯを直列接続してアームを構成す
る場合、ＧＴＯの直列数に関係なくターンオフ時間のば
らつきを１〔μｓ〕程度にすることが、スナバコンデン
サの電圧責務等の点から必要となる。ここで、ＧＴＯの
直列数が数個の場合には。

上記ばらつきを１〔μｓ〕程度に管理することは可能で
あるが、直列数が多い場合、前述した如＜２０〜３０〔
μｓ〕程度の範囲にある大容量ＧＴＯのターンオフ時間
のばらつきを全て１〔μｓ〕以内の範囲内で管理するこ
とは実用上困難である。

このため、従来ではＧＴＯの直列数を数個程度にするの
が実用的な限界であり、それ以上の場合には素子を特別
に選別する等の対処が必要で素子価格が高くなったり、
場合によっては多数の直列接続が困難になる等の問題が
あった。これに対し。

スナバコンデンサの容量を大きくしてＧＴＯ直列接続可
能数を増大させることも考えられるが、スナバ抵抗に発
生する損失が増大するため、実際にはコンデンサ容量の
増大にも限界があった。

すなわち、ＧＴＯを複数直列接続してアームを構成する
各種の電力変換器においては、高耐圧化。

低価格化が要請されているにも拘らず、これに応え得る
ものは未だに提供されていない現状である。

本発明は上記問題点を解決するためになされたもので、
その目的とするところは、ＧＴＯの選別やコンデンサ容
量の増大等の手段によることなく低コストにて複数のＧ
ＴＯの直列接続を可能にしたＧＴＯサイリスタアームを
提供することにある。

（課題を解決するための手段）従来では、アームを構成するＧＴＯには個々にスナバ回
路のみを接続する方式であるため、アーム内のＧＴＯの
電圧差はアーム内の全ＧＴＯのターンオフ時間の差で決
まってしまう。そこで本発明では、アームを複数のユニ
ットブロックに分割して各ブロック毎に電圧クランプ回
路をそれぞれ接続すると共に、各ブロック内のＧＴＯの
ターンオフ時間のばらつきは従来と同様に管理し、ブロ
ック間のターンオフ時間のばらつきの管理は行わないか
、またはアーム内における各ＧＴＯ間の管理より緩める
こととした。

（作用）本発明によれば、各ユニットブロック毎ではターンオフ
時間が異なるため、早くオフするブロックと遅くオフす
るブロックとが生ずる。この場合早くオフしたブロック
では、他にまだオフしていないブロックがあるために電
流を流し続ける必要があるが、この電流は早くオフした
ブロックに並列に接続されている電圧クランプ回路に流
れる。

電圧クランプ回路は、上記電流が流れても電圧をほぼ一
定に保つように構成されているため、早くオフしたブロ
ックの両端電圧は前記電圧クランプ回路の電圧にクラン
プされる。この結果、このブロック内のＧＴＯはこのク
ランプ電圧を規定のばらつき内で分担する。

（実施例）以下、図に沿って本発明の一実施例を説明する。

第１図はこの実施例の構成を示すもので、同図において
１０１〜１０３は直列接続されたユニットブロックであ
る。これらのユニットブロック１０１〜１０３は第３図
におけるＧＴＯサイリスタスタック１００と全て同一の
構成であり、それぞれ直列接続された複数のＧＴＯと１
分圧抵抗と、スナバ回路とによって構成されている。な
お、この実施例ではブロック数が３個となっているが、
この個数は何ら限定的なものではない。

これらのユニットブロック１０１〜１０３には、電圧ク
ランプ回路２０１〜２０３がそれぞれ並列に接続されて
いる。これらの電圧クランプ回路２０１〜２０３の構成
は何れも同一であり、その−例を電圧クランプ回路２０
１について説明すると、ダイオード２１２と、これに直
列接続されたコンデンサ２１１と、前記ダイオード２１
２に並列接続された抵抗２１３とからなっている。なお
、他の電圧クランプ回路２０２，２０３において、２２
２，２３２はダイオード、２２１，２３１はコンデンサ
、２２３，２３３は抵抗を示す。ここで、抵抗２１３゜
２２３．２３３はコンデンサ２１１，２２１，２３１の
放電抵抗であるが、ユニットブロック１０１〜１０３が
オン期間中でもコンデンサ２１１，２２１，２３１の電
圧をほぼ一定に保つように、その抵抗値はユニットブロ
ック１０１〜１０３内のスナバ抵抗（第３図におけるス
ナバ抵抗（放電抵抗）３１３，３２３，３３３）の抵抗
値よりも十分に大きく設定されている。

また、各ブロック１０１〜１０３内の複数のＧＴＯは、
ターンオフ時に、ターンオフ時間のばらつきに起因して
早くターンオフした素子に許容値以上の過電圧が発生し
ないように、同一ブロック内ではターンオフ時間のばら
つきが規定値以内に収まるように配慮されている。一方
、各ブロック１０１〜１０３毎のＧＴＯのターンオフ時
間のばらつきは、各ブロック１０１〜１０３の電圧クラ
ンプ回路２０１〜２０３によるクランプ電圧差に対応し
た値となる。このばらつきは、ブロック１０１〜１０３
内の各ＧＴＯ間のばらつきよりも数倍まで大きく許容さ
れている。

次に、このＧＴＯサイリスタアームのオフ時の動作を第
２図を参照しつつ説明する。すなわち、同図において時
刻ｔ、でオフ動作を開始すると、ブロック１０１は時刻
ｔ□でオフ動作に入り、ブロック電圧は上昇していく。

また、ブロック１０２は時刻ｔ２で、ブロック１０３は
時刻ｔ□で各々オフ動作に入り、ブロック電圧が上昇し
ていく。これらの時刻ｔユｌ　ｔｌｌ　ｔ、は各ブロッ
ク１０１〜１０３内のＧＴＯのターンオフ時間のばらつ
きにより同一とはならず、図ではブロック１０１が最も
早く、次いでブロック１０２．１０３の順でオフ動作に
入るものと仮定している。

ブロック１０１はオフ動作に入ってからその電圧が上昇
していき１時刻ｔ１□でコンデンサ２１１の電圧Ｖｔに
達するので、ブロック１０１の電圧はこの電圧ＶＬにク
ランプされる。ブロック１０１に流れていた電流工は時
刻ｔ１１以後、電流ｉｏとして電圧クランプ回路２０１
に転流する。同様にして、ブロック１０２は時刻ｔｚｚ
でクランプ電圧ＶＬに達する。

また、ブロック１０３は図示するように時刻ｔ、でオフ
動作に入り、ブロック電圧が上昇していくが、時刻ｔ４
になるとブロック１０１〜１０３の電圧の合成値が電源
電圧に達するため、電流ｉｃが以後減少していき、時刻
ｔ５において零となるものである。

（発明の効果）以上のように本発明によれば、直列接続される複数のＧ
ＴＯを−ユニットブロックとし、このユニットブロック
を複数直列に接続すると共に各ユニットブロックに電圧
クランプ回路を並列に接続したため、ブロック内のＧＴ
Ｏのターンオフ時間のばらつきは従来と同じばらつき管
理を必要とするが、ブロック間ではターンオフ時間のば
らつきを大きく許容することができる。

すなわち、ターンオフ時間が大きくばらついても、ター
ンオフ時間を複数組にグループ分けし。

ターンオフ時間のグループ毎にユニットブロックを構成
することができる。この結果、ＧＴＯを特別に選抜する
必要がなく使用歩留まりが大幅に向上すると共に、コン
デンサの容量増大等を要しないため、コストを大幅に低
下させることができる。

また、従来ではＧＴＯのターンオフ時間のばらつきから
その直列接続数に限界があったが、本発明では多数のＧ
ＴＯを自由に直列接続できるため。

高圧化が要請される各種の電力変換器を容易に実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はター
ンオフ時の動作を示す波形図、第３図は従来技術を示す
回路図、第４図はＧＴＯの基本回路図、第５図は第４図
におけるターンオフ時の動作を示す波形図、第６図は第
３図におけるターンオフ時の動作を示す波形図である。ｔＨ６図１０１〜１０３・・・ユニットブロック２０１〜２０３
・・・電圧クランプ回路２１１．２２１，２３１・・・
コンデンサ２１２．２２２，２３２・・・ダイオード２
１３．２２３，２３３・・・抵抗

Claims

【特許請求の範囲】

スナバ回路がそれぞれ接続された複数のＧＴＯサイリス
タを直列に接続してユニットブロックを構成し、このユ
ニットブロックを複数直列に接続すると共に、各ユニッ
トブロックに、前記ＧＴＯサイリスタのターンオフ時に
前記ユニットブロックの両端電圧を許容値以内にクラン
プする電圧クランプ回路をそれぞれ並列に接続したこと
を特徴とするＧＴＯサイリスタアーム。