JPH02251197A - 高密度プリント回路板の製造方法 - Google Patents

高密度プリント回路板の製造方法

Info

Publication number
JPH02251197A
JPH02251197A JP7267689A JP7267689A JPH02251197A JP H02251197 A JPH02251197 A JP H02251197A JP 7267689 A JP7267689 A JP 7267689A JP 7267689 A JP7267689 A JP 7267689A JP H02251197 A JPH02251197 A JP H02251197A
Authority
JP
Japan
Prior art keywords
electroless copper
copper plating
circuit pattern
laminate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267689A
Other languages
English (en)
Inventor
Shigeru Kubota
繁 久保田
Sachiko Tanaka
祥子 田中
Norimoto Moriwaki
森脇 紀元
Hitoshi Arai
等 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7267689A priority Critical patent/JPH02251197A/ja
Publication of JPH02251197A publication Critical patent/JPH02251197A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明(第1発明と第2発明)は、高密度プリント回
路板の製造方法、特にスルーポールの内面のみに選択的
にめっきを行なう工程を有する同回路板の製造方法に関
するものである。
〔従来の技術〕
多層基板のスルーホールの内面に銅めっきを施す場合、
従来は、孔あけした銅張積層板にめつき核処理を施し、
無電解銅めっきを薄く施して電気的な導通を得た後、電
気めっきによって所望の厚さのめっきを行なう方法がと
られてきた。
この方法では、実装密度が増すに伴いスルーホール径が
小さくなり、また積層数が増して板厚が厚くなると、電
気めっきの厚さが、スルーホールの開口部付近で厚く、
奥になるにつれて薄くなるという問題があった。しかし
、この聞届は無電解銅めっきの採用によって解決できた
ところが、この無電解銅めっきによれば、スルーホール
内面に析出した分と同じ厚さの銅が表面にも析出するた
め、回路パターン形成のためのエツチング量が増えて、
エツチングに時間を要するだけでなく、サイドエツチン
グやアンダーカットによってパターン粒度が低下するこ
とがあった。このため、無電解銅めっきは、高密度プリ
ント回路板の製造には不向であった。
そこで、こうした問題を解決するために、いくつかの提
案がなされている。
たとえば、特開昭48−8063号公報には、スルーホ
ールをあけてからパターンエツチングを行ない、その後
めっき核処理を施し、ついて耐めっきソルダーレジスト
を塗布して無電解めっきを行なう方法が提案されている
また、特開昭48−8062号公報には、孔あけした銅
張積層板に、めっき核処理を施してからパターンエツチ
ングを行ない、ついて耐めっきソルダーレジストを塗布
した後、無電解銅めっきを行なう方法が提案されている
さらに、特開昭61−70790号公報には、孔あけし
た銅張積層板に、めっき核処理を施し、無電解銅めっき
をスルーホール内の所望厚さよりも薄く施し、パターン
エツチングを行ない、耐めっきソルダーレジストを塗布
した後、少なくともスルーホールの内面を所望厚さまで
無電解めっきする方法が提案されている。
〔発明が解決しようとする課題〕
しかし、これらの提案にも次のような問題がある。
すなわち、特開昭48−8063号公報の方法では、銅
配線パターンの精度は高くなるが、基材表面にめっき核
金属粒子が残留するため、マイグレーションを生じて回
路パターン間の絶縁性が低下する。
また、特開昭48−8062号公報の方法ては、種々の
処理工程においてめっき核が脱離したり、その機能が低
下することがある。
さらに、特開昭48−8062号公報や特開昭61−7
0790号公報の方法では、ソルダーレジストはインク
として供給されるため、必要部分に無電解銅めっきを行
なうときのマスキングは、スクリーン印刷で行なわれる
。ところが、このスクリーン印刷の精度には限界がある
。このため、この方法では、小径スルーポールやビン間
配線数の増加には対応しきれず、高密度プリント回路板
の作製は困難である。
また、ツルターレジストとして感光性を持つレジストを
使用することも可能であるが、レジストの耐めっき液性
が劣ることや、銅とレジストの界面にめっき液が浸入し
、配線の腐食などを引き起こすため、信頼性の高いプリ
ント回路板が得られない。
この発明(第1発明と第2発明)は、このような従来の
問題点に着目してなされたもので、無電解銅めっき時の
レジストと銅配線(回路パターン)の密着性を高めるこ
とができ、したがって、小径のスルーホールや高密度の
ピン間配線を有する高密度プリント回路板を信頼性よく
製造することができる同回路板の製造方法を提供するこ
とを目的とする。
〔課題を解決するだめの手段〕
第1発明に係る高密度プリント回路板の製造方法は、次
の9工程を備えたものである。各工程を、それらを模式
的に示した第1図〜第9図によって説明する。
(1)内層加工を行なった銅張積層板1に、第1図のよ
うに、スルーホール2をあける工程。
(2)スルーホール2をあけた銅張積層板】に、無電解
銅めっきのための活性化処理を施す工程、すなわち、同
積層板1に脱脂、酸化膜除去、粗化などの処理を行なっ
た後、第2図のように、めっき核3(通常パラジウム)
を付与する工程。
(3)活性化処理をしだ銅張積層板lの表面に、所定の
厚さより薄く(通常1〜5μm程度)無電解銅めっきを
施して、第3図のように、第1の無電解鋼めっき層4を
形成する工程。
(4)薄い無電解銅めっき層4の表面に、エツチング(
テンティング法またははんだはがし法など)により、第
4図のように、回路パターン5を形成する工程。
(5)回路パターン5の表面に、化学酸化により、第5
図のように、酸化膜6を形成する工程。
(6)酸または無電解銅めっき液を用いた化学処理によ
り回路パターン5の表面に形成された酸化膜を、第6図
のように、溶解除去する工程。
(7)回路パターン5の上から銅張積層板1に、第7図
のように、無電解銅めっき液に耐性のあるホトレジスト
7を装着する工程。
(8)写真製版技術を用いてホトレジスト7を露光し、
続いて現像し、第8図のように、レジストパターン8を
形成する工程。
(9)少なくともスルーホール2の内面に、第9図のよ
うに、無電解銅めつきを行なって、第1の無電解銅めつ
き層4の上に第2の無電解銅めっき層9(信頼性の観点
から15μm以上)を形成し、両層4,9で所定の厚さ
の無電解銅めっき層10を形成する工程。
なお、(7)〜(9)の工程で使用した無電解銅めっき
時のマスキングのためのホトレジスト7は、ソルダーマ
スクとして使用される。上記ホトレジスト7は、無電解
銅めっき液に耐性を有することが必要である。
第1発明で最も重要な工程は(5)〜(7)の工程であ
る。
すなわち、無電解銅めっき液に耐性のあるホトレジスト
7を装着する場合、回路パターン5とホトレジストアと
の密着性を向上させるために回路パターン5の表面改質
を行なう一連の工程である。ここにいう表面改質は、回
路パターン(銅配線)5の表面のみを化学的に酸化処理
して粗化したのち、酸または無電解銅めっき液を用いた
化学処理で酸化銅のみを選択的に溶解除去することによ
って行なわれる。
化学酸化に使用する薬品としては、次亜塩素酸ナトリウ
ム、水酸化ナトリウム、リン酸ナトリウム等からなるも
の、酢酸銅、硫酸銅、硫化バリウム、塩化アンモニウム
からなるものなど、ど般的に黒化処理試薬として知られ
ているものを挙げることができる。
酸化膜を溶解除去する処理液としては、硫酸。
塩酸、硝酸、クロム酸、ギ酸、酢酸などを挙げることが
できるが、硫酸、塩酸、硝酸などが特に好ましい。これ
らの酸は0.5〜20容量%の水溶液として使用される
。その他の処理液としては、無電解銅めつき液を使用す
ることができる。
無電解銅めっき液はどのようなものでもよいが(9)の
工程で用いる無電解銅めっき液を用いるのが好ましい。
ただし、このときに用いる無電解銅めっきの液温は、(
9)の工程で行なう無電解銅めっきの液温まり20〜3
0℃低く設定しておくのが好ましい。(9)の工程と同
じ液温に設定すると、酸化銅の溶解効率は上昇するが、
不必要な部分が無電解銅めっきされ、配線の信頼性が低
下する場合がある。20〜30℃低く設定すると、この
ような問題は起こらず、酸化銅の溶解を効果的に行なう
ことができる。
第2発明に係る高密度プリント回路板の製造方法は、次
の8工程を備えたものである。各工程を、それらを模式
的に示した第10〜17図によって説明する。
(1)内層加工を行なった銅張積層板11に、第10図
のように、スルーホール12をあける工程。
(2)スルーホール12をあけた銅張積層板11に、無
電解銅めっきのための活性化処理を施す工程、すなわち
、同積層板11に脱脂、酸化膜除去、粗化などの処理を
行なりだ後、第11図のように、めっき核13(通常パ
ラジウム)を付与する工程。
(3)活性化処理をしだ銅張積層板11の表面に、所定
の厚さより薄く(通常1〜5μm程度)無電解銅めっき
を施して、第13図のように、第1の無電解銅めっき層
14を形成する工程。
(4)この銅張積層板11の表面に樹脂層との密着性に
優れた銅以外の金属層15を、第13図のように、形成
する工程。
(5)この銅積層板11の表面に、エツチング(テンテ
ィング法またははんだはがし法など)により、第14図
のように、回路パターン16を形成する工程。
(6)回路パターン16の上から銅張積層板11に、第
15図のように、無電解銅め、・つき液に耐性のあるホ
トレジスト17を装着する工程。
(7)写真製版技術を用いてホトレジスト17を露光し
、続いて現像し、第16図のように、レジストパターン
18を形成する工程。
(8)少なくともスルーホール2の内面に、第17図の
ように、無電解銅めっきを行なって、金属層15の上に
第2の無電解銅めっき層19(信頼性の観点から15μ
m以上)を形成し、3層14,15.19で所定の厚さ
の無電解銅めっき層20を形成する工程。
なお、(6)〜(8)の工程で使用した無電解銅めっき
時のマスキングのためのホトレジスト17はソルタ゛−
マスクとして使用される。
第2発明で使用する上記ホトレジスト17は、無電解銅
めっき液に耐性を有することが必要である。通常知られ
ているエツチングのためのドライフィルムレジストやソ
ルダーマスク用ホトレジスト等はアルカリ耐性か不十分
であり、この発明における使用は困難である。
第2発明で最も重要な工程は(4)〜(6)の工程であ
る。
すなわち、無電解銅めっき液に耐性のあるホトレジスト
17を装着する場合、回路パターンとレジストとの密着
性を向上させるために回路パターンの表面改質を行なう
一連の工程である。ここにいう表面改質は、回路パター
ン(銅配線)の表面に樹脂層15との密着性に優れた銅
以外の金属層を形成することによって行なわれる。この
金属層15の形成は、クロメート処理と呼ばれるクロム
めっきやコバルト・モリブデンめっき等のめつき法によ
るのが好適である。
〔作用〕
第1発明においては、回路パターン5の表面の粗化を行
なうので、ホトレジスト7と回路パターン5との密着性
が向上し、無電解銅めっき時に、ホトレジスト7と回路
パターン5の界面(接合面)にめっき液が浸入せず、信
頼性よく無電解銅めっきを行なうことがてきる。
第2発明においては、回路パターンの表面に樹脂層との
密着性に優ねた金属層15を形成するので、ホトレジス
ト17と回路パターン16の密着性が向上し、無電解銅
めっき時に、ホトレジスト17と回路パターン16の界
面にめっき液が浸入しない。このため、必要部分だけに
選択的に無電解銅めっきを精度よく行なうことができる
〔実施例〕
以下に、この発明の詳細な説明′1−る。
実施例1〜3は第1発明の実施例であり、比較例1〜4
は実施例1〜3との比較のために示したものである。実
施例4.5は第2実施例であり、比較例5,6は実施例
4,5との比較のために示したものである。
(実施例1) (1)ビスフェノール型エポキシアクリレートの合成 エピコート828(油化シェル社製、エポキシ当量19
0)570g (3当量)およびアクリル酸201g(
2,8モル)を1flのフラスコに入れ、重合禁止剤と
してメトキシフェノール0.77g (0,1重量%)
、ベンジルジメチルアミン3.9g(0,5重h1%)
を加えて、90℃で6時間反応させた。その後、常法に
より酸価を測定し、その値が1以下になったときに終点
とした。
(2)感光性エレメントの作製 まず、下記組成の感光性樹脂組成物の溶液を調整した。
上記(1)で合成したビスフェノール型エポキシアクリ
レート  ・・・・・・   30部ペンタエリスルト
ールトリアクリレート20部 メタクリル酸メチル・アクリル酸メチル・スチレン(重
量比70:10:20共重合物、分子量約10万)  
  ・・・・・・   45部ベンゾフェノン    
 ・・・・・・  4.8部ミヒラーケトン     
・・・・・・  0.2部P−メトキシフェノール ・
・・・−,0,2部メチルエチルケトン   ・・・・
・・   50部ついで、得られた溶液を厚さ25μm
のポリエチレンテレフタレートフィルム上に塗布し、室
温で20分間、70℃で10分間、100℃で5分間乾
燥し、感光性樹脂組成物の層の厚さが約70μmの感光
性エレメントを得た。
(3)プリント回路板の作製 基板の厚さ1.6111111.銅箔の厚さ18μmの
ガラスエポキシ銅張積層板に、スルーホールおよび部品
孔を形成した。ついで、無電解めっき用の触媒処理を行
なったのち、無電解銅めっき浴(pH12,5,60℃
)に基板を1時間浸漬し2μmの銅膜を全面に施した。
得られた基板にエツチングレジストを施し、その表面に
回路パターンを形成した。
この基板を下記の組成からなる化学酸化処理液に90℃
で2分間浸漬し、回路パターン上に酸化膜を形成した。
次亜塩素酸ナトリウム    31 g/It水酸化ナ
トリウム      15g/、Qリン酸ナトリウム 
     12g/fiついで、酸化膜を形成した基板
を、5容量%濃度の硫酸に室温で2分間浸漬し、表面に
形成された黒い酸化膜を除去し、十分に水洗し80℃で
30分間乾燥を行なった。
この基板上に」−記(2)で得た感光性エレメントを真
空ラミネートし、露光、80℃で10分アニールを行な
ったのち、1,1.1−トリクロロエタンを用いてスプ
レー現像を行なった。
現像後、80℃で5分の乾燥、紫外線照射(2,5J/
cm2)、150℃で30分の加熱を行ない、基板に保
護膜を形成した。
つぎに、無電解銅めっき浴(pH12,0゜60℃)に
基板を16時間浸消し、スルーホールおよび部品孔に厚
さ約30μmの銅めっきを施した。めっき後、十分水洗
し、80℃で10分乾燥し、さらに、130゛Cで12
0分間加熱処理を行なった。
この−=一連の無電解めっき処理の間、保護膜の劣化、
ふくれ、剥離は起こらず、めっき液のレジストと回路パ
ターン間への浸入も発生しなかった。
また、以上の工程を経て作製したプリント回路板のスル
ーホールには、良好なめつきが施されており、外観およ
び半田試験(260℃、10秒、5サイクル以−ヒ)に
おいても問題の発生はなかった。
(実施例2) 実施例1における酸化膜の除去に無電解銅めっき液を使
用した。すなわち、回路パターン上に酸化膜を形成した
基板を、pH12,5,40℃に調整された無電解銅め
っき液に、5分間十分に振動させながら浸漬して上記酸
化膜を除去し、十分に水洗し、80℃で30分間乾燥し
た。
その他の工程は実施例1に準じて実施してプリント回路
板を作製した。作用効果は実施例1のそれと同様であっ
た。
(実施例3) 実施例1.2におけるめっきレジストとして、フォテッ
クSR,−3000(日立化成■製)を使用し、実施例
1,2の手順でプリント回路板を作製した。
めっき後、プリント回路板を詳細に検査したが、レジス
トの剥離、レジストと回路パターン間へのめっき液の浸
入は発生しなかった。この回路板の半田試験を行なフた
か問題は発生しなかった。
(比較例1) 実施例1.2における酸化膜の除去工程を省略してレジ
ストをラミネートし、実施例1と同じ要領で無電解銅め
っきを行なって基板を作製した。
この方法では、無電解銅めっき液がレジストと回路パタ
ーンの接合面に浸入し、回路パターンの変色が認められ
た。
(比較例2) 実施例1.2において行なった化学酸化による回路パタ
ーン表面の粗化の代りに、機械研摩による回路パターン
表面の粗化を行なフて実施例1と同じ要領で基板を作製
した。
この方法では、微細な回路パターンの一部に、基板から
のはがれが認められた。
(比較例3) 実施例1,2における化学酸化による回路パターン表面
の粗化を行なう前の、無電解銅めっきを形成した基板(
第4図の基板)にレジストをラミネートし、実施例1,
2と同様に無電解銅めっきを行なって基板を作製した。
この方法では、レジストと回路パターンの接合面にめっ
き液が浸入し、半田耐熱性試験のセロテープ剥離で、回
路パターン−トのレジストにはがれが発生した。
(比較例4) 実施例2における回路パターンの上に酸化膜を形成した
のち、ただちにレジストをラミネートし、実施例2と同
様に無電解銅めっきを行なって基板を作製した。
この方法では、無電解銅めっき液がレジストと回路パタ
ーンの接合面に浸入し、回路パターンの変色が認められ
た。
(実施例4) (1)ビスフェノール型エポキシアクリレートの合成 実施例1と同様に合成した。
(2)感光性エレメントの作製 実施例1と同様に作製した。
(3)プリント回路板の作製 基板の厚さ1.6mm、銅箔の厚さ18μmのガラスエ
ポキシ銅張積層板に、スルーホールおよび部品孔を形成
した。ついで、無電解めっき用の触媒処理を行なったの
ち、無電解銅めつき浴(pH12,5,60℃)に基板
を1時間浸漬し、約2μmの銅膜を全面に施した。
この基板の全面に、下記の組成からなるクロムめっき浴
を用いて、電流密度50A/dm2でクロムめっきを約
1μm程度行なフだ。
無水クロム酸      250 g/l硫酸    
      2. 5g/Itついで、十分な水洗を行
ない、エツチングレジストを施して常法により回路パタ
ーンを形成した。
この基板上に上記(2)で得た感光性エレメントを、真
空ラミネータを用いて積層した。積層後、ネガマスクを
用いて露光し、次いて80℃て10分間加熱したのち、
1,1.1−トリクロロエタンを用いてスプレー現像を
行なった(20℃、80秒間)。現像後、80℃で5分
間乾燥し、高圧水銀灯(sow/cm)を用いて2.5
J/cm2照射した。その後、150℃で30分間加熱
処理を行ない保護膜を形成した。
つぎに、無電解銅めっき浴(pH12,0,60℃)に
基板を12時間浸漬し、厚さ約20μmの銅めっきをス
ルーホールおよび部品孔に施した。無電解めっき処理後
、充分水洗を行なったのち、80℃で10分間乾燥し、
さらに130℃で60分間加熱処理を行なった。
この一連の無電解めっき処理の間、保護膜の劣化、ふく
れ、剥離は起こらず、充分な耐性を示した。また、以上
の工程を経て作製したプリント回路板のスルーホールに
は、良好なめっきが施されていた。半田耐熱試験として
255〜265℃の半田浴て10秒間浸漬したが、めっ
き膜の剥離は発生しなかフた。
(実施例5) 実施例4におけるめっきレジストとして、フォテックS
R,−3000(Fl立化成■製)を使用し、実施例4
の手順でプリント回路板を作製した。
めつき後、プリント回路板を詳細に検査したが、レジス
トの剥離、レジストと回路パターン間へのめっき液の浸
入は発生しなかった。この回路板の半田試験を行なった
が問題は発生しなかった。
く比較例5) 実施例4におけるクロムめつきを行なわずにレジストを
ラミネートし、実施例4と同じ要領でプリント回路板を
作製した。
この方法では、無電解銅めっき時、めっき液がレジスト
と回路パターンの界面(接合面)に浸入し、回路パター
ンの腐食が発生した。また、半田耐熱試験のセロテープ
剥離で、回路パターン上のレジストのはがれが発生した
(比較例6) 実施例4における銅以外の金属層を形成する代りに、機
械研摩による回路パターン表面の粗化を行なって実施例
4と同じ要領て基板を作製した。
この方法では微細な回路パターンの一部に基板からのは
がれが認められた。
〔発明の効果〕
以上のように、この発明によれば、無電解銅めつき時の
レジストと回路パターンの密着性を高めるようにしたの
で、小径のスルーホールや高密度のビン間配線を有する
高密度のプリント回路板を信頼性よく製造することがで
きる。
【図面の簡単な説明】
第1図〜第9図は、第1発明による高密度プリント回路
板の製造工程を工程順に示す断面図、第10図〜第17
図は、第2発明による高密度プリント回路板の製造工程
を工程順に示す断面図である。 図において、1,11は銅張積層板、2.12はスルー
ホール、3.13はめっき核、4.14は第1の無電解
銅めっき層、5.15は回路パターン、6は酸化膜、7
.17はホトレジスト、8.18はレジストパターン、
9.19は第2の無電解銅めっき層、10.20は所定
の厚さの無電解銅めっき層を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)銅張積層板にスルーホールを形成する工程と、そ
    の積層板に無電解銅めっきのための活性化処理を施す工
    程と、その積層板の表面に無電解銅めっきを所定の厚さ
    より薄く施して第1の無電解銅めっき層を形成する工程
    と、その積層板の表面にエッチングにより回路パターン
    を形成する工程と、化学酸化により回路パターンの表面
    に酸化膜を形成する工程と、その酸化膜を化学処理によ
    って溶解除去する工程と、その積層板に無電解銅めっき
    液に耐性のあるホトレジストを装着する工程と、その積
    層板に写真製版技術を用いてレジストパターンを形成す
    る工程と、その積層板の少なくともスルーホールの内面
    の第1の無電解銅めっき層の上に第2の無電解銅めっき
    層を形成し、両層で所定の厚さの無電解銅めっき層を形
    成する工程とを有する高密度プリント回路板の製造方法
  2. (2)銅張積層板にスルーホールを形成する工程と、そ
    の積層板に無電解銅めっきのための活性化処理を施す工
    程と、その積層板の表面に無電解銅めっきを所定の厚さ
    より薄く施して第1の無電解銅めっき層を形成する工程
    と、その積層板の表面に樹脂層との密着性に優れた銅以
    外の金属層を形成する工程と、その積層板の表面に金属
    層をエッチングして回路パターンを形成する工程と、そ
    の積層板に無電解銅めっき液に耐性のあるホトレジスト
    を装着する工程と、その積層板に写真製版技術を用いて
    レジストパターンを形成する工程と、その積層板の少な
    くともスルーホールの内面の第1の無電解銅めっき層の
    上に第2の無電解銅めっき層を形成し、両めっき層と金
    属層とで所定の厚さの無電解銅めっき層を形成する工程
    とを有する高密度プリント回路板の製造方法。
JP7267689A 1989-03-24 1989-03-24 高密度プリント回路板の製造方法 Pending JPH02251197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7267689A JPH02251197A (ja) 1989-03-24 1989-03-24 高密度プリント回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267689A JPH02251197A (ja) 1989-03-24 1989-03-24 高密度プリント回路板の製造方法

Publications (1)

Publication Number Publication Date
JPH02251197A true JPH02251197A (ja) 1990-10-08

Family

ID=13496209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267689A Pending JPH02251197A (ja) 1989-03-24 1989-03-24 高密度プリント回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH02251197A (ja)

Similar Documents

Publication Publication Date Title
EP0276276B1 (en) Method for manufacture of printed circuit boards
EP1699278B1 (en) Multilayer printed wiring board and method for producing the same
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP3500977B2 (ja) 両面回路板の製造方法
JPH02251197A (ja) 高密度プリント回路板の製造方法
JP3593351B2 (ja) 多層配線基板の製造方法
JP2919181B2 (ja) プリント基板の製造方法
JP2531466B2 (ja) 印刷配線板の製造方法
JP2000133936A (ja) 多層配線基板の製造方法
SE460394B (sv) Saett foer framstaellning av tryckta kretsar
JP3760396B2 (ja) 配線基板の製造方法
JP3773567B2 (ja) プリント配線板の製造方法
JPH03278591A (ja) 高密度プリント回路板の製造方法
JPH06177511A (ja) プリント配線板
JPH09181422A (ja) プリント配線板の製造方法
JPH0730230A (ja) 印刷回路基板の製造方法
JPH11266070A (ja) 転写用部材及びプリント配線板の製造方法
JPH0217698A (ja) 高密度プリント回路板の製造方法
JP2000183523A (ja) 多層配線基板の製造方法
JPH05308194A (ja) 多層印刷配線板の製造方法
JPH0217697A (ja) 高密度プリント回路板の製造方法
JPH06310856A (ja) 多層配線板の製造法
JP3330410B2 (ja) プリント配線板の製造方法
JPH04261094A (ja) プリント配線板の製造方法
JPS63182895A (ja) プリント配線板の製造方法