JPH0225190B2 - - Google Patents
Info
- Publication number
- JPH0225190B2 JPH0225190B2 JP59210245A JP21024584A JPH0225190B2 JP H0225190 B2 JPH0225190 B2 JP H0225190B2 JP 59210245 A JP59210245 A JP 59210245A JP 21024584 A JP21024584 A JP 21024584A JP H0225190 B2 JPH0225190 B2 JP H0225190B2
- Authority
- JP
- Japan
- Prior art keywords
- underline
- signal
- text
- video ram
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、テキスト用ビデオRAMおよびグラ
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an underline display circuit for a computer equipped with a text video RAM and a graphics video RAM and capable of displaying characters and graphics on the screen. .
(従来の技術)
近時、テキスト用ビデオRAMおよびグラフイ
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。(Prior Art) Recently, computers have been provided that are equipped with a video RAM for text and a video RAM for graphics, and are capable of displaying characters and graphics on a television screen.
(発明が解決しようとする問題点)
しかるに、この種のコンピユータにおいて、キ
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。(Problem to be Solved by the Invention) However, in this type of computer, in order to underline a character, it is necessary to rewrite the contents of the video RAM for text and the video RAM for graphics, and it is not easy to do so. I can't change the underline color.
(問題点を解決するための手段)
本発明は、テキスト用ビデオRAMの出力がキ
ヤラクタジエネレータを介してパターンデータに
変換され、このパターンデータがシフトレジスタ
によつてシリアルなドツトデータに変換されるコ
ンピユータにおいて、1キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、テキストカ
ツト信号によつて前記シフトレジスタの出力が遮
断されるとともに、アンダーライン・アクテイブ
信号によつて前記アトリビユート用ビデオRAM
によつて指定された色データに対応するアンダー
ラインが表示されてなるアンダーライン表示回路
に係る。(Means for Solving the Problems) In the present invention, the output of a text video RAM is converted to pattern data via a character generator, and this pattern data is converted to serial dot data by a shift register. A CRT controller that outputs a raster address consisting of an address corresponding to the number of rasters constituting one character and an address corresponding to the number of underline spaces, and an underline controller that determines whether or not to display an underline. The attribute video RAM that outputs the underline signal receives the underline signal, compares the raster address with a preset raster number, and when these values match, outputs an underline active signal and a text cut signal. The output of the shift register is cut off by the text cut signal, and the output of the shift register is cut off by the text cut signal, and the output of the attribute video RAM is cut off by the underline active signal.
The present invention relates to an underline display circuit in which an underline corresponding to color data specified by is displayed.
(作用)
アトリビユート用ビデオRAMには色データを
示す信号の他に、例えば1ビツトを付加して、こ
の1ビツトをアンダーライン用信号として割りあ
てる。(Function) In addition to the signal indicating color data, for example, 1 bit is added to the attribute video RAM, and this 1 bit is allocated as an underline signal.
一方、1キヤラクタを構成するラスター数に対
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。 On the other hand, a raster address is obtained by adding an address corresponding to the number of underline spaces to an address corresponding to the number of rasters constituting one character.
When output from the CRT controller, a comparison circuit compares a preset raster number with the raster address, and when these values match, outputs an underline active signal and a text cut signal.
そして、このテキストカツト信号によつてシフ
トレジスタの出力が遮断されるとともに、アンダ
ーライン・アクテイブ信号によつてアトリビユー
ト用ビデオRAMで指定した色を有したアンダー
ラインをキヤラクタ毎に表示させる。 Then, the text cut signal cuts off the output of the shift register, and the underline active signal causes an underline with a color specified in the attribute video RAM to be displayed for each character.
(実施例)
以下、本発明の実施例について図面を参照して
説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は、テキストデータの出力部を示すブロ
ツク図であり、破線で囲つた回路がアンダーライ
ン回路4である。 FIG. 1 is a block diagram showing a text data output section, and the circuit surrounded by a broken line is an underline circuit 4. As shown in FIG.
テキスト用ビデオRAM1はCRTコントローラ
(図示省略)から指定されたアドレスによつて、
キヤラクタコードをキヤラクタジエネレータ2へ
出力する。 The text video RAM 1 is controlled by the address specified by the CRT controller (not shown).
Output the character code to the character generator 2.
キヤラクタジエネレータ2では、テキスト用ビ
デオRAM1から送られるキヤラクタコードが実
際に表示されるパターンデータに変換され、この
ようなパターンデータはシフトレジスタ3へ入力
されて、ここでシリアルなドツトテキストデータ
に変換される。このドツトテキストデータはOR
ゲート4aを介して、後述する色データ(青,
赤,緑)との論理積をとる3つのANDゲート5
a,5b,5cにそれぞれ入力されている。ま
た、このシフトレジスタ3は後述するアンダーラ
イン回路4から出力される制御信号S1によつて
Shift/Loadがなされる。すなわち、制御信号S1
が「H」レベルならShift命令となり、「L」レベ
ルならLoad命令となる。 In the character generator 2, the character code sent from the text video RAM 1 is converted into pattern data to be actually displayed, and such pattern data is input to the shift register 3, where it is converted into serial dot text data. is converted to This dot text data is OR
Color data (blue,
3 AND gates 5 that take logical AND with red, green)
They are input to a, 5b, and 5c, respectively. In addition, this shift register 3 is controlled by a control signal S1 output from an underline circuit 4, which will be described later.
Shift/Load is performed. That is, the control signal S 1
If it is at "H" level, it will be a Shift command, and if it is at "L" level, it will be a Load command.
アトリビユート用ビデオRAM7は、前記CRT
コントローラから指定されたアドレスによつてキ
ヤラクタの属性データを出力する。この属性デー
タの色データ(青,赤,緑)はラツチ回路8を介
して前記ANDゲート5a,5b,5cにそれぞ
れ入力されている。そして、キヤラクタの属性デ
ータ内の1ビツトにアンダーライン用信号S2が割
り当てられており、CRTコントローラによつて
選択された特定のキヤラクタにアンダーラインを
表示したい場合には、このキヤラクタを示す属性
データ内のアンダーライン用信号S2がアクテイブ
(「H」レベル)にセツトされる。 The attribute video RAM 7 is the CRT
Character attribute data is output using the address specified by the controller. The color data (blue, red, green) of this attribute data is inputted via the latch circuit 8 to the AND gates 5a, 5b, and 5c, respectively. An underline signal S2 is assigned to one bit in the attribute data of a character, and when it is desired to display an underline on a specific character selected by the CRT controller, the attribute data indicating this character is The underline signal S2 within is set to active ("H" level).
このアンダーライン用信号S2およびCRTコン
トローラから出力されるラスターアドレスは比較
回路4bへ入力される。このラスターアドレス
は、1キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。 This underline signal S2 and the raster address output from the CRT controller are input to the comparison circuit 4b. This raster address consists of an address corresponding to the number of rasters constituting one character and an address corresponding to the underline space.
比較回路4bには、予めラスター数がセツトさ
れており、前記アンダーライン用信号S2を取り込
み、アンダーライン用信号S2がアクテイブ信号
(「H」レベル)ならラスターアドレスと前記ラス
ター数とを比較し、両者が一致した時にアンダー
ライン・アクテイブ信号S3をアクテイブ(「H」
レベル)にする。 The number of rasters is set in advance in the comparator circuit 4b, which takes in the underline signal S2 and compares the raster address with the number of rasters if the underline signal S2 is an active signal ("H" level). When both match, the underline active signal S3 is activated (“H”).
level).
このアンダーライン・アクテイブ信号S3は前記
ORゲート4aに入力され、このORゲートによ
つてシフトレジスタ3から出力されるテキストド
ツトデータとの論理和がとられる。そして、アン
ダーライン・アクテイブ信号S3がアクテイブ
(「H」レベル)の時には、テキストドツトデータ
は「H」レベルを保つので属性データ内の色デー
タで指定された色に変換されて、テレビ側へ送ら
れる。 This underline active signal S3 is
The data is input to the OR gate 4a, and the OR gate performs a logical sum with the text dot data output from the shift register 3. When the underline active signal S3 is active ("H" level), the text dot data maintains the "H" level, so it is converted to the color specified by the color data in the attribute data and sent to the TV. Sent.
また、この比較回路4bでは、アンダーライン
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S4が前記アンダー
ライン用信号S2に対応して出力される。 In addition, in this comparison circuit 4b, a text cut signal S4 that prevents unnecessary character data from being displayed between the spaces provided above and below a character to display an underline corresponds to the underline signal S2 . is output.
このテキストカツト信号S4は、テキスト用
Shift/Load信号S5とともに負論理NANDゲート
4cへ入力され、このNANDゲートを介して出
力された信号が前記制御信号S1となり、テキスト
カツト信号S4がアクテイブ信号(「H」レベル)
のときにはテキストデータを出力しないようにし
ている。 This text cut signal S 4 is for text
The signal input to the negative logic NAND gate 4c together with the Shift/Load signal S5 and output through this NAND gate becomes the control signal S1 , and the text cut signal S4 becomes an active signal ("H" level).
When , text data is not output.
この比較回路4bの具体的回路は第2図で示す
ように構成される。 The concrete circuit of this comparison circuit 4b is constructed as shown in FIG.
この回路は、1キヤラクタのフオントを8×8
ドツトの場合に用いられる回路で、2つのインバ
ータ13a,13bと負論理ANDゲート14と
からなり、ラスターアドレスはRAφ,RA1,
RA2,RA3の4ビツトからなり、この4ビツト
の他にアンダーライン用信号ライン1ビツトが付
加され計5ビツトのデータが入力されている。
RAφ,RA1,RA2の各ラインは負論理ANDゲー
ト14に直接入力され、RA3およびアンダーラ
イン用信号S2はそれぞれインバータ13b,13
aを介して負論理ANDゲート14に入力されて
いる。 This circuit converts the font of one character into 8×8
This circuit is used in the case of dots, and consists of two inverters 13a and 13b and a negative logic AND gate 14, and the raster addresses are RAφ, RA1,
It consists of 4 bits, RA2 and RA3, and in addition to these 4 bits, 1 bit for an underline signal line is added, making a total of 5 bits of data input.
The lines RAφ, RA1, and RA2 are directly input to the negative logic AND gate 14, and the RA3 and underline signals S2 are input to the inverters 13b and 13, respectively.
It is input to the negative logic AND gate 14 via a.
そして、テキストカツト信号S4はRA3の入力
ラインから取り出され、アンダーライン・アクテ
イブ信号S3は、負論理ANDゲート14から取り
出される。 The text cut signal S 4 is then taken from the input line of RA3, and the underline active signal S 3 is taken from the negative logic AND gate 14.
このとき、アンダーラインを表示するためには
その分のスペースが必要なので、2ライン分アン
ダーライン用として増やすと、1キヤラクタに必
要なラスター数は縦8ビツトを表示するために必
要な8本のラスター数に2本加えて、φから9ま
での10本となりラスターアドレスは4ビツト必要
となる。 At this time, displaying the underline requires that much space, so if you increase the space by two lines for the underline, the number of rasters required for one character is the 8 rasters required to display 8 bits vertically. In addition to 2 rasters, there are 10 rasters from φ to 9, and 4 bits are required for the raster address.
このとき、8番目のラスター〔第3図B〕にア
ンダーラインを表示させるようにすると、RAφ
=「L」レベル,RA1=「L」レベル,RA2=
「L」レベル,RA3=「H」レベルのときにアン
ダーライン・アクテイブ信号S3がアクテイブ
(「H」レベル)になる。また、アンダーライン用
に増やした2ラインのスペース中は、テキストデ
ータを出力させないように、RA3=「H」レベル
のとき、テキストカツト信号S4がアクテイブ
(「H」レベル)になるようにしている。 At this time, if you display an underline on the 8th raster [Figure 3 B], RAφ
= "L" level, RA1 = "L" level, RA2 =
When RA3 is at "L" level and RA3 is at "H" level, the underline active signal S3 becomes active ("H" level). Also, in order to prevent text data from being output during the two-line space added for underlining, the text cut signal S4 is set to be active ("H" level) when RA3 = "H" level. There is.
しかして、ラスターアドレスが「8」になつた
ときに、アンダーライン・アクテイブ信号S3は、
アクテイブになり、アトリビユート用ビデオ
RAM7で指定された色のアンダーラインが表示
される。 Therefore, when the raster address reaches "8", the underline active signal S3 is
Become active and attribute video
An underline of the color specified in RAM7 is displayed.
(発明の効果)
以上述べたように、本発明によれば、テキスト
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、アトリビユート用ビデオ
RAMにアンダーライン用信号が割り当てられて
いるので、キヤラクタ単位にアンダーライン表示
の有無を設定でき、アンダーラインの色をキヤラ
クタ毎に容易に変化させることができる。(Effects of the Invention) As described above, according to the present invention, an underline can be displayed without the need to rewrite the contents of the video RAM for text or the video RAM for graphics. Also, attribute video
Since the underline signal is assigned to the RAM, it is possible to set whether or not to display an underline for each character, and the underline color can be easily changed for each character.
第1図は本発明に係るアンダーライン表示回路
を備えたコンピユータの出力部を示すブロツク
図、第2図は比較回路の具体的構成を例示する回
路図、第3図Aはアンダーラインを引かない状態
を示し、同図Bはアンダーラインを引いた状態を
例示する図である。
1……テキスト用ビデオRAM、3……シフト
レジスタ、4……アンダーライン表示回路、4b
……比較回路、7……アトリビユート用ビデオ
RAM。
Fig. 1 is a block diagram showing the output section of a computer equipped with an underline display circuit according to the present invention, Fig. 2 is a circuit diagram illustrating a specific configuration of a comparison circuit, and Fig. 3A shows no underlining. FIG. 5B is a diagram illustrating an underlined state. 1... Video RAM for text, 3... Shift register, 4... Underline display circuit, 4b
...Comparison circuit, 7...Video for attribute
RAM.
Claims (1)
ジエネレータを介してパターンデータに変換さ
れ、このパターンデータがシフトレジスタによつ
てシリアルなドツトデータに変換されるコンピユ
ータにおいて、 1キヤラクタを構成するラスター数に対応した
アドレスとアンダーライン用スペース数に対応し
たアドレスとからなるラスターアドレスを出力す
るCRTコントローラと、 アンダーラインを表示するかしないかを決定す
るアンダーライン用信号を出力するアトリビユー
ト用ビデオRAMと、 前記アンダーライン用信号を受けて前記ラスタ
ーアドレスと予め設定したラスター数とを比較
し、これらの値が一致したときにアンダーライ
ン・アクテイブ信号とテキストカツト信号とを出
力する比較回路とを備え、 テキストカツト信号によつて前記シフトレジス
タの出力が遮断されるとともに、アンダーライ
ン・アクテイブ信号によつて前記アトリビユート
用ビデオRAMによつて指定された色データに対
応するアンダーラインが表示されることを特徴と
するアンダーライン表示回路。[Claims] 1. In a computer in which the output of a text video RAM is converted to pattern data via a character generator, and this pattern data is converted to serial dot data by a shift register, A CRT controller that outputs a raster address consisting of an address corresponding to the number of rasters and an address corresponding to the number of spaces for underlining, and an attribute for outputting an underline signal that determines whether or not to display an underline. a video RAM; and a comparison circuit that receives the underline signal, compares the raster address with a preset raster number, and outputs an underline active signal and a text cut signal when these values match. The output of the shift register is cut off in response to a text cut signal, and an underline corresponding to the color data specified by the attribute video RAM is displayed in response to an underline active signal. An underline display circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210245A JPS6188295A (en) | 1984-10-05 | 1984-10-05 | Underline display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210245A JPS6188295A (en) | 1984-10-05 | 1984-10-05 | Underline display circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188295A JPS6188295A (en) | 1986-05-06 |
| JPH0225190B2 true JPH0225190B2 (en) | 1990-05-31 |
Family
ID=16586184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210245A Granted JPS6188295A (en) | 1984-10-05 | 1984-10-05 | Underline display circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188295A (en) |
-
1984
- 1984-10-05 JP JP59210245A patent/JPS6188295A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188295A (en) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
| EP0009593B1 (en) | Video display terminal with partitioned screen | |
| US4646077A (en) | Video display controller system with attribute latch | |
| JPH0327119B2 (en) | ||
| JPS5834836B2 (en) | data | |
| US4203102A (en) | Character display system | |
| JPH0456316B2 (en) | ||
| US5313227A (en) | Graphic display system capable of cutting out partial images | |
| US4922237A (en) | Flat panel display control apparatus | |
| EP0175341A2 (en) | Graphic display scan line windowing capability | |
| JPH0792737B2 (en) | Video signal display controller | |
| US4849748A (en) | Display control apparatus with improved attribute function | |
| JPH0225191B2 (en) | ||
| US5257015A (en) | Flat panel display control apparatus | |
| US5949442A (en) | Display device in which display information is smoothly scrolled | |
| JPS6188295A (en) | Underline display circuit | |
| JP2508544B2 (en) | Graphic display device | |
| JPH0242234B2 (en) | ||
| JPH023511B2 (en) | ||
| EP0102750A2 (en) | Character font display systems | |
| JP2674145B2 (en) | Display control device | |
| EP0337752A2 (en) | Graphic display system for cutting out partial image | |
| JPH0150951B2 (en) | ||
| JPS6024586A (en) | Display data processing circuit | |
| US6795073B1 (en) | Character reading circuit |