JPH0225191B2

JPH0225191B2 -

Info

Publication number: JPH0225191B2
Application number: JP59210244A
Authority: JP
Inventors: Haruki Ishimochi; Kimio Yamamura; Kazutoshi Hatano
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1984-10-05
Filing date: 1984-10-05
Publication date: 1990-05-31
Also published as: JPS6188294A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、テキスト用ビデオRAMおよびグラ
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an underline display circuit for a computer equipped with a text video RAM and a graphics video RAM and capable of displaying characters and graphics on the screen. .

（従来の技術）近時、テキスト用ビデオRAMおよびグラフイ
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。(Prior Art) Recently, computers have been provided that are equipped with a video RAM for text and a video RAM for graphics, and are capable of displaying characters and graphics on a television screen.

（発明が解決しようとする問題点）しかるに、この種のコンピユータにおいて、キ
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。(Problem to be Solved by the Invention) However, in this type of computer, in order to underline a character, it is necessary to rewrite the contents of the video RAM for text and the video RAM for graphics, and it is not easy to do so. I can't change the underline color.

（問題点を解決するための手段）本発明は、テキスト用ビデオRAMの出力がキ
ヤラクタジエネレータ，テキスト用シフトレジス
タを介してシリアルなドツトテキストデータに変
換され、グラフイツク用ビデオRAMのパターン
データ出力がグラフイツク用シフトレジスタを介
してシリアルなドツトグラフイツクデータに変換
され、このドツトグラフイツクデータがパレツト
回路に入力され、ここで予め内部にラツチされた
データに従つてグラフイツクの色が変換されるコ
ンピユータにおいて、１キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、テキストカツト信号によつて前記テキスト用シ
フトレジスタの出力が遮断されるとともに、アン
ダーライン・アクテイブ信号が前記パレツト回路
へ入力されるアンダーライン表示回路に係る。(Means for Solving the Problem) The present invention converts the output of a text video RAM into serial dot text data via a character generator and a text shift register, and outputs pattern data from a graphics video RAM. is converted into serial dot graphic data via a graphics shift register, and this dot graphic data is input to a palette circuit, where the colors of the graphic are converted according to the data latched internally. , a CRT controller that outputs a raster address consisting of an address corresponding to the number of rasters constituting one character and an address corresponding to the number of underline spaces, and an underline signal that determines whether or not to display an underline. The attribute video RAM that outputs the underline signal receives the underline signal, compares the raster address with a preset raster number, and when these values match, outputs the underline active signal and the text cut signal. The present invention relates to an underline display circuit comprising: a comparison circuit for outputting a text, and an output of the text shift register is cut off by a text cut signal, and an underline active signal is input to the palette circuit.

（作用）アトリビユート用ビデオRAMから出力される
属性データ内に、例えば１ビツトを付加して、こ
の１ビツトをアンダーライン用信号として割り当
てる。(Operation) For example, 1 bit is added to the attribute data output from the attribute video RAM, and this 1 bit is assigned as an underline signal.

一方、１キヤラクタを構成するラスター数に対
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。 On the other hand, a raster address is obtained by adding an address corresponding to the number of underline spaces to an address corresponding to the number of rasters constituting one character.
When output from the CRT controller, a comparison circuit compares a preset raster number with the raster address, and when these values match, outputs an underline active signal and a text cut signal.

そして、このテキストカツト信号によつてテキ
スト用シフトレジスタの出力が遮断されるととも
に、アンダーライン・アクテイブ信号がパレツト
回路へ入力され、このパレツト回路でグラフイツ
クの色を変換させ、所望の色を有したアンダーラ
インを表示させる。 This text cut signal cuts off the output of the text shift register, and at the same time, the underline active signal is input to the palette circuit, which converts the color of the graphic to obtain the desired color. Display underline.

（実施例）以下、本発明の実施例について図面を参照して
説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第１図はグラフイツクデータおよびテキストデ
ータの出力部を示すブロツク図であり、破線で囲
つた回路がアンダーライン回路４である。 FIG. 1 is a block diagram showing an output section for graphic data and text data, and the circuit surrounded by a broken line is an underline circuit 4. As shown in FIG.

グラフイツク用ビデオRAM１はCRTコントロ
ーラ（図示省略）から指定されたアドレスによつ
てパターンデータを出力するメモリであり、青色
RAM１ａ，赤色RAM１ｂ，緑色RAM１ｃの３
種からなつている。 Graphics video RAM 1 is a memory that outputs pattern data according to the address specified by the CRT controller (not shown), and the blue
RAM1a, red RAM1b, green RAM1c 3
It comes from seeds.

このグラフイツク用ビデオRAM１ａ，１ｂ，
１ｃの出力は、それぞれラツチ回路２ａ，２ｂ，
２ｃに入力され、ここで所定時間保持される。 This graphics video RAM 1a, 1b,
The output of 1c is sent to latch circuits 2a, 2b, and 1c, respectively.
2c, where it is held for a predetermined period of time.

ラツチ回路２ａ，２ｂ，２ｃを経たパターンデ
ータはグラフイツク用シフトレジスタ３ａ，３
ｂ，３ｃに入力され、後述するキヤラクタパター
ンデータと同一タイミングでラツチされ、シリア
ルなドツトグラフイツクデータに変換して出力さ
れる。 The pattern data that has passed through the latch circuits 2a, 2b, 2c is transferred to graphic shift registers 3a, 3.
b, 3c, is latched at the same timing as character pattern data to be described later, is converted into serial dot graphic data, and is output.

グラフイツク用シフトレジスタ３ａ，３ｂ，３
ｃから出力されたドツトグラフイツクデータは
ORゲート４ａ，４ｂ，４ｃを経てパレツト回路
５に入力される。パレツト回路５は、あらかじめ
内部にラツチされたデータに従つてグラフイツク
の色を変換する回路で、例えばこの回路内にグラ
フイツクの白色を青色に変換するようなデータが
ラツチされていたとすると、白色以外の色はその
ままテレビ側へ出力されるが、白色は青色に変換
されて出力される。 Graphic shift registers 3a, 3b, 3
The dot graphic data output from c is
The signal is input to the palette circuit 5 via OR gates 4a, 4b, and 4c. The palette circuit 5 is a circuit that converts the color of the graphic according to data latched internally. For example, if data for converting the white color of the graphic to blue is latched in this circuit, it will change the color of the graphic other than white. Colors are output to the TV as they are, but white is converted to blue and output.

一方、テキスト用ビデオRAM６は前記CRTコ
ントローラから指定されたアドレスによつて、キ
ヤラクタコードをキヤラクタジエネレータ７へ出
力する。 On the other hand, the text video RAM 6 outputs a character code to the character generator 7 according to the address specified by the CRT controller.

キヤラクタジエネレータ７では、テキスト用ビ
デオRAM６から送られるキヤラクタコードが実
際に表示するパターンデータに変換され、このパ
ターンデータは、テキスト用シフトレジスタ８へ
入力されて、ここでシリアルなドツトテキストデ
ータに変換される。このテキスト用シフトレジス
タ８は後述するアンダーライン回路４から出力さ
れる制御信号S₁によつてShift／Loadがなされ
る。すなわち、制御信号S₁が「Ｈ」レベルなら
Shift命令となり、「Ｌ」レベルならLoad命令と
なる。 In the character generator 7, the character code sent from the text video RAM 6 is converted into pattern data to be actually displayed, and this pattern data is input to the text shift register 8, where it is converted into serial dot text data. is converted to This text shift register 8 is shifted/loaded by a control signal _S1 output from an underline circuit 4, which will be described later. In other words, if the control signal _S1 is at "H" level,
It becomes a Shift command, and if it is at "L" level, it becomes a Load command.

アトリビユート用ビデオRAM１０は、前記
CRTコントローラから指定されたアドレスによ
つてキヤラクタの属性データを出力する。そし
て、キヤラクタの属性データ内の１ビツトにアン
ダーライン用信号S₂が割り当てられており、
CRTコントローラによつて選択された特定のキ
ヤラクタにアンダーラインを表示したい場合に
は、このキヤラクタの示す属性データ内のアンダ
ーライン用信号S₂がアクテイブ（「Ｈ」レベル）
にセツトされる。 The attribute video RAM 10 is
Outputs character attribute data using the address specified by the CRT controller. The underline signal _S2 is assigned to one bit in the attribute data of the character.
If you want to display an underline on a specific character selected by the CRT controller, the underline signal _S2 in the attribute data indicated by this character is active (“H” level).
is set to

このアンダーライン用信号S₂およびCRTコン
トローラから出力されるラスターアドレスは比較
回路４ｄへ入力される。このラスターアドレス
は、１キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。 This underline signal _S2 and the raster address output from the CRT controller are input to the comparison circuit 4d. This raster address consists of an address corresponding to the number of rasters constituting one character and an address corresponding to the underline space.

比較回路４ｄには、予めラスター数がセツトさ
れており、アトリビユート用ビデオRAM１０か
ら出力される前記アンダーライン用信号S₂を取り
込み、アンダーライン用信号S₂がアクテイブ
「Ｈ」レベルならラスターアドレスと前記ラスタ
ー数とを比較し、両者が一致した時にアンダーラ
イン・アクテイブ信号S₃をアクテイブ（「Ｈ」レ
ベル）にする。 The number of rasters is set in the comparator circuit 4d in advance, and it takes in the underline signal _S2 output from the attribute video RAM 10, and if the underline signal _S2 is at active "H" level, it compares the raster address with the above-mentioned raster address. The raster number is compared, and when the two match, the underline active signal _S3 is activated (high level).

このアンダーライン・アクテイブ信号S₃は前記
ORゲート４ａ，４ｂ，４ｃに入力され、これら
のORゲートによつて前記グラフイツク用シフト
レジスタ３ａ，３ｂ，３ｃから出力されるグラフ
イツクドツトデータとの論理和がとられる。そし
て、アンダーライン・アクテイブ信号S₃がアクテ
イブ「Ｈ」レベルの時には前記パレツト回路５に
対して常に白色のグラフイツクデータを送る。 This underline active signal _S3 is
The data is input to OR gates 4a, 4b, and 4c, and is logically summed by these OR gates with the graphic dot data output from the graphic shift registers 3a, 3b, and 3c. When the underline active signal _S3 is at the active "H" level, white graphic data is always sent to the palette circuit 5.

また、この比較回路４ｄでは、アンダーライン
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S₄が前記アンダー
ライン用信号S₂に対応して出力される。 In addition, in this comparison circuit 4d, a text cut signal _S4 that prevents unnecessary character data from being displayed between the spaces provided above and below a character to display an underline corresponds to the underline signal _S2 . is output.

このテキストカツト信号S₄は、テキスト用
Shift／Load信号S₅とともに負論理NANDゲート
４ｅへ入力され、このNANDゲート４ｅを介し
て出力された信号が前記制御信号S₁となり、テキ
ストカツト信号S₄がアクテイブ（「Ｈ」レベル）
のときにはテキストデータを出力しないようにし
ている。 This text cut signal S ₄ is for text
The signal input to the negative logic NAND gate 4e together with the Shift/Load signal _S5 and output via this NAND gate 4e becomes the control signal _S1 , and the text cut signal _S4 becomes active ("H" level).
When , text data is not output.

この比較回路４ｄの具体的回路は第２図で示す
ように構成される。 A concrete circuit of this comparison circuit 4d is constructed as shown in FIG.

この回路は、１キヤラクタのフオントを８×８
ドツトの場合に用いられる回路で、２つのインバ
ータ１３ａ，１３ｂと負論理ANDゲート１４と
からなり、ラスターアドレスはRAφ，RA1，
RA2，RA3の４ビツトからなり、この４ビツト
の他にアンダーライン用信号S₂ラインが付加され
計５ビツトのデータが入力されている。RAφ，
RA1，RA2の各ラインは負論理ANDゲート１４
に直接入力され、RA3およびアンダーライン用
信号S₂はそれぞれインバータ１３ｂ，１３ａを介
して負論理ANDゲートに入力されている。 This circuit converts the font of one character into 8×8
This circuit is used in the case of dots, and consists of two inverters 13a and 13b and a negative logic AND gate 14, and the raster addresses are RAφ, RA1,
It consists of 4 bits RA2 and RA3, and in addition to these 4 bits, an underline signal _S2 line is added, making a total of 5 bits of data input. RAφ,
Each line of RA1 and RA2 is a negative logic AND gate 14
RA3 and underline signal _S2 are input to the negative logic AND gate via inverters 13b and 13a, respectively.

そして、テキストカツト信号S₄はRA3の入力
ラインから取り出され、アンダーライン・アクテ
イブ信号S₃は、負論理ANDゲート１４から取り
出される。 The text cut signal S ₄ is then taken from the input line of RA3, and the underline active signal S ₃ is taken from the negative logic AND gate 14.

このとき、アンダーラインを表示するためには
その分のスペースが必要なので、２ライン分アン
ダーライン用として増やすと、１キヤラクタに必
要なラスター数は縦８ビツトを表示するために必
要な８本のラスター数に２本加えて、φから９ま
での10本となりラスターアドレスは４ビツト必要
となる。 At this time, displaying the underline requires that much space, so if you increase the space by two lines for the underline, the number of rasters required for one character is the 8 rasters required to display 8 bits vertically. In addition to 2 rasters, there are 10 rasters from φ to 9, and 4 bits are required for the raster address.

このとき、８番目のラスター〔第３図Ｂ〕にア
ンダーラインを表示させるようにすると、RAφ
＝「Ｌ」レベル，RA1＝「Ｌ」レベル，RA2＝
「Ｌ」レベル，RA3＝「Ｈ」レベルのときにアン
ダーライン・アクテイブ信号がアクテイブ（「Ｈ」
レベル）になる。また、アンダーライン用に増や
した２ラインのスペース中は、テキストデータを
出力させないように、RA3＝「Ｈ」レベルのと
き、テキストカツト信号S₄がアクテイブ（「Ｈ」
レベル）になるようにしている。 At this time, if you display an underline on the 8th raster [Figure 3 B], RAφ
= "L" level, RA1 = "L" level, RA2 =
The underline active signal is active (“H”) when RA3 is “L” level and RA3 is “H” level.
level). In addition, in order to prevent text data from being output during the two-line space added for underlining, when RA3 = "H" level, the text cut signal _S4 is activated ("H").
level).

しかして、ラスターアドレスが「８」になつた
ときに、アンダーライン・アクテイブ信号S₃は、
アクテイブになり、グラフイツクデータの有無に
かかわらず、アンダーラインが表示される。 Therefore, when the raster address reaches "8", the underline active signal _S3 is
It becomes active and an underline is displayed regardless of the presence or absence of graphic data.

なお、本例ではアンダーラインを白色としてパ
レツト回路５へ送つているが、ORゲート４ａ，
４ｂ，４ｃを適当に組み合わせることによつて他
の色を対応させることができる。 In this example, the underline is sent to the palette circuit 5 as white, but the OR gate 4a,
By appropriately combining 4b and 4c, other colors can be made to correspond.

（発明の効果）以上述べたように、本発明によれば、テキスト
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、パレツト回路を利用している
ので、アンダーラインの色を簡単に変化させるこ
とができる。(Effects of the Invention) As described above, according to the present invention, an underline can be displayed without the need to rewrite the contents of the video RAM for text or the video RAM for graphics. Furthermore, since a palette circuit is used, the color of the underline can be easily changed.

[Brief explanation of drawings]

第１図は本発明に係るアンダーライン表示回路
を備えたコンピユータの出力部を示すブロツク
図、第２図は比較回路の具体的構成を例示する回
路図、第３図Ａはアンダーラインを引かない状態
を示し、同図Ｂはアンダーラインを引いた状態を
例示する図である。１……グラフイツク用ビデオRAM、３ａ，３
ｂ，３ｃ……グラフイツク用シフトレジスタ、４
……アンダーライン表示回路、４ｄ……比較回
路、６……テキスト用ビデオRAM、８……テキ
スト用シフトレジスタ、１０……アトリビユート
用ビデオRAM。 Fig. 1 is a block diagram showing the output section of a computer equipped with an underline display circuit according to the present invention, Fig. 2 is a circuit diagram illustrating a specific configuration of a comparison circuit, and Fig. 3A shows no underlining. FIG. 5B is a diagram illustrating an underlined state. 1...Video RAM for graphics, 3a, 3
b, 3c... Graphic shift register, 4
... Underline display circuit, 4d... Comparison circuit, 6... Video RAM for text, 8... Shift register for text, 10... Video RAM for attribute.

Claims

[Claims] 1. The output of the text video RAM is converted into serial dot text data via a character generator and a text shift register,
The pattern data output of the graphics video RAM is converted to serial dot graphic data via the graphics shift register, and this dot graphic data is input to the palette circuit, where it is processed according to the data latched internally in advance. In a computer where graphics colors are converted, there is a CRT controller that outputs a raster address consisting of an address corresponding to the number of rasters that make up one character and an address corresponding to the number of spaces for underlining, and whether or not to display an underline. An attribute video RAM that outputs an underline signal that determines whether the A comparison circuit outputting an active signal and a text cut signal is provided, and the output of the text shift register is cut off by the text cut signal, and the underline active signal is input to the palette circuit. Features an underline display circuit.