JPH0225190B2 - - Google Patents
Info
- Publication number
- JPH0225190B2 JPH0225190B2 JP59210245A JP21024584A JPH0225190B2 JP H0225190 B2 JPH0225190 B2 JP H0225190B2 JP 59210245 A JP59210245 A JP 59210245A JP 21024584 A JP21024584 A JP 21024584A JP H0225190 B2 JPH0225190 B2 JP H0225190B2
- Authority
- JP
- Japan
- Prior art keywords
- underline
- signal
- text
- video ram
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、テキスト用ビデオRAMおよびグラ
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。
（従来の技術）
近時、テキスト用ビデオRAMおよびグラフイ
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。
（発明が解決しようとする問題点）
しかるに、この種のコンピユータにおいて、キ
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。
（問題点を解決するための手段）
本発明は、テキスト用ビデオRAMの出力がキ
ヤラクタジエネレータを介してパターンデータに
変換され、このパターンデータがシフトレジスタ
によつてシリアルなドツトデータに変換されるコ
ンピユータにおいて、１キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、テキストカ
ツト信号によつて前記シフトレジスタの出力が遮
断されるとともに、アンダーライン・アクテイブ
信号によつて前記アトリビユート用ビデオRAM
によつて指定された色データに対応するアンダー
ラインが表示されてなるアンダーライン表示回路
に係る。
ヤラクタジエネレータを介してパターンデータに
変換され、このパターンデータがシフトレジスタ
によつてシリアルなドツトデータに変換されるコ
ンピユータにおいて、１キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、テキストカ
ツト信号によつて前記シフトレジスタの出力が遮
断されるとともに、アンダーライン・アクテイブ
信号によつて前記アトリビユート用ビデオRAM
によつて指定された色データに対応するアンダー
ラインが表示されてなるアンダーライン表示回路
に係る。
（作用）
アトリビユート用ビデオRAMには色データを
示す信号の他に、例えば１ビツトを付加して、こ
の１ビツトをアンダーライン用信号として割りあ
てる。
示す信号の他に、例えば１ビツトを付加して、こ
の１ビツトをアンダーライン用信号として割りあ
てる。
一方、１キヤラクタを構成するラスター数に対
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。
そして、このテキストカツト信号によつてシフ
トレジスタの出力が遮断されるとともに、アンダ
ーライン・アクテイブ信号によつてアトリビユー
ト用ビデオRAMで指定した色を有したアンダー
ラインをキヤラクタ毎に表示させる。
トレジスタの出力が遮断されるとともに、アンダ
ーライン・アクテイブ信号によつてアトリビユー
ト用ビデオRAMで指定した色を有したアンダー
ラインをキヤラクタ毎に表示させる。
（実施例）
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は、テキストデータの出力部を示すブロ
ツク図であり、破線で囲つた回路がアンダーライ
ン回路４である。
ツク図であり、破線で囲つた回路がアンダーライ
ン回路４である。
テキスト用ビデオRAM１はCRTコントローラ
（図示省略）から指定されたアドレスによつて、
キヤラクタコードをキヤラクタジエネレータ２へ
出力する。
（図示省略）から指定されたアドレスによつて、
キヤラクタコードをキヤラクタジエネレータ２へ
出力する。
キヤラクタジエネレータ２では、テキスト用ビ
デオRAM１から送られるキヤラクタコードが実
際に表示されるパターンデータに変換され、この
ようなパターンデータはシフトレジスタ３へ入力
されて、ここでシリアルなドツトテキストデータ
に変換される。このドツトテキストデータはOR
ゲート４ａを介して、後述する色データ（青，
赤，緑）との論理積をとる３つのANDゲート５
ａ，５ｂ，５ｃにそれぞれ入力されている。ま
た、このシフトレジスタ３は後述するアンダーラ
イン回路４から出力される制御信号S1によつて
Shift／Loadがなされる。すなわち、制御信号S1
が「Ｈ」レベルならShift命令となり、「Ｌ」レベ
ルならLoad命令となる。
デオRAM１から送られるキヤラクタコードが実
際に表示されるパターンデータに変換され、この
ようなパターンデータはシフトレジスタ３へ入力
されて、ここでシリアルなドツトテキストデータ
に変換される。このドツトテキストデータはOR
ゲート４ａを介して、後述する色データ（青，
赤，緑）との論理積をとる３つのANDゲート５
ａ，５ｂ，５ｃにそれぞれ入力されている。ま
た、このシフトレジスタ３は後述するアンダーラ
イン回路４から出力される制御信号S1によつて
Shift／Loadがなされる。すなわち、制御信号S1
が「Ｈ」レベルならShift命令となり、「Ｌ」レベ
ルならLoad命令となる。
アトリビユート用ビデオRAM７は、前記CRT
コントローラから指定されたアドレスによつてキ
ヤラクタの属性データを出力する。この属性デー
タの色データ（青，赤，緑）はラツチ回路８を介
して前記ANDゲート５ａ，５ｂ，５ｃにそれぞ
れ入力されている。そして、キヤラクタの属性デ
ータ内の１ビツトにアンダーライン用信号S2が割
り当てられており、CRTコントローラによつて
選択された特定のキヤラクタにアンダーラインを
表示したい場合には、このキヤラクタを示す属性
データ内のアンダーライン用信号S2がアクテイブ
（「Ｈ」レベル）にセツトされる。
コントローラから指定されたアドレスによつてキ
ヤラクタの属性データを出力する。この属性デー
タの色データ（青，赤，緑）はラツチ回路８を介
して前記ANDゲート５ａ，５ｂ，５ｃにそれぞ
れ入力されている。そして、キヤラクタの属性デ
ータ内の１ビツトにアンダーライン用信号S2が割
り当てられており、CRTコントローラによつて
選択された特定のキヤラクタにアンダーラインを
表示したい場合には、このキヤラクタを示す属性
データ内のアンダーライン用信号S2がアクテイブ
（「Ｈ」レベル）にセツトされる。
このアンダーライン用信号S2およびCRTコン
トローラから出力されるラスターアドレスは比較
回路４ｂへ入力される。このラスターアドレス
は、１キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。
トローラから出力されるラスターアドレスは比較
回路４ｂへ入力される。このラスターアドレス
は、１キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。
比較回路４ｂには、予めラスター数がセツトさ
れており、前記アンダーライン用信号S2を取り込
み、アンダーライン用信号S2がアクテイブ信号
（「Ｈ」レベル）ならラスターアドレスと前記ラス
ター数とを比較し、両者が一致した時にアンダー
ライン・アクテイブ信号S3をアクテイブ（「Ｈ」
レベル）にする。
れており、前記アンダーライン用信号S2を取り込
み、アンダーライン用信号S2がアクテイブ信号
（「Ｈ」レベル）ならラスターアドレスと前記ラス
ター数とを比較し、両者が一致した時にアンダー
ライン・アクテイブ信号S3をアクテイブ（「Ｈ」
レベル）にする。
このアンダーライン・アクテイブ信号S3は前記
ORゲート４ａに入力され、このORゲートによ
つてシフトレジスタ３から出力されるテキストド
ツトデータとの論理和がとられる。そして、アン
ダーライン・アクテイブ信号S3がアクテイブ
（「Ｈ」レベル）の時には、テキストドツトデータ
は「Ｈ」レベルを保つので属性データ内の色デー
タで指定された色に変換されて、テレビ側へ送ら
れる。
ORゲート４ａに入力され、このORゲートによ
つてシフトレジスタ３から出力されるテキストド
ツトデータとの論理和がとられる。そして、アン
ダーライン・アクテイブ信号S3がアクテイブ
（「Ｈ」レベル）の時には、テキストドツトデータ
は「Ｈ」レベルを保つので属性データ内の色デー
タで指定された色に変換されて、テレビ側へ送ら
れる。
また、この比較回路４ｂでは、アンダーライン
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S4が前記アンダー
ライン用信号S2に対応して出力される。
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S4が前記アンダー
ライン用信号S2に対応して出力される。
このテキストカツト信号S4は、テキスト用
Shift／Load信号S5とともに負論理NANDゲート
４ｃへ入力され、このNANDゲートを介して出
力された信号が前記制御信号S1となり、テキスト
カツト信号S4がアクテイブ信号（「Ｈ」レベル）
のときにはテキストデータを出力しないようにし
ている。
Shift／Load信号S5とともに負論理NANDゲート
４ｃへ入力され、このNANDゲートを介して出
力された信号が前記制御信号S1となり、テキスト
カツト信号S4がアクテイブ信号（「Ｈ」レベル）
のときにはテキストデータを出力しないようにし
ている。
この比較回路４ｂの具体的回路は第２図で示す
ように構成される。
ように構成される。
この回路は、１キヤラクタのフオントを８×８
ドツトの場合に用いられる回路で、２つのインバ
ータ１３ａ，１３ｂと負論理ANDゲート１４と
からなり、ラスターアドレスはRAφ，RA1，
RA2，RA3の４ビツトからなり、この４ビツト
の他にアンダーライン用信号ライン１ビツトが付
加され計５ビツトのデータが入力されている。
RAφ，RA1，RA2の各ラインは負論理ANDゲー
ト１４に直接入力され、RA3およびアンダーラ
イン用信号S2はそれぞれインバータ１３ｂ，１３
ａを介して負論理ANDゲート１４に入力されて
いる。
ドツトの場合に用いられる回路で、２つのインバ
ータ１３ａ，１３ｂと負論理ANDゲート１４と
からなり、ラスターアドレスはRAφ，RA1，
RA2，RA3の４ビツトからなり、この４ビツト
の他にアンダーライン用信号ライン１ビツトが付
加され計５ビツトのデータが入力されている。
RAφ，RA1，RA2の各ラインは負論理ANDゲー
ト１４に直接入力され、RA3およびアンダーラ
イン用信号S2はそれぞれインバータ１３ｂ，１３
ａを介して負論理ANDゲート１４に入力されて
いる。
そして、テキストカツト信号S4はRA3の入力
ラインから取り出され、アンダーライン・アクテ
イブ信号S3は、負論理ANDゲート１４から取り
出される。
ラインから取り出され、アンダーライン・アクテ
イブ信号S3は、負論理ANDゲート１４から取り
出される。
このとき、アンダーラインを表示するためには
その分のスペースが必要なので、２ライン分アン
ダーライン用として増やすと、１キヤラクタに必
要なラスター数は縦８ビツトを表示するために必
要な８本のラスター数に２本加えて、φから９ま
での10本となりラスターアドレスは４ビツト必要
となる。
その分のスペースが必要なので、２ライン分アン
ダーライン用として増やすと、１キヤラクタに必
要なラスター数は縦８ビツトを表示するために必
要な８本のラスター数に２本加えて、φから９ま
での10本となりラスターアドレスは４ビツト必要
となる。
このとき、８番目のラスター〔第３図Ｂ〕にア
ンダーラインを表示させるようにすると、RAφ
＝「Ｌ」レベル，RA1＝「Ｌ」レベル，RA2＝
「Ｌ」レベル，RA3＝「Ｈ」レベルのときにアン
ダーライン・アクテイブ信号S3がアクテイブ
（「Ｈ」レベル）になる。また、アンダーライン用
に増やした２ラインのスペース中は、テキストデ
ータを出力させないように、RA3＝「Ｈ」レベル
のとき、テキストカツト信号S4がアクテイブ
（「Ｈ」レベル）になるようにしている。
ンダーラインを表示させるようにすると、RAφ
＝「Ｌ」レベル，RA1＝「Ｌ」レベル，RA2＝
「Ｌ」レベル，RA3＝「Ｈ」レベルのときにアン
ダーライン・アクテイブ信号S3がアクテイブ
（「Ｈ」レベル）になる。また、アンダーライン用
に増やした２ラインのスペース中は、テキストデ
ータを出力させないように、RA3＝「Ｈ」レベル
のとき、テキストカツト信号S4がアクテイブ
（「Ｈ」レベル）になるようにしている。
しかして、ラスターアドレスが「８」になつた
ときに、アンダーライン・アクテイブ信号S3は、
アクテイブになり、アトリビユート用ビデオ
RAM7で指定された色のアンダーラインが表示
される。
ときに、アンダーライン・アクテイブ信号S3は、
アクテイブになり、アトリビユート用ビデオ
RAM7で指定された色のアンダーラインが表示
される。
（発明の効果）
以上述べたように、本発明によれば、テキスト
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、アトリビユート用ビデオ
RAMにアンダーライン用信号が割り当てられて
いるので、キヤラクタ単位にアンダーライン表示
の有無を設定でき、アンダーラインの色をキヤラ
クタ毎に容易に変化させることができる。
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、アトリビユート用ビデオ
RAMにアンダーライン用信号が割り当てられて
いるので、キヤラクタ単位にアンダーライン表示
の有無を設定でき、アンダーラインの色をキヤラ
クタ毎に容易に変化させることができる。
第１図は本発明に係るアンダーライン表示回路
を備えたコンピユータの出力部を示すブロツク
図、第２図は比較回路の具体的構成を例示する回
路図、第３図Ａはアンダーラインを引かない状態
を示し、同図Ｂはアンダーラインを引いた状態を
例示する図である。 １……テキスト用ビデオRAM、３……シフト
レジスタ、４……アンダーライン表示回路、４ｂ
……比較回路、７……アトリビユート用ビデオ
RAM。
を備えたコンピユータの出力部を示すブロツク
図、第２図は比較回路の具体的構成を例示する回
路図、第３図Ａはアンダーラインを引かない状態
を示し、同図Ｂはアンダーラインを引いた状態を
例示する図である。 １……テキスト用ビデオRAM、３……シフト
レジスタ、４……アンダーライン表示回路、４ｂ
……比較回路、７……アトリビユート用ビデオ
RAM。
Claims (1)
- 【特許請求の範囲】 １ テキスト用ビデオRAMの出力がキヤラクタ
ジエネレータを介してパターンデータに変換さ
れ、このパターンデータがシフトレジスタによつ
てシリアルなドツトデータに変換されるコンピユ
ータにおいて、 １キヤラクタを構成するラスター数に対応した
アドレスとアンダーライン用スペース数に対応し
たアドレスとからなるラスターアドレスを出力す
るCRTコントローラと、 アンダーラインを表示するかしないかを決定す
るアンダーライン用信号を出力するアトリビユー
ト用ビデオRAMと、 前記アンダーライン用信号を受けて前記ラスタ
ーアドレスと予め設定したラスター数とを比較
し、これらの値が一致したときにアンダーライ
ン・アクテイブ信号とテキストカツト信号とを出
力する比較回路とを備え、 テキストカツト信号によつて前記シフトレジス
タの出力が遮断されるとともに、アンダーライ
ン・アクテイブ信号によつて前記アトリビユート
用ビデオRAMによつて指定された色データに対
応するアンダーラインが表示されることを特徴と
するアンダーライン表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210245A JPS6188295A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210245A JPS6188295A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188295A JPS6188295A (ja) | 1986-05-06 |
| JPH0225190B2 true JPH0225190B2 (ja) | 1990-05-31 |
Family
ID=16586184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210245A Granted JPS6188295A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188295A (ja) |
-
1984
- 1984-10-05 JP JP59210245A patent/JPS6188295A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188295A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
| EP0009593B1 (en) | Video display terminal with partitioned screen | |
| JPH0327119B2 (ja) | ||
| JPS5834836B2 (ja) | デ−タヒヨウジセイギヨホウシキ | |
| US4203102A (en) | Character display system | |
| JPH0456316B2 (ja) | ||
| US4922237A (en) | Flat panel display control apparatus | |
| US4860251A (en) | Vertical blanking status flag indicator system | |
| EP0175341A2 (en) | Graphic display scan line windowing capability | |
| JPH0792737B2 (ja) | ビデオ信号表示制御装置 | |
| JPH0225190B2 (ja) | ||
| JPH0225191B2 (ja) | ||
| US5257015A (en) | Flat panel display control apparatus | |
| US5949442A (en) | Display device in which display information is smoothly scrolled | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JPH0242234B2 (ja) | ||
| JPH023511B2 (ja) | ||
| EP0102750A2 (en) | Character font display systems | |
| JP2674145B2 (ja) | 表示制御装置 | |
| EP0337752A2 (en) | Graphic display system for cutting out partial image | |
| JPH0150951B2 (ja) | ||
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPH0227677B2 (ja) | ||
| JPS62229317A (ja) | 文字処理装置 | |
| JPH0352072B2 (ja) |