JPH0225191B2 - - Google Patents
Info
- Publication number
- JPH0225191B2 JPH0225191B2 JP59210244A JP21024484A JPH0225191B2 JP H0225191 B2 JPH0225191 B2 JP H0225191B2 JP 59210244 A JP59210244 A JP 59210244A JP 21024484 A JP21024484 A JP 21024484A JP H0225191 B2 JPH0225191 B2 JP H0225191B2
- Authority
- JP
- Japan
- Prior art keywords
- underline
- text
- signal
- video ram
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003086 colorant Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、テキスト用ビデオRAMおよびグラ
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。
フイツク用ビデオRAMを備え、画面上にキヤラ
クタ及びグラフイツクの表示を可能となしたコン
ピユータにおけるアンダーライン表示回路に関す
る。
（従来の技術）
近時、テキスト用ビデオRAMおよびグラフイ
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。
ツク用ビデオRAMを備え、テレビ画面上にキヤ
ラクタおよびグラフイツクの表示を可能となした
コンピユータが提供されている。
（発明が解決しようとする問題点）
しかるに、この種のコンピユータにおいて、キ
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。
ヤラクタにアンダーラインを引くにはテキスト用
ビデオRAMやグラフイツク用ビデオRAMの内
容を書きかえなければならず、また、簡単にはア
ンダーラインの色を変えることができない。
（問題点を解決するための手段）
本発明は、テキスト用ビデオRAMの出力がキ
ヤラクタジエネレータ，テキスト用シフトレジス
タを介してシリアルなドツトテキストデータに変
換され、グラフイツク用ビデオRAMのパターン
データ出力がグラフイツク用シフトレジスタを介
してシリアルなドツトグラフイツクデータに変換
され、このドツトグラフイツクデータがパレツト
回路に入力され、ここで予め内部にラツチされた
データに従つてグラフイツクの色が変換されるコ
ンピユータにおいて、１キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、 テキストカツト信号によつて前記テキスト用シ
フトレジスタの出力が遮断されるとともに、アン
ダーライン・アクテイブ信号が前記パレツト回路
へ入力されるアンダーライン表示回路に係る。
ヤラクタジエネレータ，テキスト用シフトレジス
タを介してシリアルなドツトテキストデータに変
換され、グラフイツク用ビデオRAMのパターン
データ出力がグラフイツク用シフトレジスタを介
してシリアルなドツトグラフイツクデータに変換
され、このドツトグラフイツクデータがパレツト
回路に入力され、ここで予め内部にラツチされた
データに従つてグラフイツクの色が変換されるコ
ンピユータにおいて、１キヤラクタを構成するラ
スター数に対応したアドレスとアンダーライン用
スペース数に対応したアドレスとからなるラスタ
ーアドレスを出力するCRTコントローラと、ア
ンダーラインを表示するかしないかを決定するア
ンダーライン用信号を出力するアトリビユート用
ビデオRAMと、前記アンダーライン用信号を受
けて前記ラスターアドレスと予め設定したラスタ
ー数とを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する比較回路とを備え、 テキストカツト信号によつて前記テキスト用シ
フトレジスタの出力が遮断されるとともに、アン
ダーライン・アクテイブ信号が前記パレツト回路
へ入力されるアンダーライン表示回路に係る。
（作用）
アトリビユート用ビデオRAMから出力される
属性データ内に、例えば１ビツトを付加して、こ
の１ビツトをアンダーライン用信号として割り当
てる。
属性データ内に、例えば１ビツトを付加して、こ
の１ビツトをアンダーライン用信号として割り当
てる。
一方、１キヤラクタを構成するラスター数に対
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。
応したアドレスにアンダーライン用スペース数に
対応したアドレスを付加したラスターアドレスが
CRTコントローラから出力されると、比較回路
では予め設定したラスター数と前記ラスターアド
レスとを比較し、これらの値が一致したときにア
ンダーライン・アクテイブ信号とテキストカツト
信号とを出力する。
そして、このテキストカツト信号によつてテキ
スト用シフトレジスタの出力が遮断されるととも
に、アンダーライン・アクテイブ信号がパレツト
回路へ入力され、このパレツト回路でグラフイツ
クの色を変換させ、所望の色を有したアンダーラ
インを表示させる。
スト用シフトレジスタの出力が遮断されるととも
に、アンダーライン・アクテイブ信号がパレツト
回路へ入力され、このパレツト回路でグラフイツ
クの色を変換させ、所望の色を有したアンダーラ
インを表示させる。
（実施例）
以下、本発明の実施例について図面を参照して
説明する。
説明する。
第１図はグラフイツクデータおよびテキストデ
ータの出力部を示すブロツク図であり、破線で囲
つた回路がアンダーライン回路４である。
ータの出力部を示すブロツク図であり、破線で囲
つた回路がアンダーライン回路４である。
グラフイツク用ビデオRAM１はCRTコントロ
ーラ（図示省略）から指定されたアドレスによつ
てパターンデータを出力するメモリであり、青色
RAM１ａ，赤色RAM１ｂ，緑色RAM１ｃの３
種からなつている。
ーラ（図示省略）から指定されたアドレスによつ
てパターンデータを出力するメモリであり、青色
RAM１ａ，赤色RAM１ｂ，緑色RAM１ｃの３
種からなつている。
このグラフイツク用ビデオRAM１ａ，１ｂ，
１ｃの出力は、それぞれラツチ回路２ａ，２ｂ，
２ｃに入力され、ここで所定時間保持される。
１ｃの出力は、それぞれラツチ回路２ａ，２ｂ，
２ｃに入力され、ここで所定時間保持される。
ラツチ回路２ａ，２ｂ，２ｃを経たパターンデ
ータはグラフイツク用シフトレジスタ３ａ，３
ｂ，３ｃに入力され、後述するキヤラクタパター
ンデータと同一タイミングでラツチされ、シリア
ルなドツトグラフイツクデータに変換して出力さ
れる。
ータはグラフイツク用シフトレジスタ３ａ，３
ｂ，３ｃに入力され、後述するキヤラクタパター
ンデータと同一タイミングでラツチされ、シリア
ルなドツトグラフイツクデータに変換して出力さ
れる。
グラフイツク用シフトレジスタ３ａ，３ｂ，３
ｃから出力されたドツトグラフイツクデータは
ORゲート４ａ，４ｂ，４ｃを経てパレツト回路
５に入力される。パレツト回路５は、あらかじめ
内部にラツチされたデータに従つてグラフイツク
の色を変換する回路で、例えばこの回路内にグラ
フイツクの白色を青色に変換するようなデータが
ラツチされていたとすると、白色以外の色はその
ままテレビ側へ出力されるが、白色は青色に変換
されて出力される。
ｃから出力されたドツトグラフイツクデータは
ORゲート４ａ，４ｂ，４ｃを経てパレツト回路
５に入力される。パレツト回路５は、あらかじめ
内部にラツチされたデータに従つてグラフイツク
の色を変換する回路で、例えばこの回路内にグラ
フイツクの白色を青色に変換するようなデータが
ラツチされていたとすると、白色以外の色はその
ままテレビ側へ出力されるが、白色は青色に変換
されて出力される。
一方、テキスト用ビデオRAM６は前記CRTコ
ントローラから指定されたアドレスによつて、キ
ヤラクタコードをキヤラクタジエネレータ７へ出
力する。
ントローラから指定されたアドレスによつて、キ
ヤラクタコードをキヤラクタジエネレータ７へ出
力する。
キヤラクタジエネレータ７では、テキスト用ビ
デオRAM６から送られるキヤラクタコードが実
際に表示するパターンデータに変換され、このパ
ターンデータは、テキスト用シフトレジスタ８へ
入力されて、ここでシリアルなドツトテキストデ
ータに変換される。このテキスト用シフトレジス
タ８は後述するアンダーライン回路４から出力さ
れる制御信号S1によつてShift／Loadがなされ
る。すなわち、制御信号S1が「Ｈ」レベルなら
Shift命令となり、「Ｌ」レベルならLoad命令と
なる。
デオRAM６から送られるキヤラクタコードが実
際に表示するパターンデータに変換され、このパ
ターンデータは、テキスト用シフトレジスタ８へ
入力されて、ここでシリアルなドツトテキストデ
ータに変換される。このテキスト用シフトレジス
タ８は後述するアンダーライン回路４から出力さ
れる制御信号S1によつてShift／Loadがなされ
る。すなわち、制御信号S1が「Ｈ」レベルなら
Shift命令となり、「Ｌ」レベルならLoad命令と
なる。
アトリビユート用ビデオRAM１０は、前記
CRTコントローラから指定されたアドレスによ
つてキヤラクタの属性データを出力する。そし
て、キヤラクタの属性データ内の１ビツトにアン
ダーライン用信号S2が割り当てられており、
CRTコントローラによつて選択された特定のキ
ヤラクタにアンダーラインを表示したい場合に
は、このキヤラクタの示す属性データ内のアンダ
ーライン用信号S2がアクテイブ（「Ｈ」レベル）
にセツトされる。
CRTコントローラから指定されたアドレスによ
つてキヤラクタの属性データを出力する。そし
て、キヤラクタの属性データ内の１ビツトにアン
ダーライン用信号S2が割り当てられており、
CRTコントローラによつて選択された特定のキ
ヤラクタにアンダーラインを表示したい場合に
は、このキヤラクタの示す属性データ内のアンダ
ーライン用信号S2がアクテイブ（「Ｈ」レベル）
にセツトされる。
このアンダーライン用信号S2およびCRTコン
トローラから出力されるラスターアドレスは比較
回路４ｄへ入力される。このラスターアドレス
は、１キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。
トローラから出力されるラスターアドレスは比較
回路４ｄへ入力される。このラスターアドレス
は、１キヤラクタを構成するラスター数に対応し
たアドレスとアンダーライン用スペースに対応し
たアドレスとからなつている。
比較回路４ｄには、予めラスター数がセツトさ
れており、アトリビユート用ビデオRAM１０か
ら出力される前記アンダーライン用信号S2を取り
込み、アンダーライン用信号S2がアクテイブ
「Ｈ」レベルならラスターアドレスと前記ラスタ
ー数とを比較し、両者が一致した時にアンダーラ
イン・アクテイブ信号S3をアクテイブ（「Ｈ」レ
ベル）にする。
れており、アトリビユート用ビデオRAM１０か
ら出力される前記アンダーライン用信号S2を取り
込み、アンダーライン用信号S2がアクテイブ
「Ｈ」レベルならラスターアドレスと前記ラスタ
ー数とを比較し、両者が一致した時にアンダーラ
イン・アクテイブ信号S3をアクテイブ（「Ｈ」レ
ベル）にする。
このアンダーライン・アクテイブ信号S3は前記
ORゲート４ａ，４ｂ，４ｃに入力され、これら
のORゲートによつて前記グラフイツク用シフト
レジスタ３ａ，３ｂ，３ｃから出力されるグラフ
イツクドツトデータとの論理和がとられる。そし
て、アンダーライン・アクテイブ信号S3がアクテ
イブ「Ｈ」レベルの時には前記パレツト回路５に
対して常に白色のグラフイツクデータを送る。
ORゲート４ａ，４ｂ，４ｃに入力され、これら
のORゲートによつて前記グラフイツク用シフト
レジスタ３ａ，３ｂ，３ｃから出力されるグラフ
イツクドツトデータとの論理和がとられる。そし
て、アンダーライン・アクテイブ信号S3がアクテ
イブ「Ｈ」レベルの時には前記パレツト回路５に
対して常に白色のグラフイツクデータを送る。
また、この比較回路４ｄでは、アンダーライン
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S4が前記アンダー
ライン用信号S2に対応して出力される。
を表示するためにキヤラクタの上下に設けたスペ
ース間に余分なキヤラクタデータを表示させない
ようにするテキストカツト信号S4が前記アンダー
ライン用信号S2に対応して出力される。
このテキストカツト信号S4は、テキスト用
Shift／Load信号S5とともに負論理NANDゲート
４ｅへ入力され、このNANDゲート４ｅを介し
て出力された信号が前記制御信号S1となり、テキ
ストカツト信号S4がアクテイブ（「Ｈ」レベル）
のときにはテキストデータを出力しないようにし
ている。
Shift／Load信号S5とともに負論理NANDゲート
４ｅへ入力され、このNANDゲート４ｅを介し
て出力された信号が前記制御信号S1となり、テキ
ストカツト信号S4がアクテイブ（「Ｈ」レベル）
のときにはテキストデータを出力しないようにし
ている。
この比較回路４ｄの具体的回路は第２図で示す
ように構成される。
ように構成される。
この回路は、１キヤラクタのフオントを８×８
ドツトの場合に用いられる回路で、２つのインバ
ータ１３ａ，１３ｂと負論理ANDゲート１４と
からなり、ラスターアドレスはRAφ，RA1，
RA2，RA3の４ビツトからなり、この４ビツト
の他にアンダーライン用信号S2ラインが付加され
計５ビツトのデータが入力されている。RAφ，
RA1，RA2の各ラインは負論理ANDゲート１４
に直接入力され、RA3およびアンダーライン用
信号S2はそれぞれインバータ１３ｂ，１３ａを介
して負論理ANDゲートに入力されている。
ドツトの場合に用いられる回路で、２つのインバ
ータ１３ａ，１３ｂと負論理ANDゲート１４と
からなり、ラスターアドレスはRAφ，RA1，
RA2，RA3の４ビツトからなり、この４ビツト
の他にアンダーライン用信号S2ラインが付加され
計５ビツトのデータが入力されている。RAφ，
RA1，RA2の各ラインは負論理ANDゲート１４
に直接入力され、RA3およびアンダーライン用
信号S2はそれぞれインバータ１３ｂ，１３ａを介
して負論理ANDゲートに入力されている。
そして、テキストカツト信号S4はRA3の入力
ラインから取り出され、アンダーライン・アクテ
イブ信号S3は、負論理ANDゲート１４から取り
出される。
ラインから取り出され、アンダーライン・アクテ
イブ信号S3は、負論理ANDゲート１４から取り
出される。
このとき、アンダーラインを表示するためには
その分のスペースが必要なので、２ライン分アン
ダーライン用として増やすと、１キヤラクタに必
要なラスター数は縦８ビツトを表示するために必
要な８本のラスター数に２本加えて、φから９ま
での10本となりラスターアドレスは４ビツト必要
となる。
その分のスペースが必要なので、２ライン分アン
ダーライン用として増やすと、１キヤラクタに必
要なラスター数は縦８ビツトを表示するために必
要な８本のラスター数に２本加えて、φから９ま
での10本となりラスターアドレスは４ビツト必要
となる。
このとき、８番目のラスター〔第３図Ｂ〕にア
ンダーラインを表示させるようにすると、RAφ
＝「Ｌ」レベル，RA1＝「Ｌ」レベル，RA2＝
「Ｌ」レベル，RA3＝「Ｈ」レベルのときにアン
ダーライン・アクテイブ信号がアクテイブ（「Ｈ」
レベル）になる。また、アンダーライン用に増や
した２ラインのスペース中は、テキストデータを
出力させないように、RA3＝「Ｈ」レベルのと
き、テキストカツト信号S4がアクテイブ（「Ｈ」
レベル）になるようにしている。
ンダーラインを表示させるようにすると、RAφ
＝「Ｌ」レベル，RA1＝「Ｌ」レベル，RA2＝
「Ｌ」レベル，RA3＝「Ｈ」レベルのときにアン
ダーライン・アクテイブ信号がアクテイブ（「Ｈ」
レベル）になる。また、アンダーライン用に増や
した２ラインのスペース中は、テキストデータを
出力させないように、RA3＝「Ｈ」レベルのと
き、テキストカツト信号S4がアクテイブ（「Ｈ」
レベル）になるようにしている。
しかして、ラスターアドレスが「８」になつた
ときに、アンダーライン・アクテイブ信号S3は、
アクテイブになり、グラフイツクデータの有無に
かかわらず、アンダーラインが表示される。
ときに、アンダーライン・アクテイブ信号S3は、
アクテイブになり、グラフイツクデータの有無に
かかわらず、アンダーラインが表示される。
なお、本例ではアンダーラインを白色としてパ
レツト回路５へ送つているが、ORゲート４ａ，
４ｂ，４ｃを適当に組み合わせることによつて他
の色を対応させることができる。
レツト回路５へ送つているが、ORゲート４ａ，
４ｂ，４ｃを適当に組み合わせることによつて他
の色を対応させることができる。
（発明の効果）
以上述べたように、本発明によれば、テキスト
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、パレツト回路を利用している
ので、アンダーラインの色を簡単に変化させるこ
とができる。
用ビデオRAMやグラフイツク用ビデオRAMの
内容を書きかえる必要がなくてアンダーラインを
表示できる。また、パレツト回路を利用している
ので、アンダーラインの色を簡単に変化させるこ
とができる。
第１図は本発明に係るアンダーライン表示回路
を備えたコンピユータの出力部を示すブロツク
図、第２図は比較回路の具体的構成を例示する回
路図、第３図Ａはアンダーラインを引かない状態
を示し、同図Ｂはアンダーラインを引いた状態を
例示する図である。 １……グラフイツク用ビデオRAM、３ａ，３
ｂ，３ｃ……グラフイツク用シフトレジスタ、４
……アンダーライン表示回路、４ｄ……比較回
路、６……テキスト用ビデオRAM、８……テキ
スト用シフトレジスタ、１０……アトリビユート
用ビデオRAM。
を備えたコンピユータの出力部を示すブロツク
図、第２図は比較回路の具体的構成を例示する回
路図、第３図Ａはアンダーラインを引かない状態
を示し、同図Ｂはアンダーラインを引いた状態を
例示する図である。 １……グラフイツク用ビデオRAM、３ａ，３
ｂ，３ｃ……グラフイツク用シフトレジスタ、４
……アンダーライン表示回路、４ｄ……比較回
路、６……テキスト用ビデオRAM、８……テキ
スト用シフトレジスタ、１０……アトリビユート
用ビデオRAM。
Claims (1)
- 【特許請求の範囲】 １ テキスト用ビデオRAMの出力がキヤラクタ
ジエネレータ，テキスト用シフトレジスタを介し
てシリアルなドツトテキストデータに変換され、
グラフイツク用ビデオRAMのパターンデータ出
力がグラフイツク用シフトレジスタを介してシリ
アルなドツトグラフイツクデータに変換され、こ
のドツトグラフイツクデータがパレツト回路に入
力され、ここで予め内部にラツチされたデータに
従つてグラフイツクの色が変換されるコンピユー
タにおいて、 １キヤラクタを構成するラスター数に対応した
アドレスとアンダーライン用スペース数に対応し
たアドレスとからなるラスターアドレスを出力す
るCRTコントローラと、 アンダーラインを表示するかしないかを決定す
るアンダーライン用信号を出力するアトリビユー
ト用ビデオRAMと、 前記アンダーライン用信号を受けて前記ラスタ
ーアドレスと予め設定したラスター数とを比較
し、これらの値が一致したときにアンダーライ
ン・アクテイブ信号とテキストカツト信号とを出
力する比較回路とを備え、 テキストカツト信号によつて前記テキスト用シ
フトレジスタの出力が遮断されるとともに、アン
ダーライン・アクテイブ信号が前記パレツト回路
へ入力されることを特徴とするアンダーライン表
示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210244A JPS6188294A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210244A JPS6188294A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188294A JPS6188294A (ja) | 1986-05-06 |
| JPH0225191B2 true JPH0225191B2 (ja) | 1990-05-31 |
Family
ID=16586169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210244A Granted JPS6188294A (ja) | 1984-10-05 | 1984-10-05 | アンダ−ライン表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162386A (ja) * | 1990-10-25 | 1992-06-05 | Nippon Autom Mach Kk | ケーブル端子のかしめ付け方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267141A (ja) * | 1986-05-15 | 1987-11-19 | Ricoh Co Ltd | 情報処理装置 |
-
1984
- 1984-10-05 JP JP59210244A patent/JPS6188294A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162386A (ja) * | 1990-10-25 | 1992-06-05 | Nippon Autom Mach Kk | ケーブル端子のかしめ付け方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188294A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005367B1 (ko) | Crt/플라즈마 디스플레이 장치용 디스플레이 콘트롤러 | |
| KR890002958B1 (ko) | 라스터 주사 표시 장치 | |
| US4712099A (en) | Color-signal converting circuit | |
| US4684935A (en) | Combined graphic and textual display system | |
| US4203102A (en) | Character display system | |
| US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
| US4922237A (en) | Flat panel display control apparatus | |
| JPH0225191B2 (ja) | ||
| JPH0792737B2 (ja) | ビデオ信号表示制御装置 | |
| JP2845384B2 (ja) | 画像処理装置 | |
| JPH0225190B2 (ja) | ||
| US5257015A (en) | Flat panel display control apparatus | |
| JPH0242234B2 (ja) | ||
| EP0323636B1 (en) | Object display system | |
| US5428743A (en) | Arrangement and method of accessing frame buffer in raster-scan type computer system | |
| JP2674145B2 (ja) | 表示制御装置 | |
| EP0337752A2 (en) | Graphic display system for cutting out partial image | |
| EP0185328B1 (en) | Display control system | |
| JPH0214717B2 (ja) | ||
| KR880000993B1 (ko) | 고정패턴용 롬 사용방법 | |
| JPH0219894A (ja) | 表示色拡張装置 | |
| JPH0375694A (ja) | 画像着色装置 | |
| JPH01137289A (ja) | 色情報変換回路 | |
| JPS6059388A (ja) | ラスタ・スキャン型ｃｒｔ表示装置 | |
| JPH0352072B2 (ja) |