JPH02251992A - 液晶表示パネルおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリックス型液晶表示装置に用い
る液晶表示パネルおよびその製造方法に関するものであ
る。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では表示コントラストや応答速度が低下するた
め、各絵素にスイッチング素子を配置したアクティブマ
トリックス型液晶表示装置が利用されつつある。しかし
ながら前記液晶表示装置に用いるアクティブマトリック
スアレイには数万個以上の薄膜トランジスタ（以後ＴＰ
Ｔと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたＴＰＴを検査し、良否を判別する
必要がある。そこで容易にアクティブマトリックスアレ
イ上のＴＰＴを検査することのできる液晶表示パネルお
よびその製造方法が待ち望まれていた。

以下、従来の液晶表示パネルについて図面を参照しなが
ら説明する。第９図（ａ）は従来の液晶表示パネルの平
面図である。また第９図（ｂ）は第９図（ａ）のＥＥ’
線での断面図である。なお、説明に不要な箇所は省略し
ており、説明を容易にするため拡大あるいは誇張して描
いている部分が存在する。

また、液晶表示パネルの信号線数・ＩＣ数などは作図を
容易にするために非常に少なく描いている。

以上のことは以下の図面に対しても同様である。

第９図（ａ）（ｂ）において、９０は液晶、９１はソー
ダガラスからなる基板、９２は対向電極が形成された基
板（以下、対向基板と呼ぶ）、９３はゲート信号線、９
４はソース信号線、９５はフレキシブル基板９６と接続
のために基板９１上に形成された接続電極形成部、９６
はゲートまたはソース信号線とＩＣを積載した基板９７
上の引き出し線１０１とを接続するためのフレキシブル
基板、９７は走査ＩＣ９８またはソースＩＣ９９を積載
するためのプリント基板（以後、ＩＣ基板と呼ぶ）、９
８は液晶表示パネルのゲート信号線９３に信号を印加す
るためのＩＣ（以後、走査ＩＣと呼ぶ）、９９は液晶表
示パネルのソース信号線９４に信号を印加するためのＩ
Ｃ（以後、ソースＩＣと呼ぶ）、１００は基板９１と対
向基板９２間に液晶９０を封止するための樹脂（以後、
封止樹脂と呼ぶ）である。以後、同一番号あるいは同一
記号を付したものは同一構成あるいは同一内容のもので
ある。また、第Ｉ０図は委は９１上かつ液晶に面した部
分に形成されたＴＦＴ群の一部等価回路図である。第１
０図においてＴｌ１％Ｔ４４はＴＦＴ、Ｓｔ〜Ｓ４はソ
ース信号線、Ｇ　ｌ”　Ｇ　ａはゲート信号線、ｐＨ〜
Ｐ　４４は絵素電極である。また第１１図は接続電極形
成部９５の一部拡大平面図である。第１１図において１
１０は接続用電極である。

第９図〜第１１図で明らかなように従来の液晶パネルは
ガラス基板９１上にＴＦＴ群および接続用電極が形成さ
れ、また対向基板を取り付けられてパネル化されている
。前記パネルに信号を印加するＩＣはＩＣ基板９７上に
ハンダ付けにより積載され、前記基板とパネルとをフレ
キシブル基板９６を用いて接続されている。フレキシブ
ル基板９６の接続には異方向性導電膜が用いられ、熱圧
着により、フレキシブル基板９６と接続用電極およびフ
レキシブル基板９６と引き出し線１０１と接続される。

以下、従来の液晶表示パネルの製造方法について説明す
る。第１２図（ａ）はアレイ形成工程後の基板の平面図
を示している。また、第１２図ら）は第１２図（ａ）の
ＦＦ’線での断面図である。第１２図（ａ）（ｂ）にお
いて１２０は第１０図に示すＴＦＴ群形成部（以後、表
示領域と呼ぶ）である。まず、アレイ形成工程ではソー
ダガラス上に金属薄膜およびアモルファスシリコン薄膜
などを層上に重ね、表示領域１２０、信号線９３・９４
および接続用電極１１０を形成する。

第１３図（ａ）はパネル化工程後の基板の平面図を示し
ている。また、第１３う）は第１３図（ａ）のＣＧ’線
での断面図である。アレイ形成工程後、基板はパネル化
工程へ送られる。この工程では表示領域上に対向基板９
２が取り付けられ、周辺部を封止樹脂で封止、液晶９０
が注入される。工程終了後、良品は次の検査工程へ送ら
れる。第１４図は検査工程の説明図である。第１４図に
おいて、１４０はゲート信号線Ｇ、とソース信号線Ｓ３
の交点部に発生したショート（以後、クロスショートと
呼ぶ）、１４１は抵抗値測定手段、ＰＳ、〜ＰＳ、及び
ＰＣ，−ＰＣ４はプローブなどの接続手段（以後プロー
ブと呼ぶ）、ＳＳ、〜Ｓ　Ｓ　ａおよびＳＧ＋−３Ｇ４
はリレーまたはアナログスイッチなどからなる選択手段
（以後、スイッチと呼ぶ）である。検査工程では主とし
て重大な表示欠陥になるクロスショートを検出すること
を目的とする。そこでこの工程ではプローブＰＧ＋〜Ｐ
Ｇ４を液晶表示パネルのゲート信号線Ｇ　Ｉ”　Ｇ　４
に、プローブＰＳ＋〜ＰＳ、をソース信号線に圧接する
。通常、液晶表示パネルの信号線は２００本以上形成さ
れるため、−度にすべての信号線にプローブを圧接する
ことが困難である。そこでプローブをＸＹステージなど
に取り付は移動させていくことにより順次圧接していき
検査をおこなう。ブーロブ圧接後、スイッチＳＳＩのみ
を閉じ、スイッチＳＧ１から順次ＳＧ、、まで閉じてい
き、各状態での抵抗値を抵抗値測定手段１４１で測定す
る。以上の動作をすべてのゲート信号線に対して行える
ようにプローブＰＧ、〜ＰＧ。

を順次移動させておこなう。次にスイッチＳＳ２のみを
閉じ、同様にスイッチｓｃ、−ｓｃ、を閉じていき、ま
たプローブＰＣ，〜ＰＧ４を移動させておこなう。以上
の動作をスイッチＳＳ、〜ＳＳ４を順次閉じ、また移動
させることにより、すべてのゲート信号線とソース信号
線間の抵抗値を測定する。測定される抵抗値はゲート信
号線とソース信号線の交点が正常であれば高抵抗が、短
絡していれば低抵抗が測定される。第１４図ではクロス
ショート１４０が発生しているため、スイッチＳＧ、及
びＳ　Ｓ　３を閉じたとき、低抵抗値になる。

クロスショートが発生したものは不良として廃棄される
。次に接続工程について説明する。接続工程では、ＩＣ
基板９７上にまず、走査ＩＣ９８またはソースＩＣ：９
９などが積載される。次にフレキシブル基板９６上に異
方向性導電膜が形成される。次にフレキシブル基板９６
はＩＣ基板９７の引き出し線１０１および接続電極形成
部９５に位置決めされたのち、熱圧着され接続される。

以上の工程を経て液晶表示パネルは完成する。

発明が解決しようとする課題 近年、液晶表示パネルの信号線の間隔は２００μ−以下
と微細化の傾向にある。また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルとその製造方法では、検査工程において下記の重大な
課題が発生する。液晶表示パネルは検査工程で重大な表
示欠陥となるクロスショートを検出し、液晶表示パネル
の良否を選別する必要がある。また、黒点状表示欠陥と
なるＴＰＴのソース・ドレイン間断線（以後、Ｓ−Ｄオ
ーブンと呼ぶ）、ゲート・ドレイン間ショート（以後、
Ｇ−Ｄシｑ　−トと呼ぶ）および白点状表示欠陥となる
ＴＰＴのソース・ドレインショート（以後、Ｓ−Ｄショ
ートと呼ぶ）をも検出することが好ましい。前述の検査
を行うためにはプローブを液晶表示パネルのソース信号
線およびゲート信号線の引き出し電極に圧接し、電気的
接続を取る必要がある。しかし、信号線の引き出し電極
も微細化の傾向があり、プローブを正確に位置決めする
ことが困難になりつつある。また、微細化になるほど位
置決め時間も長時間を要する。液晶表示パネルの信号線
本数も増大化の傾向にあり、プローブを一度に圧接でき
る本数にも限度があるため、プローブの移動回数が増大
し、°検査時間に長時間を要する。たとえば、信号線数
が２００Ｘ　４００本のものでも、プローブを２５　Ｘ
　２５本を一度に圧接し、２５　Ｘ　２５のプローブを
１０秒で検査をおこなっても約２０分の検査時間を要す
る。またＳ−Ｄショート・Ｇ−Ｄショート・Ｓ−Ｄオー
ブン欠陥などの点欠陥は従来の検査工程ではほとんど検
出することができず、通常おこなわれていない。前記点
欠陥は完全に液晶表示パネルが完成してから表示による
検査がおこなわれ、良否の選別がおこなわれる。しかし
、完成してから不良品となると、製造コストにはねかえ
る割合が大きく、重大な課題であった。

課題を解決するための手段 上記課題を解決するため、本発明の液晶表示パネルは、
ポリシリコン基板に絵素を駆動するスイッチング素子と
、前記スイッチング素子が接続されたゲート信号線に信
号を印加する走査回路が形成され、前記スイッチング素
子が接続されたソース信号線に、突起電極が形成された
駆動用ＩＣが導電性接合層を介して接続されたものであ
る。

また、本発明の液晶表示パネルの製造方法は、ポリシリ
コン基板に絵素を駆動するスイッチング素子と走査回路
を形成し、前記基板上に対向電極が形成された基板を取
り付け、前記基板間に液晶を注入してパネル化し、また
、走査回路を動作させ、かつ検査用パッドを用いて、前
記液晶パネルの検査工程をおこない、次にソース信号線
に突起電極が形成された駆動用ＩＣを導電性接合層を介
して接続するものである。

作用 本発明の液晶表示パネルは絵素駆動用のＴＰＴおよび走
査回路をポリシリコン基板に形成している。走査回路を
動作させることにより、任意のゲート信号線にＴＰＴを
動作させる電圧（以後、オン電圧と呼ぶ）またはＴＰＴ
を動作させない電圧（以後、オフ電圧と呼ぶ）を印加す
ることができる。したがって、全ゲート信号線に一度に
プローブを圧接し、信号印加したのと同様の効果が得ら
れる。また、本発明の液晶表示パネルの製造方法は、液
晶表示パネルの検査をおこなったのち、ソースＩＣを積
載するものであるから、検査時ソースＩＣの入力インピ
ーダンスを考慮する必要がない。したがって確実・安定
な検査をおこなえる。

実施例 以下、本発明の液晶表示パネルの一実施例について図面
を参照しながら説明する。第１図（ａ）は本発明の液晶
表示パネルの平面図である。また第１図（ｂ）は第１図
（ａ）のＡＡ’線での断面図、第１図（Ｃ）は第１図（
ａ）のＢＢ’線での断面図である。第１図（ａ）（ｂ）
（Ｃ）において、１０は液晶、１１はポリシリコンなど
からなる半導体基板、１２は対向基板、１３は液晶表示
パネルの検査をおこなうための電極が形成された部分（
以後、検査電極形成部と呼ぶ）、１４はチップ状のソー
スＩＣ１１５はゲート信号線、１６はソース信号線、１
７・１８は引き出し線、１９はゲート信号線にオン電圧
またはオフ電圧を印加し走査するための走査回路の形成
部、２０は封止樹脂である。

第１図（ａ）　（ｂ）　（Ｃ）で明らかなように本発明
の液晶表示パネルはポリシリコン基板にＴＰＴおよび走
査回路が形成される。また、表示領域の周辺には各信号
線に対応した検査用電極が形成されており、ソース信号
線にはガラスオンチップ技術（以後、ＣＯＧ技術と呼ぶ
）でソースＩＣ１４チツプが接続されている。さらに本
発明の液晶表示パネルを第２図〜第４図を用いて説明す
る。まず、第２図はＴＰＴが形成された表示領域部の一
部等価回路図である。第２図において、ＴＭ１１−ＴＭ
３４およびＴＳＩＩ〜ＴＳ、、はＴＦＴである。第２図
で明らかなように、本発明の液晶表示パネルは１つの絵
素電極に２つのＴＰＴが形成され、前記２つのＴＰＴは
それぞれ異ったゲート信号線およびソース信号線に接続
されている。第３図（ａ）はソースＩＣ１４および引き
出しｖＡ１８部の一部拡大平面図である。第３図（ａ）
において３０はソースＩＣ１４チツプの端子と接続する
ために基板１１上に形成された電極（以後、ＩＣ接続電
極と呼ぶ）、３１に示す点線はソースＩＣ１４チツプの
積載位置を示している。

以上のように本発明の液晶表示パネルのソース信号線に
はソースＩＣ１４チツプがＩＣ接続電極３０を介して接
続されている。第３図（ｂ）は走査回路形成部１９の走
査回路のブロック図図である。第３図（ｂ）において、
３２はシフトレジスタ回路、３３はシフトレジスタ回路
３２の論理出力をラッチし保持するためのラッチ回路、
３４はラッチ回路３３の論理出力により、オン電圧また
はオフ電圧を出力するドライブ回路、３５は出力端子Ｘ
、〜Ｘｆｉに入出力する電流を規定値以下に制限できる
機能をもつ出力電流制限回路である。なお、出力電流制
限回路３５はＣＬ端子の論理入力により、入出力電流の
制限機能を解除または動作させることができる。通常、
検査工程時には動作させ、表示状態では解除される。シ
フトレジスタ回路３２はクロックφをおよびＳＰ’また
はＳＰＺに入力されたデータにより、ＨまたはＬレベル
の論理出力を出力する。前記論理出力はラッチ回路３３
を通過またはラッチ回路３３に保持され、ドライブ回路
からオン電圧またはオフ電圧が出力される。第４図は、
検査電極形成部１３の一部拡大平面図である。第４図に
おいて４１は検査用電極である。第４図で明らかなよう
に検査電極４１まではすべてのソース信号線またはゲー
ト信号線は引き出されてきている。検査用電極４１から
は１本ごとに引き出され、走査回路形成部１９またはＩ
Ｃ接続用電極３０まで導びかれる。前記検査用電極４１
は少なくともソース信号線には形成される。

以下、本発明の液晶表示パネルの製造方法について説明
する。第５図（ａ）はアレイ形成工程後の基板１１の平
面図を示している。また、第５図さ）は第５図（ａ）の
ＣＣ′線での断面図である。まず、アレイ形成工程では
ポリシリコン基板に半導体技術を用いて、ＴＰＴおよび
走査回路などが形成される。

また、ＩＣ接続電極３０なども形成される。アレイ形成
工程後火のパネル化工程へと進む。第６図（ａ）はパネ
ル化工程後の基板の平面図を示している。

また、第６図［有］）は第６図（ａ）のＤＤ’線での断
面図である。この工程ではＴＰＴなどが形成された表示
領域上に対向基板１２が取り付けられ、周辺部を封止樹
脂で封止したのち、前記基板間を真空にして、液晶１０
が注入される。前、記工程終了後、良品は次の検査工程
へ進む。第７図は検査工程での液晶表示パネルの説明図
である。第７図において説明を容易にするために走査化
１９は図面の左側にしか描いていない。第７図において
、７０はＳ−Ｄショート、７１はＧ−Ｄショート、７４
はクロスショート、７２は直流電圧を印加できる信号印
加手段、７３は電流などの信号を検出するための信号検
出手段、ＱＳ、　　・ＱＳ、はプローブ、ＵＳ、・　Ｕ
Ｓ、はスイッチである。まず、クロスショート７４の検
出方法について説明する。プローブＰＳ、〜ＰＳ、はソ
ース信号線端に形成された検査用電極４１に圧接される
。次に走査回路１９を動作させ、すべてのゲート信号線
にオフ電圧を印加する。なお、ここでは、オフ電圧を一
電圧、オン電圧を十電圧として取り扱う。次にスイッチ
ＳＳ、からＳＳ、まで順次１ずつ閉じていき、各状態で
出力電圧または電流がないかを信号検出手段７３で測定
する。今、クロスショート７４が発生しているため、ス
イッチＳ３３を閉じた時、オフ電圧が手段検出手段７３
に検出される。したがって、ソース信号線Ｓ、とゲート
信号線が短絡していることがわかる。次にスイッチＳＳ
３を閉じたまま、ゲート信号線Ｇ１にオン電圧を印加し
、順次最後のゲート信号線までシフトさせていく。前記
各状態でオフ電圧に変化がないかを信号検出手段７３で
監視する。今、ゲート信号線Ｇ３にオン電圧を印加した
時、信号検出手段７３が検出している信号がオフ電圧か
らオン電圧に変化する。したがって、ゲート信号線Ｇ３
とソース信号Ｓ３にクロスショートが発生していること
を検出できる。また走査回路１９に出力電流制限回路３
５を形成しているため、クロスショートが発生していて
も、またゲート信号線の隣接ショートが発生していても
過電流が流れることがなく、安定にパネルおよび走査回
路などを破壊することなく検査がおこなえる。

以上の動作をプローブＰＳ、〜ＰＳｓを移動させ、他の
ソース信号線にもおこなっていくことにより、検査をお
こなうことができる。

次に、Ｇ−Ｄショート７１の検出方法について説明する
。まず、プローブＰＳ、−ＰＳ、をソース信号線端に形
成された検査用電極４１に圧接する。

次に走査回路１９を動作させ、ゲート信号線Ｇｌのよに
オン電圧を印加し、他のゲート信号線にはオフ電圧を印
加する。その時、順次選択手段ＳＳ１からＳＳ５まで選
択的に閉じていき各ソース信号線に出力電流がないか信
号検出手段７３で測定する。

以上の動作をクロスショートの説明と同様にすべてのゲ
ート信号線に対しておこなう。今、ゲート信号線Ｇ４に
オン電圧を印加し、選択手段Ｓ　Ｓ　３を閉じたときＴ
ＦＴのＴ　Ｍ　’ｓ　ｚにＧ−Ｄショート７１が発生か
つＴＦＴのＴＭ、、が動作状態であるため、ゲート信号
線Ｇ４→Ｇ−Ｄショート７１→Ｔ　Ｍ　３’ｓドレイン
→ＴＭ、、ソース→ソース（を分線ｓｚ→ＰＳ、→ＳＳ
３→信号検出手段７３なる電流経路が生じるため、ＴＰ
ＴのＴＭＩ、に欠陥が発生していることを検出できる。

以上の動作をプローブを移動させ、すべてのソース信号
線に対しておこなう。

最後に、Ｓ−Ｄショートの検出方法について説明する。

まず、プローブＰＳ、〜ＰＳｓおよびＱＳ、　　・ＱＳ
、を検査用電極４１に圧接する。次に走査回路１９を動
作させ、ゲート信号線Ｇ、のみにオン電圧を印加し、他
のゲート信号線にはオフ電圧を印加する。次に選択手段
Ｕ　Ｓ　ｔおよびＵ　Ｓ　ａを閉じ、ソース信号線Ｓｔ
およびＳ４に信号印加手段７２からの電圧を印加する０
次に選択手段ＳＳ、。

ＳＳｚ、ＳＳｓを順次選択的に閉じていき、各ソース信
号線Ｓ、、Ｓ３．Ｓ、に出力電圧がないか信号検出手段
７３で測定する。次にゲート信号線Ｇ。

のみにオン電圧を印加し、前述の動作を行う。以上の動
作をすべてのゲート信号線に対して行う。

今ＴＦＴのＴＭ２□にＳ−Ｄショート７０が発生してい
るため、ゲート信号線Ｇｔにオン電圧を印加し、ＴＦＴ
のＴＳ、□を動作状態にし、かつ選択手段５Ｓ３３を閉
じたとき、信号印加手段７２→Ｕ　Ｓ　ｔ→Ｑ　Ｓ　ｔ
→ソース信号線Ｓ２→Ｓ−Ｄショート７０→Ｐ２□→Ｔ
ＦＴのＴ　Ｓ　ｔ□→ソース信号線Ｓ、→ＰＳ。

→ＳＳ３→信号検出手段７３なる電流経路が生じるため
、ＴＦＴのＴ　Ｍ　ｚ　ｔにＳ−Ｄショート７０が発生
していることを検出できる。以上の動作をプローブを移
動させ、すべてのソース信号線に対しておこなう。

検査工程終了後、良品にはソースＩＣ接続工程がおこな
われる。第８図はｔＣ接続電極３０にソースＩＣ１４を
接着したところの断面図である。第８図において８０は
突起電極、８１は導電性接合層である。前記突起電極は
Ａｎから構成され、ボールボンディングまたはネイルヘ
ッドボンディング技術を用いてソースＩＣ１４の端子上
に２段突起状に形成される。また前記突起電極上に数十
μｍの導電性接合層を形成されている。前記導電性接合
層は、接着剤としてエポキシ系、フィノール系等を主剤
として、Ａ、　　・Ａ、−Ｎｉ　　−Ｃ−３，ＩＯ□な
どのフレークを混ぜたものであり、転写等の技術で形成
される。ソースＩＣ１４はＩＣ接続電極４１と前記突起
電極および導電性接合層を介して電極的に接続される。

次に電気オーブン・ヒートコラムなどの方法を用い、導
電性接合層を本硬化させ液晶表示パネルは完成する。

なお、本発明の液晶表示パネルの製造方法の説明で、パ
ネル化工程後検査工程をおこなうとしたが、検査工程後
、パネル化工程をおこなっても同様の効果が得られるこ
とは明らかである。したがって検査工程後、パネル化工
程をおこなってもよい。

また本発明の液晶表示パネルは１つの絵素電極に２つの
ＴＰＴを形成するとしたがこれに限定するものではない
。

発明の効果 本発明の液晶表示パネルは、絵素駆動用のＴＰＴおよび
走査回路を半導体基板に形成し、ソースＩＣはＣＯＧ技
術で積載している。走査回路は比較的回路規模が小さく
容易に形成できるため、欠陥および不良の発生率が低い
。ソースＩＣの機能を半導体基板に作りこもうとすると
、前記機能を実現するための回路は大きく、欠陥・不良
が発生しやすい。したがって、本発明の液晶表示パネル
の製造歩留まりは半導体基板にソースＩＣの機能を作り
こんだものと比べると格段に高い。また、従来のフレキ
シブル基板を用いて、走査用ＩＣと接続する液晶表示パ
ネルでは１００μｍ以下のファインパターンの信号線ピ
ッチのものには対応することができないが、本発明の液
晶表示パネルでは十分対応が可能である。

また、本発明の液晶表示パネルの製造方法では、ソース
ＩＣを接続する前に検査工程をおこなう。

検査工程ではＳ−Ｄショート時に発生する電流は通常１
μＡ以下と非常に微小である。したがって、ソースＩＣ
が検査工程時に接続あるいは形成されていると、前記Ｉ
Ｃの入力インピーダンスの影響がでる。ゆえに微小な電
流を検出することは困難であり、欠陥を検出することが
できない。また、走査回路を動作させるだけで、すべて
のゲート信号線にオン電圧またはオフ電圧を一度に印加
することができる。したがって、全ゲート信号線にプロ
ーブを圧接したのと同様の効果が得られ、検査時間がリ
ド常に短縮される。またプローブの圧接はソース信号線
側だけでよく、プローブの作製コストの低減にもつなが
る。また、本発明の液晶表示パネルは１つの絵素電極に
２つのＴＰＴを形成し、走査回路により一度にすべての
ゲート信号線に電圧を印加できるため、従来の液晶表示
パネルでは検出することのできなかったＳ−Ｄオープン
、Ｓ−Ｄショートをも検出することができる。以上のこ
とより、走査回路形成後、液晶表示パネルの良否を高速
にかつ容易に判定することができ、その効果は大である
。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は本発明の液晶表示パネルの平面
図および断面図、第２図は本発明の液晶表示パネルの表
示領域の一部等価回路図、第３図（ａ）はソースＩＣ接
続部の一部拡大平面図、第３図（ｂ）は走査回路の機能
ブロック図、第４図は本発明の液晶表示パネルの検査用
電極形成部の一部拡大平面図、第５図（ａ）［有］）〜
第８図は本発明の液晶表示パネルの製造方法の説明図、
第９図（ａ）（ｂ）は従来の液晶表示パネルの平面図お
よび断面図、第１０図は従来の液晶表示パネルの表示領
域の一部等価回路図、第１１図はフレキシブル基板を接
続するための接続用電極形成部の一部拡大平面図、第１
２図（ａ）（ｂ）〜第１４図は従来の液晶表示パネルの
製造方法の説明図である。 １０・９０・・・・・・液晶、１１・９１・・・・・・
基板、１２・９２・・・・・・対向電極、１３・・・・
・・検査用電極形成部、１４・・・・・・ソースＩＣ，
１５・９３・Ｇｌ〜Ｇ４・・・・・・ゲート信号線、１
６・９４・Ｓ、−Ｓ、・・・・・・ソース信号線、１７
・１８・・・・・・引き出し線、１９・・・・・・走査
回路形成部、２０・　１００・・・・・・封止樹脂、Ｐ
、〜Ｐ４４・・・・・・絵素電極、Ｔｌｌ〜Ｔ４４・Ｔ
Ｍ、、〜ＴＭ３．・Ｔ　Ｓ　、、−’ｒ　ｓ　４４・・
・・・・ＴＦＴ、３０・・・・・・ＩＣ接続電極、３１
・・・・・・ＩＣ積載位置、３２・・・・・・シフトレ
ジスタ回路、３３・・・・・・ラッチ回路、３４・・・
・・・ドライブ回路、３５・・・・・・出力電流制限回
路、４１・・・・・・検査用電極、７０・・・・・・Ｓ
−Ｄショート、７１・・・・・・Ｇ−Ｄショート、７２
・・・・・・信号印加手段、７３・・・・・・信号検出
手段、７４・　１４０・・・・・・クロスショート、Ｐ
Ｓ、〜ＰＳ、　　・ＰＣ，〜ＰＧ、　　・ＱＳ、　　・
Ｑ　Ｓ　４・・・・・・接続手段、ＳＳ、〜ＳＳ４　　
・ｓｃ、−ｓｃ。 ・ＵＳ２　・ＵＳ、・・・・・・選択手段、８０・・・
・・・突起電極、８１・・・・・・導電性接合層、９５
・・・・・・接続電極形成部、９６・・・・・・フレキ
シブル基板、９７・・・・・・ＩＣ基板、９８・・・・
・・走査ＩＣ１９９・・・・・・ソースＩＣ１１０１・
・・・・・引き出し線、１１０・・・・・・接続用電極
、１４１・・・・・・抵抗値測定手段。 代理人の氏名　弁理士　粟野重孝　はか１名１Ｍ　２　
図 ！Ｊ＋４Ｓｓ　−ソースＩＫ　％　ＩＩＧｌ−Ｇ４−−
−ケートｆ！！号纜 Ｆ％ｒ−Ｐｕ　−−−１！　　東　電　愉７Ｆ’ｆｕ−
１万ｌ＋−万一−・−ＴＰＴ！１　　銀 傘・！１＝ 区 ３２−　　シフトしジス９回路 ３３−　　フ１ソチロ路 ３４−−−　　ド　　ラ　　イ　　ブ　　回　路ぴ−フ
リチ利ｍｔｉ子 ＥＮ　−イネ−うルｊｗ１３゜ ＣＬ　−一　彎１１副ＦＩｌｌ＃ＩＨグｍｍ子４１、−
−一楕ｌ用電極 τ− π−−− β−−− ソース・ドレイン矩＆３τ陥 ケート・トレイ′／短に％τ陥 ｆｌ！！Ｅｎ１ｘＪ季投 信号検出手段 ％−クロスジコート ＱＳｚ、ＱＳａ−−−ｆ＊　ｌ！＋役 ＵＳｔ、ＵＳ濾−１訳手段 第１０図 ／１０−ｍ− 接績用電１ １１２ＦＪ！Ａ ＋２ｆ）　−−− 浸 示　Ｉｌｌ　域 Ｆ。 蓚１３図 ８′ ＋４０−・−クロスシュート １４１−・−巻抗ａｍ定手段

Claims (7)

【特許請求の範囲】
1. （１）半導体基板に絵素を駆動するスイッチング素子と
   、前記スイッチング素子が接続されたゲート信号線に信
   号を印加する走査回路が形成され、前記スイッチング素
   子が接続されたソース信号線に、駆動用ＩＣが導電性接
   合層を介して接続されていることを特徴とする液晶表示
   パネル。
2. （２）走査回路の出力部に出力電流制御回路が形成され
   ていることを特徴とする請求項（１）記載の液晶表示パ
   ネル。
3. （３）スイッチング素子は一絵素に複数個形成されてい
   ることを特徴とする請求項（１）記載の液晶表示パネル
   。
4. （４）駆動用ＩＣを接続する電極とスイッチング素子が
   形成された表示領域間に検査用電極が形成されているこ
   とを特徴とする請求項（１）記載の液晶表示パネル。
5. （５）出力電流制御回路は外部入力信号の印加信号によ
   り、通常出力電流状態と出力電流制限状態を切り換えら
   れることを特徴とする請求項（２）記載の液晶表示パネ
   ル。
6. （６）ポリシリコン基板上に絵素を駆動するスイッチン
   グ素子と走査回路を形成し、前記基板上に対向電極が形
   成された基板を取りつけ、前記基板間に液晶を注入して
   パネル化し、走査回路を動作させ、かつ検査用パットを
   用いて前記液晶パネルの検査工程をおこない、次にソー
   ス信号線に突起電極が形成された駆動用ＩＣを導電性接
   合層を介して接続することを特徴とする液晶表示パネル
   の製造方法。
7. （７）検査工程はソース信号を流れる電流を検出するこ
   とにより行なうことを特徴とする請求項（６）記載の液
   晶表示パネルの製造方法。