JPH11168214A

JPH11168214A - 液晶電気光学装置及びその作製方法

Info

Publication number: JPH11168214A
Application number: JP35004897A
Authority: JP
Inventors: Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 1999-06-22
Anticipated expiration: 2017-12-04
Also published as: JP4236720B2

Abstract

(57)【要約】【課題】本発明は、特に、スティック基板に形成され
た駆動回路の検査手段を開示するとともに、その検査手
段を用いて歩留りの良い電気光学装置を提供することを
課題とする。【解決手段】スティック基板側引き出し配線１０７と
接続用電極パッド１１５の間に、検査回路部１０６を設
け、パネルアレイ基板とスティック基板を貼り合わせる
工程の前後で、スティック基板に作製された駆動回路部
１０５の検査を行い、短時間で簡単にスティック基板の
良品・不良品の選別を行う。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、液晶等の表示体を
用いた液晶電気光学装置に関し、特に、その構成及びそ
の作製方法に関するものである。

【０００２】

【従来の技術】従来の表示装置としては、ＣＲＴが最も
一般的である。しかし、ＣＲＴは装置の容積、重量、消
費電力が大きく、特に、大面積の表示装置には適してい
なかった。そこで、近年、ＣＲＴに比べ軽量化及び低消
費電力化が容易に実現できる液晶電気光学装置が注目さ
れている。

【０００３】液晶電気光学装置は液晶物質が分子軸に対
して平行方向と垂直方向で誘電率が異なることを利用
し、光の偏光や透過光量、さらには散乱量を制御するこ
とでＯＮ／ＯＦＦすなわち明暗を表示する。液晶材料と
してはＴＮ液晶、ＳＴＮ液晶、強誘電液晶が一般的であ
る。

【０００４】特に、液晶電気光学装置のなかでも、ガラ
ス等の絶縁基板上にＴＦＴを有する半導体装置、例え
ば、薄膜トランジスタ（ＴＦＴ）を画素の駆動に用いる
アクティブマトリクス型の液晶電気光学装置が盛んに開
発されている。

【０００５】アクティブマトリクス型の液晶電気光学装
置のパネル部分は、ガラス基板上に信号線と走査線をマ
トリクス状に組み合わせ、その交点部分近傍にＴＦＴを
配置した構成を有したものである。この構成において、
ＴＦＴのソース電極は信号線に接続され、ゲート電極は
走査線に接続されている。また、ドレイン電極は保持容
量と画素領域の液晶に対応して配置された画素電極に接
続されている。液晶は対向電極と画素電極の間に挟まれ
て駆動される。この対向電極は、対向基板上に作り込ま
れる。

【０００６】また、上記パネル部分の信号線や走査線を
駆動するための駆動回路部分は、単結晶の半導体集積回
路で形成されており、テープ自動ボンディング（ＴＡ
Ｂ）法や、チップ・オン・グラス（ＣＯＧ）法によっ
て、アクティブマトリクスに接続されている。

【０００７】しかし、表示画面を構成するための電極配
線の数は数百にもおよぶものである。そして、従来の周
辺駆動回路は、ＩＣパッケージや半導体チップであるた
め、これらの端子を基板上の電極配線と接続するために
は、配線を引き回さなければならず、表示画面と比較し
て、周辺駆動回路部分の面積が大きくなってしまってい
た。特に大面積の表示装置の場合、更に電極配線が多く
なるため、ＩＣの数も多くなりコスト高になるという問
題があった。

【０００８】また、上記問題点を解決するための方法と
して、パネル部分と同一基板上に駆動部分を配置する方
法が考えられている。この場合の駆動部分は、薄膜トラ
ンジスタを用いて、パネル部分と同様に形成される。し
かし、同一基板にパネル部分と駆動部分を一体形成した
場合は、熱や外部からの力が加えられると基板全体にた
わみ等が生じて、基板間隔制御物（スペーサ等）によ
り、同一基板に設けられた周辺駆動回路に影響を与えて
いた。その結果、周辺駆動回路が正常に動作せず、液晶
電気光学装置の信頼性、耐久性の低下を引き起こしてい
た。また、パネル部分と駆動部分を同時に形成するた
め、特に、大面積の表示装置の場合、歩留りが低下して
いた。

【０００９】さらに上記問題点を解決するための他の方
法として、駆動部分を他の支持基板上に形成し、パネル
アレイ基板（パネル部分が形成された基板）に接着する
方法や、パネルアレイ基板に他の支持基板上に形成され
た駆動部分を接着後、支持基板を除去する方法が考えら
れている。そして、この方法によって得られる構成は、
より一層の小型化、軽量化が図ることができ、さらに表
示装置の信頼性の向上を図ることができた。また、この
方法は、パネルアレイ基板とスティック基板（駆動部分
が形成された基板）を別々に形成するため、接着前に電
気特性をテストして、良品・不良品に選別することがで
き、良品のパネルアレイ基板に良品のスティック基板を
接着することが可能であった。従って、特に、大面積の
表示装置の場合において、電気光学装置全体の歩留り及
び信頼性を大幅に向上させることができた。

【００１０】

【発明が解決しようとする課題】上述した方法、即ち、
駆動部を他の支持基板上に形成し、パネルアレイ基板に
接着する方法を用いた場合において、接着工程前後に電
気特性をテストして、スティック基板を良品・不良品に
選別する時、従来では、図９に示すように、全ての配線
の端部に設けられた接続用電極パッド９１５を１つ１つ
検査していた。即ち、この接続用電極パッド９１５を検
査用の電極パッドとして検査を行っていた。図９におい
て、９０３はスティック基板、９０５は駆動回路部、９
０７はスチック側引き出し配線、９１５は、接続及び検
査用の電極パッドである。

【００１１】しかし、大面積のパネル画面を有する場合
や、画素が高密度に存在する画面を有する場合は、当然
信号配線が多くなるため、スティック基板に設ける引き
出し配線９０７の数が多くなり、また同様に接続用電極
パッドの数も膨大な数となっていた。例えば、画素マト
リクスの形成領域が横６４０画素、縦４００画素で構成
されているとすると、スティック基板９０３には、６４
０本または４００本の引き出し配線の端部に形成された
６４０個または４００個の接続用電極パッド９１５を検
査することになる。そのため、全ての配線の端部に設け
られた接続用電極パッド９１５を１つ１つ検査する作業
が大変であるという問題を抱えていた。この作業は、非
常に時間及び手間のかかるものであった。

【００１２】本発明は、上記問題点を解決する手段を提
供するものである。より具体的には、特に、引き出し配
線及び接続用電極パッドを多数有する表示装置（大面積
のパネル画面を有する場合や、画素が高密度に存在する
画面）に適した作製方法、即ち、駆動部分を他の支持基
板上に形成し、パネルアレイ基板に接着する方法を用い
て作製した電気光学装置を提供するものである。

【００１３】さらに具体的には、本発明は、特に、ステ
ィック基板に形成された駆動回路の検査手段を開示する
とともに、その検査手段を用いて歩留りの良い電気光学
装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】本明細書で開示する本発
明の構成は、薄膜トランジスタを用いたスイッチング素
子及び前記スイッチング素子と接続された画素電極がマ
トリクス状に配置された第１の基板と、対向電極を有す
る第２の基板と、前記第１の基板と前記第２の基板の間
に液晶とを介在せしめた液晶電気光学装置であって、液
晶を駆動させるための駆動回路が配置された少なくとも
１枚以上の第３の基板を有し、前記第３の基板上には、
前記駆動回路を検査するための手段を有していることを
特徴とする液晶電気光学装置である。

【００１５】また、本発明の他の構成は、薄膜トランジ
スタを用いたスイッチング素子及び前記スイッチング素
子と接続された画素電極がマトリクス状に配置された第
１の基板と、対向電極を有する第２の基板と、前記第１
の基板と前記第２の基板の間に液晶とを介在せしめた液
晶電気光学装置であって、液晶を駆動させるための駆動
回路が配置された少なくとも１枚以上の第３の基板を有
し、前記第３の基板上には、前記駆動回路を検査するた
めの信号を入力する第１の電極パッドと、前記信号を出
力する第２の電極パッドと、前記第１の基板と電気的に
接続するための第３の電極パッドとが設けられているこ
とを特徴とする液晶電気光学装置である。

【００１６】また、本発明の他の構成は、薄膜トランジ
スタを用いた第１のスイッチング素子及び前記第１のス
イッチング素子と接続された画素電極がマトリクス状に
配置された第１の基板と、対向電極を有する第２の基板
と、前記第１の基板と前記第２の基板の間に液晶とを介
在せしめた液晶電気光学装置であって、液晶を駆動させ
るための駆動回路が配置された少なくとも１枚以上の第
３の基板を有し、前記第３の基板上には、前記駆動回路
を検査するための信号を入力する第１の電極パッドと、
前記信号を出力する第２の電極パッドと、前記第１の基
板と電気的に接続するための第３の電極パッドとが設け
られ、前記第１の電極パッドは、第２のスイッチング素
子を介して前記第２の電極パッドと前記駆動回路とに接
続されていることを特徴とする液晶電気光学装置であ
る。

【００１７】上記構成において、前記駆動回路は、配線
と接続されており、少なくとも一部が信号配線であるこ
とを特徴としている。

【００１８】また、上記構成において、前記駆動回路
は、配線と接続されており、少なくとも一部が走査配線
であることを特徴としている。

【００１９】また、上記構成において、前記第３の基板
の基板は前記第２の基板と実質的に同一平面とされてい
ることを特徴としている。

【００２０】また、上記構成において、前記第１の基板
のスイッチング素子として用いた薄膜トランジスタの活
性層は、アモルファスシリコンからなり、前記第３の基
板のスイッチング素子として用いた薄膜トランジスタの
活性層は、結晶性を有するシリコンからなることを特徴
としている。

【００２１】また、上記構成において、前記第１の基板
のスイッチング素子として用いた薄膜トランジスタの活
性層は、結晶性を有するシリコンからなり、前記第３の
基板のスイッチング素子として用いた薄膜トランジスタ
の活性層は、結晶性を有するシリコンからなることを特
徴としている。

【００２２】また、本発明の他の構成は、薄膜トランジ
スタを用いた第１のスイッチング素子及び前記第１のス
イッチング素子と接続された画素電極がマトリクス状に
配置された第１の基板と、対向電極を有する第２の基板
と、前記第１の基板と前記第２の基板の間に液晶とを介
在せしめた液晶電気光学装置の作製方法であって、液晶
を駆動させるための駆動回路が配置された少なくとも１
枚以上の第３の基板を有し、前記第３の基板上には、第
１の電極パッドと、第２の電極パッドとを有し、前記第
１の電極パッドに、検査するための信号を印加して、前
記第２の電極パッドに出力された信号を検査する工程を
少なくとも含む液晶電気光学装置の作製方法である。

【００２３】上記構成において、前記検査方法は、前記
第３の基板と前記第１の基板の接着工程の直前に行うこ
とを特徴としている。

【００２４】

【発明の実施の形態】本発明の液晶電気光学装置は、図
２及び図３に示す装置の概略構成を用いて、図１に示す
検査回路部１０６をスティック基板に設けることを特徴
としている。

【００２５】図１に示すように、本発明の電気光学装置
は、スティック基板の駆動回路部１０５から画素マトリ
クスの形成領域１０４側に向かってスティック基板側引
き出し配線１０７が並列して設けられており、隣接する
互いの引き出し配線は、一定の間隔を保ち、さらに、そ
れらの配線端部には、接続用電極パッド１１５が設けら
れている。この線間隔は、パネル側の配線パターン等に
従い、適宜設計すればよい。この接続用電極パッド１１
５と電気的に接続させるために、パネルアレイ基板１０
１にもパネル側引き出し配線１０９の端部に接続用電極
パッドを設けている。

【００２６】そして、スティック基板側引き出し配線１
０７と接続用電極パッド１１５の間には、検査回路部１
０６が配置されている。

【００２７】このスティック基板に設けられた検査回路
部１０６は、これら２枚の基板（パネルアレイ基板とス
ティック基板）を貼り合わせる工程の前後で、スティッ
ク基板に作製された駆動回路部１０５の検査を行うため
に設けられている。

【００２８】図１に示すように、検査回路部１０６は、
主に、検査信号を入力するための検査信号入力用電極パ
ッド１１６と、検査用ＴＦＴ１１７と、検査用電極パッ
ド１０８で形成されている。このＴＦＴ１１７のゲイト
電極には、駆動回路部１０５からの引き出し配線１０７
が接続されている。また、このＴＦＴを介して検査信号
入力用電極パッド１１６と検査用電極パッド１０８が接
続されている。

【００２９】本発明においては、検査用ＴＦＴ（薄膜ト
ランジスタ）をスイッチング素子として用いたが、同様
の機能を有する素子であれば、変更可能であることは言
うまでもない。

【００３０】本発明の検査方法は、検査信号入力用電極
パッド１１６に検査信号を入力し、検査用電極パッド１
０８をショートさせる方法、または、検査信号入力用電
極パッド１１６に検査信号を入力し、検査用電極パッド
１０８からの検出信号を測定する方法によって行う。

【００３１】即ち、本発明では、接続用電極パッド１１
５は、検査用の電極パッドとして用いず、検査用電極パ
ッド１０８を新たに設ける構成とした。

【００３２】具体的に、本発明の検査方法を図７に示し
たタイミングチャートの一例を用いて、以下に説明す
る。図７中の信号１〜５、ＤＣａ〜ｄ（検査信号）、検
出信号は、図１中のものと対応している。図１及び図７
において、検査信号入力パッド１１６は４個記載されて
いるが、１個以上であれば、特に限定されないことは言
うまでもない。また、図７において、検査信号は便宜
上、ＤＣａ＝８Ｖ、ＤＣｂ＝６Ｖ、ＤＣｃ＝４Ｖ、ＤＣ
ｄ＝２Ｖの定電圧信号としたが、特に限定されないこと
は言うまでもない。

【００３３】検査信号入力用電極パッド１１６に定電圧
信号ＤＣａ〜ｄ（検査信号）を入力して、駆動回路部１
０５に図７に示す正クロック信号と、負クロック信号を
入力した時、駆動回路部内のシフトレジスタによって、
順次パルスが形成され、信号１〜５がそれぞれ引き出し
配線に出力される。この時、駆動回路部において、異常
がなければ、信号１〜５に従いＴＦＴ１１７がＯＮ状態
となるので、検査信号入力パッド１１６に印加される定
電圧信号ＤＣａ〜ｄが出力され、図７で示すように正常
な検出信号が検査用電極パッド１０８に印加される。

【００３４】しかし、駆動回路部に不良があれば、不良
の発生している駆動回路部からの引き出し配線に接続さ
れているＴＦＴ１１７はＯＦＦ状態となるので、検査用
電極パッド１０８に正常な検出信号が印加されない。従
って、検査用電極パッド１０８に接続した計測装置で不
良が検出できる。また、検出信号から不良箇所を正確に
特定することも可能である。

【００３５】このようにして、不良を検出できる検査回
路部１０６をスティック基板に設けることで、短時間で
簡単にスティック基板の良品・不良品の選別を行うこと
ができる。

【００３６】本明細書においては、図２中のスティック
基板１０３の外周縁の長辺方向をＸ方向、短辺方向をＹ
方向とする。具体的には、スティック基板の駆動回路部
１０５から画素マトリクスの形成領域１０４側に向かう
方向、即ち、スティック基板に設けられた引き出し配線
１０７が延在している方向がＹ方向である。

【００３７】図２に示すように、スティック基板１０３
全体の形状は、長方形（Ｌｘ₁ ×Ｌｙ₁ ）とした。ま
た、スティック基板１０３を配置する位置は、画素マト
リクス形成領域１０４以外の箇所であればよい。この形
状及び配置は、主に画素マトリクスの形成領域１０４の
大きさによって、適宜設計される。

【００３８】これらの接続用電極パッド同士は、直接接
続されるわけではなく、導電部材（バンプ、異方性導電
膜、導電性微粒子、ＦＰＣ等）を介して接続される。

【００３９】本発明において、この接続用電極パッド１
１５の形状は、Ｘ方向を長辺、Ｙ方向を短辺とする長方
形とし、位置ずれのマージンをもたせる構成としてもよ
い。また、隣接する接続用電極パッドをＹ方向にずらし
て配置し、隣接する接続用電極パッドの短絡をなくす構
成としてもよい。当然のことながら、この場合はスティ
ック側接続用電極パッド１１５に対応してパネル側接続
用電極パッドをＹ方向にずらして配置する。

【００４０】

【実施例】以下、本発明の実施例を説明するが、この実
施例に限定されないことは勿論である。〔実施例１〕本実施例は、パネルの作製工程、スティッ
ク基板の作製工程、パネルアレイ基板とスティック基板
との接続工程の概略を示すものである。本実施例を図１
〜６を用いて説明する。図２は、本発明の電気光学装置
全体の簡略図である。また、図３は、図２中のＡ−Ａ’
断面図およびＢ−Ｂ’断面図である。

【００４１】〔パネルの作製工程〕本実施例では、パネ
ルアレイ基板４００上に、作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むために、
最も一般的に用いられている非晶質珪素半導体（アモル
ファスシリコン）を用いて画素マトリクスに用いられる
スイッチング素子を構成する。

【００４２】このスイッチング素子の構造としては、ゲ
ート材料（Ａｌ）を厚くし易いため大面積ディスプレイ
に適しているトップゲート構造のプレーナ型ＴＦＴを用
いてもよい。しかし、本実施例では、マスクが少なく量
産性に富んでいるボトムゲート型の薄膜トランジスタ
（代表的には逆スタガ型ＴＦＴ）を用いた例を示す。

【００４３】図４に非晶質珪素半導体（アモルファスシ
リコン）を用いた、代表的なボトムゲート型（チャネル
エッチ型）の薄膜トランジスタの作製工程の一例を示し
た。

【００４４】まず、ガラス基板４００（本実施例ではコ
ーニング７０５９）を用意する。パネルアレイ基板の作
製工程は、６００℃以下で処理されるため、ほとんどす
べてのガラス材質で構成されるものを用いることができ
る。特に、量産性に適した基板であれば、特に限定され
ない。

【００４５】次に、ガラス基板上に導電性を有する金属
膜を成膜しパターニングすることによって、ゲート電極
４０１を形成する。その後、ゲート絶縁膜４０２、非晶
質珪素膜４０３を積層する。そして、Ｎ型またはＰ型を
付与された珪素膜４０４を積層する。次に、珪素膜４０
３及び４０４のパターニングを行い、図４（Ａ）に示す
状態を得る。

【００４６】そして、導電性を有する金属膜を成膜しパ
ターニングすることによって、ソース電極４０５、ドレ
イン電極４０６を作製し、さらに、ＩＴＯ電極４０７を
形成する。（図４（Ｂ））このＩＴＯ電極４０７は、ソ
ース、ドレイン電極の成膜前に設ける構成としてもよ
い。

【００４７】次に、ソース電極、ドレイン電極をマスク
として、非晶質珪素膜４０３をエッチングする。（図４
（Ｃ））最後に保護膜（パッシベーション膜）４０８を
成膜して、図４（Ｄ）に示す状態を得ることができる。

【００４８】ここでは、チャネルエッチ型のボトムゲー
ト型の薄膜トランジスタの作製方法を示したが、図５に
示すようなチャネルストップ型の構造を有する薄膜トラ
ンジスタを用いてもよい。５０１はゲート電極、５０２
はゲート電極、５０３は非晶質珪素膜、５０４はＮ型ま
たはＰ型を付与された珪素膜、５０５はソース電極、５
０６はドレイン電極、５０７はＩＴＯ電極、５０８は保
護膜、５０９はエッチングストッパー（チャネルストッ
パー）である。

【００４９】このような薄膜トランジスタを画素マトリ
クスのスイッチング素子としてパネルアレイ基板１０１
を作製する。

【００５０】次に、パネルアレイ基板１０１および対向
基板１０２（対向電極が作り込まれた基板）に配向膜を
成膜して、加熱・硬化（ベーク）させる。その次に、配
向膜の付着した基板表面を毛足の長さ２〜３ｍｍのバフ
布（レイヨン・ナイロン等の繊維）で一定方向に擦り、
微細な溝を作るラビング工程を行う。その後、図示しな
いが、パネルアレイ基板、もしくは対向基板のいずれか
に、ポリマー系・ガラス系・シリカ系等の球のスペーサ
を散布する。

【００５１】その次に、パネルアレイ基板、もしくは対
向基板のいずれかに、基板の外枠に設けられるシール材
１１０となる樹脂を塗布する。

【００５２】シール材が設けられたのち、対向基板とパ
ネルアレイ基板を貼り合わせる。このようにして、パネ
ルアレイ基板と対向基板を貼り合わせて形成されたパネ
ルの液晶注入口より液晶材料１１１を注入し、その後、
エポキシ系樹脂で液晶注入口を封止する。以上のように
して、パネルが作製される。

【００５３】〔スティック基板の作製〕図６に結晶性を
有する珪素半導体（ポリシリコン）を用いた、代表的な
トップゲート型の薄膜トランジスタの作製工程を示し
た。

【００５４】まず、基板は耐熱性の高い基板６００（本
実施例では石英基板）を用意し、その基板上には、図示
しないが、下地膜として３００ｎｍ厚の絶縁性珪素膜を
形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx
）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（Ｓ
ｉＯx Ｎy ）のいずれか若しくはそれらの積層膜であ
る。

【００５５】また、歪点が７５０℃以上であればガラス
基板（代表的には結晶化ガラス、ガラスセラミクス等と
呼ばれる材料）を利用することもできる。その場合には
下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素
膜で囲む様にするとガラス基板からの成分物質の流出を
抑えられて効果的である。また、基板全面を非晶質珪素
膜で覆い、それを完全に熱酸化膜に変成させる手段もと
れる。

【００５６】そして、公知の方法により、結晶性を有す
る珪素膜からなる島状半導体領域（シリコン・アイラン
ド）を形成した。〔図６（Ａ）〕この結晶性を有する珪
素膜６０３の厚さは、必要とする半導体回路の特性を大
きく左右するが、２０〜１００ｎｍ、好ましくは１５〜
４５ｎｍとすればよい。本実施例では４５ｎｍとした。
本実施例においては、駆動部分のＴＦＴの半導体材料と
して結晶性を有する珪素半導体（ポリシリコン）を用い
ることが好ましい。即ち、アモルファスシリコンより
も、導電率等の物性が優れ、高速駆動の可能な、結晶性
を有する珪素半導体を駆動部分のＴＦＴの半導体材料と
して用いることが好ましい。尚、結晶性を有する珪素半
導体としては、多結晶珪素、微結晶珪素、結晶成分を含
む非晶質珪素、結晶性と非晶質性の中間の状態を有する
セミアモルファス珪素等が知られている。

【００５７】本実施例においては、公知の如何なる手段
を用いて結晶性を有する珪素膜を形成してもよいが、で
きるだけ基板の収縮を抑え、配線パターンの位置ずれを
最小限にとどめることが望ましいため、ニッケル等を触
媒元素として添加すると結晶化温度を下げ、アニール時
間が短縮できる特開平８−７８３２９号公報記載の技術
を用いた。

【００５８】また、本実施例では、さらに同公報記載の
技術で結晶性を有する珪素膜を得た後、リンを用いたゲ
ッタリング手段〔５００〜７００℃の加熱処理〕（特願
平９−６５４０６号）で結晶化に利用した触媒元素を低
減している。他にもハロゲン元素を含む雰囲気中で〔７
００℃〜１０００℃の〕加熱処理を（特願平８−３０１
２４９号）を行って触媒元素を低減してもよい。

【００５９】その後、プラズマＣＶＤ法もしくは熱ＣＶ
Ｄ法によって、ゲート絶縁層を形成した後、熱酸化工程
を行って、酸化珪素膜を得る。さらに、アルミニウムま
たはアルミニウムを主成分とする材料（本実施例では２
ｗｔ％のスカンジウムを含有したアルミニウム膜）を成
膜し、パターニングしてゲート電極６０１・配線を形成
した。ゲート配線は、シリコンや、タングステン、チタ
ン等の金属や、あるいはそれらの珪化物でもよい。ゲー
ト電極をどのような材料で構成するかは、必要とされる
半導体回路の特性や基板の耐熱温度等によって決定すれ
ばよい。

【００６０】次に、特開平７−１３５３１８号公報記載
の技術により多孔性の陽極酸化膜及び無孔性の陽極酸化
膜６０９を形成する。そして、これらの陽極酸化膜およ
びゲート電極６０１をマスクとして、ゲート絶縁層をエ
ッチングし、ゲート絶縁膜６０２を形成する。その後、
多孔性の陽極酸化膜を除去する。〔図６（Ｂ）〕

【００６１】その後、セルフアライン的に、イオンドー
ピング法等の手段によりＮ型またはＰ型の不純物をシリ
コン・アイランドに導入し、チャネル形成領域６１０、
低濃度不純物領域６１１、そしてソース領域６１２、ド
レイン領域６１３を形成した。〔図６（Ｃ）〕

【００６２】そして、公知の手段で、層間絶縁膜６０８
を堆積した。そして、これにコンタクトホールを開孔
し、アルミニウム合金配線を形成してソース電極６０５
及びドレイン電極６０６を得た。〔図６（Ｄ）〕

【００６３】さらに、これらの上に、保護膜（パッシベ
ーション膜）として、厚さ１０〜５０ｎｍの窒化珪素膜
等をプラズマＣＶＤ法によって堆積し、これに、出力端
子の配線に通じるコンタクトホールを開孔し、配線を形
成する構成としてもよい。

【００６４】このようにして、石英基板に周辺駆動回路
及び検査回路を作製した。量産性を上げるためには、一
枚の基板に複数の周辺駆動回路及び検査回路を一度に作
製することが望ましい。

【００６５】駆動回路部１０５からの引き出し配線１０
７、接続用電極パッド１１５、検査用電極パッド１０
８、検査信号入力用電極パッド１１６の配置は、図１に
示すレイアウトで構成する。なお、このレイアウトに限
定されないことは言うまでもない。

【００６６】本実施例では駆動回路のスイッチング素子
として、トップゲート構造の例としてプレーナ型ＴＦＴ
を作製する場合を例にとったが、ボトム型ゲート型ＴＦ
Ｔ（代表的には逆スタガ型ＴＦＴ）を用いても構わな
い。

【００６７】その後、直径約１μｍの銀ペーストを機械
的に接続用電極パッド１１５の上に形成した。このよう
にして得られた回路を適当な大きさに分断して、スティ
ック基板が得られた。

【００６８】〔スティック基板の検査工程〕パネルアレ
イ基板１０１とスティック基板１０３の接続工程の直前
に、作製されたスティック基板１０３を検査する。ステ
ィック基板１０３には、検査回路部１０６が設けられて
いる。

【００６９】本実施例においては、駆動回路部１０５に
信号を印加し、検査回路部に検査信号を印加して、検査
用電極パッド１０８から出力される検出信号を検査する
方法を用いた。検査信号は、図７に示すような４種類の
定電圧波形を有する信号を用いた。４つの検査信号入力
用電極パッド１１６にそれぞれ１種類の定電圧波形を有
する信号を印加して、検査用電極パッド１０８からの検
出信号を検査した。また、検査信号として便宜上、定電
圧波形を有する信号を用いたが、駆動回路部の不良が判
別できるのであれば、特に限定されない。

【００７０】駆動回路部１０５が全て正常に動作してい
れば、正常な検出信号が検査用電極パッド１０８に出力
される。

【００７１】このような構成とすることにより、一つ一
つの電極パッド１１５を検査する手間が省け、一度に駆
動回路部１０５を検査することができるため、効率がよ
い。

【００７２】図１においては、入力用電極パッド１１６
を便宜上４個設けた例を示したが、個数は特に限定され
ないことは言うまでもない。また、同様に検査用電極パ
ッド１０８の数も限定されることはなく、複数設ける構
成としてもよい。なお、図１、図９には信号線は数本し
か記載されていないが、実際は、液晶パネルの横方向の
画素電極の数と同数の本数を有しており、同様に、走査
線は液晶パネルの縦方向の画素電極の数と同数の本数を
有する。

【００７３】また、図１には、駆動回路部の一部である
回路としてシフトレジスタを例示しているが、シフトレ
ジスタを用いない駆動回路にも適用可能であることはい
うまでもない。

【００７４】〔パネルアレイ基板とスティック基板の接
続工程〕以上の工程により作製されたパネルアレイ基板
１０１とスティック基板１０３を圧力を加えて接着し
た。パネルアレイ基板とスティック基板を接続した装置
の断面図である図３を用いて説明する。

【００７５】上記圧着時において、スティック基板とパ
ネルアレイ基板の位置合わせが容易に行われるように位
置合わせマーカーを設ける構成とすることが望ましい。
本実施例においては、スティック基板及びパネルアレイ
基板は透光性を有する基板を用いることができるため、
位置合わせが容易である。また、スティック基板のマー
カーの配置および形状は、基板の収縮率を考慮して適宜
設計することが好ましい。

【００７６】こうして、パネルアレイ基板側の接続用電
極パッドとスティック基板側の接続用電極パッド１１５
は導電部材１１２（導電性微粒子等）によって、電気的
に接続される。

【００７７】次に光硬化性の有機樹脂を混合した接着剤
１１３をスティック基板とパネルアレイ基板の隙間に注
入した。なお、接着材は、スティック基板とパネルアレ
イ基板を圧着する前に、いずれかの表面に、事前に塗布
しておいてもよい。

【００７８】ここで、対向基板１０２とパネルアレイ基
板１０１との間隔（基板の厚さを含む）Ｈｐと、スティ
ック基板１０３とパネルアレイ基板１０１との間隔（基
板の厚さを含む）Ｈｓを概略同一とすることが好まし
い。そのために、基板間隔を保つためのスペーサを基板
間に有する構成としてもよい。

【００７９】そして、１２０℃の窒素雰囲気のオーブン
で、１５分間処理することにより、スティック基板とパ
ネルアレイ基板との電気的な接続と機械的な接着を完了
した。

【００８０】本実施例において、駆動回路の形成された
基板上の引き出し配線１０７と液晶パネルを構成する基
板上の引き出し配線１０９とを接続する他の方法として
は、例えば、導電性微粒子を混合した紫外線硬化接着剤
を基板間に介在せしめ、圧力を加えながら紫外線を照射
して接続を行う方法、或いはＦＰＣを用いる方法、異方
性導電ゴムを用いる方法等を用いてもよい。

【００８１】また、スティック基板とパネルアレイ基板
との電気的な接続と機械的な接着を完了した後、スティ
ック基板を剥離する構成としてもよい。その場合は、剥
離後の周辺駆動回路上に、保護膜として、ポリイミド膜
等を形成することが好ましい。

【００８２】〔実施例２〕図８に本実施例の装置全体概
略図を示す。パネル及びスティック基板の作製方法に関
しては、実施例１と同一工程を用いて作製することがで
きる。実施例１はスティック基板を２枚用いる構成であ
ったが、本実施例においては、スティック基板を３枚用
いた例を示した。また、コントロール回路や、メモリ回
路を搭載したＶＬＳＩ基板８０７をパネルアレイ基板上
に設けて、更なる集積化を行った。このＶＬＳＩ基板
は、シリコン基板を用いる構成とした。

【００８３】８０１はパネルアレイ基板、８０２は対向
基板、８０３はスティック基板、８０４は、画素マトリ
クスの形成領域、８０５は駆動回路部、８０６は検査回
路部、８１４はＦＰＣを示している。

【００８４】こうすることによって更なる集積化と、駆
動回路の負担の軽減を行うことができる。さらに本実施
例の応用として、さらに複数のスティック基板（４枚以
上）を用いることが可能である。

【００８５】各実施例において、基板の収縮率を十分考
慮に入れ、本発明のレイアウトの寸法（スケール）を適
宜設計することは言うまでもない。

【００８６】なお、本発明においては、液晶パネルとし
てアクティブマトリクス型のものを用いたが、種類の異
なる他の液晶パネルを用いることも可能である。

【００８７】また、上記各実施例１または２において示
した、駆動回路部、検査回路部の構成は、一例であって
同様な機能を有するものであれば適宜変形可能であるこ
とはいうまでもない。

【００８８】

【発明の効果】本発明の液晶電気光学装置においては、
特に、表示パネルの画素マトリクス領域が大型でスティ
ック基板が長尺となる場合、即ち、引き出し配線及び接
続用電極パッドが多数ある場合でも、短時間で簡単に良
品・不良品の選別を行うことができ、工程を簡略化する
ことができる。

【００８９】即ち本発明の技術を用いれば、大容量、高
密度表示パネルの駆動回路の選別を極めて容易、且つ、
確実に行うことができる。

【００９０】加えて、本発明の構成としたことにより、
より一層の小型化、軽量化が図れ、液晶電気光学装置の
信頼性及び歩留りの向上が図れる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すレイアウト図であ
る。

【図２】本発明の一実施例を示す全体の概略図であ
る。

【図３】図２における断面図である。

【図４】パネルアレイ基板のＴＦＴ作製工程図であ
る。

【図５】パネルアレイ基板のＴＦＴ構造の一例であ
る。

【図６】スティック基板のＴＦＴ作製工程図であ
る。

【図７】図１に示される検査用回路部におけるタイ
ミングチャートを示す図である。

【図８】実施例２を示す全体の概略図である。

【図９】従来例を示す図である。

【符号の説明】

１０１パネルアレイ基板１０２対向基板１０３スティック基板１０４画素マトリクスの形成領域１０５駆動回路部１０６検査回路部１０７スティック側引き出し配線１０８検査用電極パッド１０９パネル側引き出し配線１１０シール材１１１液晶１１２導電部材１１３接着材１１４ＦＰＣ１１５接続用電極パッド１１６検査信号入力用電極パッド１１７検査用ＴＦＴ４００基板４０１ゲート電極４０２ゲート絶縁膜４０３非晶質珪素膜４０４Ｎ型またはＰ型を付与された珪素膜４０５ソース電極４０６ドレイン電極４０７ＩＴＯ電極４０８保護膜５００基板５０１ゲート電極５０２ゲート絶縁膜５０３非晶質珪素膜５０４Ｎ型またはＰ型を付与された珪素膜５０５ソース電極５０６ドレイン電極５０７ＩＴＯ電極５０８保護膜５０９エッチングストッパー６００基板６０１ゲート電極６０２ゲート絶縁膜６０３結晶性を有する珪素膜６０５ソース電極６０６ドレイン電極６０８層間絶縁膜６０９陽極酸化膜６１０チャネル領域６１１低濃度不純物領域６１２ソース領域６１３ドレイン領域８０１パネルアレイ基板８０２対向基板８０３スティック基板８０４画素マトリクスの形成領域８０５駆動回路部８０６検査回路部８０７ＶＬＳＩ基板８１４ＦＰＣ９０３スティック基板９０５駆動回路部９０７スティック側引き出し配線９１５接続及び検査用電極パッド

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタを用いたスイッチング素
子及び前記スイッチング素子と接続された画素電極がマ
トリクス状に配置された第１の基板と、対向電極を有す
る第２の基板と、前記第１の基板と前記第２の基板の間
に液晶とを介在せしめた液晶電気光学装置であって、液
晶を駆動させるための駆動回路が配置された少なくとも
１枚以上の第３の基板を有し、前記第３の基板上には、
前記駆動回路を検査するための手段を有していることを
特徴とする液晶電気光学装置。
【請求項２】薄膜トランジスタを用いたスイッチング素
子及び前記スイッチング素子と接続された画素電極がマ
トリクス状に配置された第１の基板と、対向電極を有す
る第２の基板と、前記第１の基板と前記第２の基板の間
に液晶とを介在せしめた液晶電気光学装置であって、液
晶を駆動させるための駆動回路が配置された少なくとも
１枚以上の第３の基板を有し、前記第３の基板上には、
前記駆動回路を検査するための信号を入力する第１の電
極パッドと、前記信号を出力する第２の電極パッドと、
前記第１の基板と電気的に接続するための第３の電極パ
ッドとが設けられていることを特徴とする液晶電気光学
装置。
【請求項３】薄膜トランジスタを用いた第１のスイッチ
ング素子及び前記第１のスイッチング素子と接続された
画素電極がマトリクス状に配置された第１の基板と、対
向電極を有する第２の基板と、前記第１の基板と前記第
２の基板の間に液晶とを介在せしめた液晶電気光学装置
であって、液晶を駆動させるための駆動回路が配置され
た少なくとも１枚以上の第３の基板を有し、前記第３の
基板上には、前記駆動回路を検査するための信号を入力
する第１の電極パッドと、前記信号を出力する第２の電
極パッドと、前記第１の基板と電気的に接続するための
第３の電極パッドとが設けられ、前記第１の電極パッド
は、第２のスイッチング素子を介して前記第２の電極パ
ッドと前記駆動回路に接続されていることを特徴とする
液晶電気光学装置。
【請求項４】請求項１乃至３において、前記駆動回路
は、第１の基板上の配線と接続されており、少なくとも
一部が信号配線であることを特徴とする液晶電気光学装
置。
【請求項５】請求項１乃至３において、前記駆動回路
は、第１の基板上の配線と接続されており、少なくとも
一部が走査配線であることを特徴とする液晶電気光学装
置。
【請求項６】請求項１乃至５において、前記第３の基板
の基板は前記第２の基板と実質的に同一平面とされてい
ることを特徴とする液晶電気光学装置。
【請求項７】請求項１乃至５において、前記第１の基板
のスイッチング素子として用いた薄膜トランジスタの活
性層は、アモルファスシリコンからなり、前記第３の基
板のスイッチング素子として用いた薄膜トランジスタの
活性層は、結晶性を有するシリコンからなることを特徴
とする液晶電気光学装置。
【請求項８】請求項１乃至５において、前記第１の基板
のスイッチング素子として用いた薄膜トランジスタの活
性層は、結晶性を有するシリコンからなり、前記第３の
基板のスイッチング素子として用いた薄膜トランジスタ
の活性層は、結晶性を有するシリコンからなることを特
徴とする液晶電気光学装置。
【請求項９】薄膜トランジスタを用いたスイッチング素
子及び前記第１のスイッチング素子と接続された画素電
極がマトリクス状に配置された第１の基板と、対向電極
を有する第２の基板と、前記第１の基板と前記第２の基
板の間に液晶とを介在せしめた液晶電気光学装置の作製
方法であって、液晶を駆動させるための駆動回路が配置
された少なくとも１枚以上の第３の基板を有し、前記第
３の基板上には、第１の電極パッドと、第２の電極パッ
ドとを有し、前記第１の電極パッドに検査するための信
号を印加して、前記第２の電極パッドから出力される信
号を検査する工程を少なくとも含む液晶電気光学装置の
作製方法。
【請求項１０】請求項９において、前記検査する工程
は、前記第３の基板と前記第１の基板の接着工程の直前
に行うことを特徴とする液晶電気光学装置の作製方法。