JPH0830819B2 - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法Info
- Publication number
- JPH0830819B2 JPH0830819B2 JP21655688A JP21655688A JPH0830819B2 JP H0830819 B2 JPH0830819 B2 JP H0830819B2 JP 21655688 A JP21655688 A JP 21655688A JP 21655688 A JP21655688 A JP 21655688A JP H0830819 B2 JPH0830819 B2 JP H0830819B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- signal
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アクティブマトリックス型液晶表示装置に
用いる液晶表示パネルの製造方法に関するものである。
用いる液晶表示パネルの製造方法に関するものである。
従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数
が増え、従来から用いられている単純マトリックス型液
晶表示装置では表示コントラストや応答速度が低下する
ため、各絵素にスイッチング素子を配置したアクティブ
マトリックス型液晶表示装置が利用されつつある。しか
しながら前記液晶表示装置に用いるアクティブマトリッ
クスアレイには数万個以上の薄膜トランジスタ（以後TF
Tと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたTFTを検査し、良否を判別する必
要がある。そこで容易にアクティブマトリックスアレイ
を検査することのできる液晶表示パネルの製造方法が待
ち望まれていた。
が増え、従来から用いられている単純マトリックス型液
晶表示装置では表示コントラストや応答速度が低下する
ため、各絵素にスイッチング素子を配置したアクティブ
マトリックス型液晶表示装置が利用されつつある。しか
しながら前記液晶表示装置に用いるアクティブマトリッ
クスアレイには数万個以上の薄膜トランジスタ（以後TF
Tと呼ぶ）を形成する必要がある。したがってすべての
アクティブマトリックスアレイを無欠陥で作製すること
は困難であり、現在の技術ではアクティブマトリックス
アレイ上に形成されたTFTを検査し、良否を判別する必
要がある。そこで容易にアクティブマトリックスアレイ
を検査することのできる液晶表示パネルの製造方法が待
ち望まれていた。
以下、従来液晶表示パネルの製造方法について図面を
参照しながら説明する。
参照しながら説明する。
第８図（ａ）は液晶表示パネルの製造工程にあって液
晶注入後の液晶表示パネルの平面図である。
晶注入後の液晶表示パネルの平面図である。
第８図（ｂ）は第８図（ａ）のAA′線での断面図であ
る。
る。
第８図（ａ）（ｂ）において１はガラスなどの絶縁基
板、２は絵素駆動用スイッチング素子のゲートを制御す
る信号発生用IC（以後、ゲートドライブICと呼ぶ）積載
部、３は絵素駆動用スイッチング素子のソース端子への
信号を発生するIC（以後、信号ドライブICと呼ぶ）積載
部、４はITOなどからなる対向電極などが形成された対
向電極基板、５は液晶を封止する封止樹脂、６は液晶表
示パネルの表示領域、７はTFTなどのスイッチング素子
形成部、８は対向電極である。
板、２は絵素駆動用スイッチング素子のゲートを制御す
る信号発生用IC（以後、ゲートドライブICと呼ぶ）積載
部、３は絵素駆動用スイッチング素子のソース端子への
信号を発生するIC（以後、信号ドライブICと呼ぶ）積載
部、４はITOなどからなる対向電極などが形成された対
向電極基板、５は液晶を封止する封止樹脂、６は液晶表
示パネルの表示領域、７はTFTなどのスイッチング素子
形成部、８は対向電極である。
なお、図面において説明に不要な箇所は省略してあ
り、また一部拡大あるいは縮少した部分が存在する。以
上のことは以下の図面においても同様である。
り、また一部拡大あるいは縮少した部分が存在する。以
上のことは以下の図面においても同様である。
第９図は第８図（ａ）のアで示す点線内の一部拡大平
面図、第10は第８図（ａ）のイで示す点線内の一部拡大
平面図である。第９図、第10図において９はゲート信号
線、10はゲートドライブICの端子電極と接続するための
引き出し端子。11はゲートドライブICを制御する信号を
伝達するためのゲートドライブIC制御信号線（以後、ゲ
ート制御信号線と呼ぶ）、12はソース信号線、13は信号
ドライブICの端子電極と接続するための引き出し端子、
14は信号線ドライブICを制御する信号を伝達するための
信号ドライブIC制御信号線（以後、信号制御信号線と呼
ぶ）である。
面図、第10は第８図（ａ）のイで示す点線内の一部拡大
平面図である。第９図、第10図において９はゲート信号
線、10はゲートドライブICの端子電極と接続するための
引き出し端子。11はゲートドライブICを制御する信号を
伝達するためのゲートドライブIC制御信号線（以後、ゲ
ート制御信号線と呼ぶ）、12はソース信号線、13は信号
ドライブICの端子電極と接続するための引き出し端子、
14は信号線ドライブICを制御する信号を伝達するための
信号ドライブIC制御信号線（以後、信号制御信号線と呼
ぶ）である。
ただし、これらの図面において作図を容易にするた
め、引き出し端子数、信号線数は非常に少なく描いてい
る。以上のことは以下の図面に対しても同様である。ま
た第11図は第８（ａ）図の液晶表示パネルの表示領域の
一部拡大平面図である。
め、引き出し端子数、信号線数は非常に少なく描いてい
る。以上のことは以下の図面に対しても同様である。ま
た第11図は第８（ａ）図の液晶表示パネルの表示領域の
一部拡大平面図である。
第11図において点線で囲まれた部分15が絵素駆動用ス
イッチング素子としてのTFT、16は絵素電極である。
イッチング素子としてのTFT、16は絵素電極である。
ただし、第11図では図面による理解を容易にするため
対向電極基板４を除去したところを示している。
対向電極基板４を除去したところを示している。
従来の液晶表示パネルの製造方法としては、まず第１
工程にて、TFTなどで形成された基板１に配向膜などを
形成し、次に前記基板上に対向電極基板４を取り付け
る。同時に基板１と対向電極基板４との間に液晶膜厚を
規定するスペーサ（図示せず）を散布し、また封止樹脂
５により前記基板１、４の周辺部を封止する。次に前記
基板１と４間に液晶を受入、封止する。以上の第１工程
終了後の液晶表示パネルを示したものが第８図（ａ）
（ｂ）である。
工程にて、TFTなどで形成された基板１に配向膜などを
形成し、次に前記基板上に対向電極基板４を取り付け
る。同時に基板１と対向電極基板４との間に液晶膜厚を
規定するスペーサ（図示せず）を散布し、また封止樹脂
５により前記基板１、４の周辺部を封止する。次に前記
基板１と４間に液晶を受入、封止する。以上の第１工程
終了後の液晶表示パネルを示したものが第８図（ａ）
（ｂ）である。
次に第２工程について第12図を用いて説明する。
第２工程は前記第１工程までを終了した液晶表示パネ
ルの良否を判定する検査工程である。第12図は第２工程
である液晶表示パネルの検査工程を説明するための説明
図である。第12図において、G1〜G4はゲート信号線、S1
〜S4はソース信号線、T11〜T44はTFT、P11〜P44は絵素
電極、17,18は各信号線に接続を取るためのプローブ、2
0はプローブ17,18間の抵抗値を測定するための抵抗値測
定手段、19はゲート信号線G2とソース信号線S4の交点部
に発生した短絡（以後、クロスショートと呼ぶ）であ
る。
ルの良否を判定する検査工程である。第12図は第２工程
である液晶表示パネルの検査工程を説明するための説明
図である。第12図において、G1〜G4はゲート信号線、S1
〜S4はソース信号線、T11〜T44はTFT、P11〜P44は絵素
電極、17,18は各信号線に接続を取るためのプローブ、2
0はプローブ17,18間の抵抗値を測定するための抵抗値測
定手段、19はゲート信号線G2とソース信号線S4の交点部
に発生した短絡（以後、クロスショートと呼ぶ）であ
る。
検査方法としては、ゲート信号線G1にプローブ17を圧
接し、またプローブ18をソース信号線S1に圧接する。次
にプローブ17,18間の抵抗値を抵抗値測定手段20で測定
する。次にプローブ17は固定しておき、プローブ18を順
次ソース信号線S2からS7に圧接し、各圧接状態での抵抗
値を測定する。ゲート信号線G1に対する各ソース信号線
間の抵抗値の測定が終了すると、プローブ17をゲート信
号線G2に圧接し、同様にプローブ18をソース信号線S1か
らSnまで圧接していき、各圧接状態での抵抗値を測定す
る。以上の動作をすべてのゲート信号線およびソース信
号線におこなうことにより各交点での抵抗値を測定す
る。第12図に示す液晶表示パネルではクスロショート19
が発生しているため、プローブ17をゲート信号線G2にプ
ローブ18をソース信号線S4に圧接したとき、抵抗値測定
手段に通常よりも低い電圧が測定されることにより、ク
ロスショート19を検出することができる。
接し、またプローブ18をソース信号線S1に圧接する。次
にプローブ17,18間の抵抗値を抵抗値測定手段20で測定
する。次にプローブ17は固定しておき、プローブ18を順
次ソース信号線S2からS7に圧接し、各圧接状態での抵抗
値を測定する。ゲート信号線G1に対する各ソース信号線
間の抵抗値の測定が終了すると、プローブ17をゲート信
号線G2に圧接し、同様にプローブ18をソース信号線S1か
らSnまで圧接していき、各圧接状態での抵抗値を測定す
る。以上の動作をすべてのゲート信号線およびソース信
号線におこなうことにより各交点での抵抗値を測定す
る。第12図に示す液晶表示パネルではクスロショート19
が発生しているため、プローブ17をゲート信号線G2にプ
ローブ18をソース信号線S4に圧接したとき、抵抗値測定
手段に通常よりも低い電圧が測定されることにより、ク
ロスショート19を検出することができる。
また信号線間の隣接ショート検査にあっては、プロー
ブ17および18を隣接した信号線たとえばソース信号線S1
とS2に圧接し、前記状態でのプローブ間の抵抗値を測定
することにより信号線の隣接ショートを検出する。
ブ17および18を隣接した信号線たとえばソース信号線S1
とS2に圧接し、前記状態でのプローブ間の抵抗値を測定
することにより信号線の隣接ショートを検出する。
次に第３工程について説明する。第３工程では第２工
程で良品と判定された液晶表示パネルにゲートドライブ
IC（図示せず）および信号線ドライブIC（図示せず）を
引き出し端子10,13に接続する。
程で良品と判定された液晶表示パネルにゲートドライブ
IC（図示せず）および信号線ドライブIC（図示せず）を
引き出し端子10,13に接続する。
以上の第１から第３工程により液晶表示パネルは完成
する。
する。
発明が解決しようとする課題 近年、液晶表示パネルの信号線の間隔は200μｍ以下
の微小化の傾向にあり、また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルの製造方法の第二工程では、プローブ17,18を各信号
線に圧接する際に非常な困難がともなう。前述の困難と
は以下に示す事である。まず第１に液晶表示パネルの信
号線の間隔が微小になってきているため、信号線の先端
に形成されるプローブ圧接用パットが150μｍ角程度あ
るいはそれ以下と微小になってきていることがあげられ
る。したがって、プローブを正確に位置決めする必要が
ある。前記位置決めのためには高精度の位置決め装置を
用いる必要があるため装置コストが高くつく。また、位
置決めに長時間を要するという問題点があった。第２に
液晶表示パネルの信号線本数が増大してきているため、
プローブに圧接および位置決め回数が増大してきている
ことがあげられる。したがってすべての信号線のクロス
ショートを検出しようとすると膨大な時間を要する。
の微小化の傾向にあり、また信号線の本数は数百本以上
と増加の傾向にある。したがって、従来の液晶表示パネ
ルの製造方法の第二工程では、プローブ17,18を各信号
線に圧接する際に非常な困難がともなう。前述の困難と
は以下に示す事である。まず第１に液晶表示パネルの信
号線の間隔が微小になってきているため、信号線の先端
に形成されるプローブ圧接用パットが150μｍ角程度あ
るいはそれ以下と微小になってきていることがあげられ
る。したがって、プローブを正確に位置決めする必要が
ある。前記位置決めのためには高精度の位置決め装置を
用いる必要があるため装置コストが高くつく。また、位
置決めに長時間を要するという問題点があった。第２に
液晶表示パネルの信号線本数が増大してきているため、
プローブに圧接および位置決め回数が増大してきている
ことがあげられる。したがってすべての信号線のクロス
ショートを検出しようとすると膨大な時間を要する。
以上の理由により従来の液晶表示パネルの製造方法で
は第２工程に膨大な時間と製造コストがかかる。したが
って、ほとんど第２工程はおこなわず、液晶表示パネル
の完成後、前記パネルに映像を表示させて表示状態から
パネルの良・不良を判定していた。しかし、パネルの完
成後、不良と判定された場合、装着した信号およびゲー
トドライブICとパネルをともにすてざるをえず、製造コ
ストが増大するという問題点があった。
は第２工程に膨大な時間と製造コストがかかる。したが
って、ほとんど第２工程はおこなわず、液晶表示パネル
の完成後、前記パネルに映像を表示させて表示状態から
パネルの良・不良を判定していた。しかし、パネルの完
成後、不良と判定された場合、装着した信号およびゲー
トドライブICとパネルをともにすてざるをえず、製造コ
ストが増大するという問題点があった。
課題を解決するための手段 上記課題を解決するために本発明の液晶表示パネルの
製造方法は、第１の基板上にTFTに信号を供給するソー
ス信号線を互いに隣接する前記ソース信号線が相異なる
信号線ドライブICに接続されるように形成し、前記第１
の基板上に対向電極基板を装着することによりパネルを
形成し、次にゲートドライブICおよびソース信号線の偶
数番目あるいは奇数番目に信号ドライブICを積載する。
次に前記ドライブICのうち少なくとも一方を動作させ、
偶数番目あるいは奇数番目のソース信号線に出力される
信号から前記パネルの良否の判定をおこなう。最後にす
べてのドライブICを積載するものである。
製造方法は、第１の基板上にTFTに信号を供給するソー
ス信号線を互いに隣接する前記ソース信号線が相異なる
信号線ドライブICに接続されるように形成し、前記第１
の基板上に対向電極基板を装着することによりパネルを
形成し、次にゲートドライブICおよびソース信号線の偶
数番目あるいは奇数番目に信号ドライブICを積載する。
次に前記ドライブICのうち少なくとも一方を動作させ、
偶数番目あるいは奇数番目のソース信号線に出力される
信号から前記パネルの良否の判定をおこなう。最後にす
べてのドライブICを積載するものである。
作用 本発明では、ゲートドライブICをゲート信号線に接続
する。前記ドライブICを動作させ、ゲート信号線に所定
の電圧を印加する。もしゲート信号線とソース信号線間
にクロスショートなどが生じておれば、ゲート信号線の
電圧がソース信号線に印加されるため、ゲート信号線に
プロービングをおこなわずにソース信号線にプロービン
グをおこなうだけでクロスショートを検出することがで
きる。また信号ドライブICを偶数番目のソース信号線の
みに接続し、ソース信号線に所定の電圧を印加する。次
に奇数番目のソース信号線のみにプロービングをおこな
う。もしソース信号線間に隣接ショートが発生しておれ
ば、奇数番目のソース信号線に偶数番目に印加された電
圧が検出される。したがって隣接ショートを検出するこ
とができる。
する。前記ドライブICを動作させ、ゲート信号線に所定
の電圧を印加する。もしゲート信号線とソース信号線間
にクロスショートなどが生じておれば、ゲート信号線の
電圧がソース信号線に印加されるため、ゲート信号線に
プロービングをおこなわずにソース信号線にプロービン
グをおこなうだけでクロスショートを検出することがで
きる。また信号ドライブICを偶数番目のソース信号線の
みに接続し、ソース信号線に所定の電圧を印加する。次
に奇数番目のソース信号線のみにプロービングをおこな
う。もしソース信号線間に隣接ショートが発生しておれ
ば、奇数番目のソース信号線に偶数番目に印加された電
圧が検出される。したがって隣接ショートを検出するこ
とができる。
実施例 以下、本発明の液晶表示パネルの製造方法の一実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
まず第１工程は従来の液晶表示パネルの製造方法と同
様である。ただし、本発明の製造方法では少なくとも液
晶表示パネルのソース信号線は偶数番目と奇数番目とを
分離して液晶表示パネルの上下にわけて信号ドライブIC
に接続できるように形成する。以下前述のように形成す
ることを千鳥引き出しに形成すると呼ぶ。次にゲートド
ライブICおよび信号ドライブICを液晶表示パネルに積載
する。このとき信号ドライブICは偶数番目あるいは奇数
番目のソース信号線のみに接続する。
様である。ただし、本発明の製造方法では少なくとも液
晶表示パネルのソース信号線は偶数番目と奇数番目とを
分離して液晶表示パネルの上下にわけて信号ドライブIC
に接続できるように形成する。以下前述のように形成す
ることを千鳥引き出しに形成すると呼ぶ。次にゲートド
ライブICおよび信号ドライブICを液晶表示パネルに積載
する。このとき信号ドライブICは偶数番目あるいは奇数
番目のソース信号線のみに接続する。
ここでは偶数番目に信号ドライブICを接続したと仮定
して説明をおこなう。以上の工程が終了したところの液
晶表示パネルの平面図を第１図に示す。第１図において
3aは信号ドライブIC積載部、21はゲートドライブIC、22
は信号ドライブICである。また第２図は第１図アに示す
点線内の拡大図、第２図は第１図ウに示す点線内の拡大
図、第３図は第１図イに示す点線内の拡大図を示してい
る。第３図および第４図において23a,23bはプローブと
ソース信号線との接続をおこなうための端子電極（以
後、信号線端子電極と呼ぶ）である。なお引き出し電極
10,13とゲートおよび信号ドライブICの端子電極（図示
せず）の接続はガラスオンチップという技術を用いてお
こなう。
して説明をおこなう。以上の工程が終了したところの液
晶表示パネルの平面図を第１図に示す。第１図において
3aは信号ドライブIC積載部、21はゲートドライブIC、22
は信号ドライブICである。また第２図は第１図アに示す
点線内の拡大図、第２図は第１図ウに示す点線内の拡大
図、第３図は第１図イに示す点線内の拡大図を示してい
る。第３図および第４図において23a,23bはプローブと
ソース信号線との接続をおこなうための端子電極（以
後、信号線端子電極と呼ぶ）である。なお引き出し電極
10,13とゲートおよび信号ドライブICの端子電極（図示
せず）の接続はガラスオンチップという技術を用いてお
こなう。
前述のガラスオンチップという技術は以下にのべるよ
うな方法である。まずドライブICの端子電極上にはメッ
キ技術あるいはネイルヘッドボンディングの技術を用い
て数μｍから100μｍの高さのAuからなる突起電極（図
示せず）を形成する。また、突起電極上には数＋μｍの
導電性接合層を形成する。前記導電性接合層は接着剤と
してエポキシ系、フェノール系等を主剤として、Ag・Au
・Ni・Ｃ・SiO2などのフレークを混ぜたものであり、転
写等の技術で形成される。以上の突起電極と導電性接合
層を介してドライブICの端子電極と引き出し電極は電気
的に接続される。第１図の状態では導電性接合層は本硬
化をおこなわず、仮硬化をおこなっている。前述の仮硬
化をおこなう理由は、液晶表示パネルが第２工程の検査
工程で不良と判定された場合、本硬化されているとドラ
イブICを取りはずすことができないためである。したが
ってフェノール系を主剤として用いる場合、約80℃の熱
を印加し、ドライブICを取りはずすことができるように
仮硬化をおこなう。
うな方法である。まずドライブICの端子電極上にはメッ
キ技術あるいはネイルヘッドボンディングの技術を用い
て数μｍから100μｍの高さのAuからなる突起電極（図
示せず）を形成する。また、突起電極上には数＋μｍの
導電性接合層を形成する。前記導電性接合層は接着剤と
してエポキシ系、フェノール系等を主剤として、Ag・Au
・Ni・Ｃ・SiO2などのフレークを混ぜたものであり、転
写等の技術で形成される。以上の突起電極と導電性接合
層を介してドライブICの端子電極と引き出し電極は電気
的に接続される。第１図の状態では導電性接合層は本硬
化をおこなわず、仮硬化をおこなっている。前述の仮硬
化をおこなう理由は、液晶表示パネルが第２工程の検査
工程で不良と判定された場合、本硬化されているとドラ
イブICを取りはずすことができないためである。したが
ってフェノール系を主剤として用いる場合、約80℃の熱
を印加し、ドライブICを取りはずすことができるように
仮硬化をおこなう。
また仮硬化状態では前記電極間の抵抗は数10Ω程度と
なる場合があるが、検査工程ではドライブICの動作速度
は10KHz以下とゆっくりであるため、入力抵抗でICが誤
動作が発生するという問題は生じない。
なる場合があるが、検査工程ではドライブICの動作速度
は10KHz以下とゆっくりであるため、入力抵抗でICが誤
動作が発生するという問題は生じない。
第５図および第６図は本発明の液晶表示パネルの第２
工程の検査工程を説明するための説明図である。第５図
は一絵素電極にTFTを１個接続された液晶表示パネルの
検査工程を説明するための説明図であり、第６図に一絵
素電極にTFTを２個接続された液晶表示パネルの検査工
程を説明するための説明図である。
工程の検査工程を説明するための説明図である。第５図
は一絵素電極にTFTを１個接続された液晶表示パネルの
検査工程を説明するための説明図であり、第６図に一絵
素電極にTFTを２個接続された液晶表示パネルの検査工
程を説明するための説明図である。
まず第５図に示す液晶表示パネルの検査工程を説明す
る。第５図において24はTFTのT22に発生したゲート・ド
レイン短絡欠陥（以後G-Dショートと呼ぶ）、25は信号
検出手段、SS1,SS3は所定のソース信号線上の信号を信
号検出手段25に伝達するための切換え手段、PS1,PS3は
所定のソース信号線と接続をとるための接続手段（以
後、プローブと呼ぶ）である。第５図で明らかなように
液晶表示パネルにはゲートドライブIC21および偶数番目
のソース信号線に信号ドライブICが接続されている。前
記液晶表示パネルにプローブPS1およびPS3を奇数番目の
ソース信号線に接続する。なお第５図、第６図において
信号線数およびプローブ数は非常に少なく描かれている
が、これに限定されるものではない。
る。第５図において24はTFTのT22に発生したゲート・ド
レイン短絡欠陥（以後G-Dショートと呼ぶ）、25は信号
検出手段、SS1,SS3は所定のソース信号線上の信号を信
号検出手段25に伝達するための切換え手段、PS1,PS3は
所定のソース信号線と接続をとるための接続手段（以
後、プローブと呼ぶ）である。第５図で明らかなように
液晶表示パネルにはゲートドライブIC21および偶数番目
のソース信号線に信号ドライブICが接続されている。前
記液晶表示パネルにプローブPS1およびPS3を奇数番目の
ソース信号線に接続する。なお第５図、第６図において
信号線数およびプローブ数は非常に少なく描かれている
が、これに限定されるものではない。
クロスショートおよびG-Dショートの検査工程では、
ゲートドライブIC21を動作させゲート信号線に所定電圧
を印加する。前記所定電圧とは一本のゲート信号線にTF
Tのゲートをオン状態にする電圧（以後、オン電圧と呼
ぶ）と他のゲート信号線にTFTのゲートをオフ状態にす
る電圧（以後、オフ電圧と呼ぶ）である。前記所定電圧
はゲートドライブICに印加するシストパルス信号によ
り、ゲート信号線に印加するオン電圧位置がシフトされ
る。次にプローブPS1,PS3を奇数番目のソース信号線の
引き出し端子13に圧接する。次に切換え手段SS1およびS
S3を順次閉じ、一本のソース信号線と信号検出手段25と
接続していき、ソース信号線に電圧が印加されていない
かを測定する。今、切り換え手段SS3を閉じたとき、ク
ロスショート19が発生しているため、信号検出手段25に
オフ電圧が検出される。
ゲートドライブIC21を動作させゲート信号線に所定電圧
を印加する。前記所定電圧とは一本のゲート信号線にTF
Tのゲートをオン状態にする電圧（以後、オン電圧と呼
ぶ）と他のゲート信号線にTFTのゲートをオフ状態にす
る電圧（以後、オフ電圧と呼ぶ）である。前記所定電圧
はゲートドライブICに印加するシストパルス信号によ
り、ゲート信号線に印加するオン電圧位置がシフトされ
る。次にプローブPS1,PS3を奇数番目のソース信号線の
引き出し端子13に圧接する。次に切換え手段SS1およびS
S3を順次閉じ、一本のソース信号線と信号検出手段25と
接続していき、ソース信号線に電圧が印加されていない
かを測定する。今、切り換え手段SS3を閉じたとき、ク
ロスショート19が発生しているため、信号検出手段25に
オフ電圧が検出される。
次にSS3を閉じたまま、オン電圧印加位置を順次ゲー
ト信号線G1からG4にシフトさせていく。ゲート信号線G3
にオン電圧が印加されたとき、信号検出手段25にオン電
圧が検出されることにより、ゲート信号線G3とソース信
号線S3の交点にクロスショートが発生していることを検
出できる。次に以上の動作をプローブPS1,PS3を奇数番
目のソース信号線に圧接することにより、ゲート信号線
と奇数番目のソース信号線間のクロスショートをも検出
することができる。
ト信号線G1からG4にシフトさせていく。ゲート信号線G3
にオン電圧が印加されたとき、信号検出手段25にオン電
圧が検出されることにより、ゲート信号線G3とソース信
号線S3の交点にクロスショートが発生していることを検
出できる。次に以上の動作をプローブPS1,PS3を奇数番
目のソース信号線に圧接することにより、ゲート信号線
と奇数番目のソース信号線間のクロスショートをも検出
することができる。
またG-Dショート24の検出方法はプローブPS1をソース
信号線S2に圧接し、ゲート信号線G3にオン電圧を印加
し、SS1を閉じる。前記状態のときTFTのT22がオン状態
となるから、G2→Ｇ→Ｄショート24→T22→S2→PS1→SS
1 なる電流経路が発生するため、信号検出手段25に信号が
検出されることにより検出することができる。前述のク
ロスショートと前記G-Dショートの区別は検出される信
号の大きさにより判定する。
信号線S2に圧接し、ゲート信号線G3にオン電圧を印加
し、SS1を閉じる。前記状態のときTFTのT22がオン状態
となるから、G2→Ｇ→Ｄショート24→T22→S2→PS1→SS
1 なる電流経路が発生するため、信号検出手段25に信号が
検出されることにより検出することができる。前述のク
ロスショートと前記G-Dショートの区別は検出される信
号の大きさにより判定する。
ソース信号線間のショート（以後、隣接ショートと呼
ぶ）の検出方法としては、信号ドライブIC22を動作さ
せ、１本のソース信号線に所定電圧を印加する。次にプ
ローブPS1,PS3を奇数番目のソース信号線に圧接する。
今、ソース信号線S2に信号を印加し、SS1を閉じた際、
信号検出手段25に前記信号が検出された場合はソース信
号線S1とS2間の隣接ショート、SS3を閉じたとき信号検
出手段25に前記信号が検出された場合はソース信号線S2
とS3間の隣接ショートとして検出される。以上の動作を
すべてのソース信号線に対しておこなうことにより隣接
ショートを検出できる。
ぶ）の検出方法としては、信号ドライブIC22を動作さ
せ、１本のソース信号線に所定電圧を印加する。次にプ
ローブPS1,PS3を奇数番目のソース信号線に圧接する。
今、ソース信号線S2に信号を印加し、SS1を閉じた際、
信号検出手段25に前記信号が検出された場合はソース信
号線S1とS2間の隣接ショート、SS3を閉じたとき信号検
出手段25に前記信号が検出された場合はソース信号線S2
とS3間の隣接ショートとして検出される。以上の動作を
すべてのソース信号線に対しておこなうことにより隣接
ショートを検出できる。
次に第６図に示す液晶表示パネルの検査工程を説明す
る。第６図において、26はTFTのTM22に発生したソース
・ドレイン短絡欠陥（以後、S-Dショートと呼ぶ）、TM1
1〜TM35,TS11〜TS44はTFT、PS5はプローブ、SS5は切換
え手段である。クロスショートG-DショートおよびS-Dシ
ョートの検査工程ではゲートドライブIC21を動作させ、
ゲート信号線にオン電圧またはオフ電圧を印加する。同
時にプローブPS1〜PS3をソース信号線に圧接する。まず
クロスショートの検出方法について説明する。ゲートド
ライブIC21からすべてのゲート信号線にオフ電圧を印加
する。次にプローブPS1〜PS3を奇数番目のソース信号線
に圧接し、SS1からSS3まで順に閉じていき、各ソース信
号線にオフ電圧が印加されていないかを信号検出手段で
検出する。今、クロスショート19が発生しているためSS
3を閉じたとき、信号検出手段25にオフ電圧が検出され
る。次にゲートドライブICを制御し、ゲート信号線G1の
みにオン電圧を印加し、前記オン電圧をシフトパルス信
号により順次すべてのゲート信号線にシフトしていく。
今、オン電圧がシフトされゲート信号線G3に印加された
とき、信号検出手段25にオン電圧が検出されるためゲー
ト信号線G3とソース信号線S3間にクロスショートが発生
していることを検出できる。次にプローブPS1〜PS3を偶
数番目のソース信号線に圧接して前述の動作をおこなう
ことにより、すべてのゲート信号線とソース信号線に対
するクロスショートを検出することができる。
る。第６図において、26はTFTのTM22に発生したソース
・ドレイン短絡欠陥（以後、S-Dショートと呼ぶ）、TM1
1〜TM35,TS11〜TS44はTFT、PS5はプローブ、SS5は切換
え手段である。クロスショートG-DショートおよびS-Dシ
ョートの検査工程ではゲートドライブIC21を動作させ、
ゲート信号線にオン電圧またはオフ電圧を印加する。同
時にプローブPS1〜PS3をソース信号線に圧接する。まず
クロスショートの検出方法について説明する。ゲートド
ライブIC21からすべてのゲート信号線にオフ電圧を印加
する。次にプローブPS1〜PS3を奇数番目のソース信号線
に圧接し、SS1からSS3まで順に閉じていき、各ソース信
号線にオフ電圧が印加されていないかを信号検出手段で
検出する。今、クロスショート19が発生しているためSS
3を閉じたとき、信号検出手段25にオフ電圧が検出され
る。次にゲートドライブICを制御し、ゲート信号線G1の
みにオン電圧を印加し、前記オン電圧をシフトパルス信
号により順次すべてのゲート信号線にシフトしていく。
今、オン電圧がシフトされゲート信号線G3に印加された
とき、信号検出手段25にオン電圧が検出されるためゲー
ト信号線G3とソース信号線S3間にクロスショートが発生
していることを検出できる。次にプローブPS1〜PS3を偶
数番目のソース信号線に圧接して前述の動作をおこなう
ことにより、すべてのゲート信号線とソース信号線に対
するクロスショートを検出することができる。
G-Dショートの検出方法はまずプローブPS1-PS3を奇数
番目のソース信号線に圧接する。
番目のソース信号線に圧接する。
次にゲートドライブICを制御し、ゲート信号線G1のみ
にオン電圧を他のゲート信号線にはオフ電圧が印加され
るようにする。次にSS1からSS3まで順次閉じていき、そ
のときにソース信号線に出力信号がないかを検出する。
すべての切り換え手段に対しておこなったのち、ゲート
ドライブICに対してシフトパルス信号を送り、オン電圧
印加位置をゲート信号線G2にする。そして同様に切り換
え手段を順次閉じていき、ソース信号線に出力信号がな
いかを検出する。以上の動作をすべてのゲート信号線、
ソース信号線に対して行なう。今、G-Dショート24が発
生しているため、ゲート信号線G4にオン電圧を印加した
とき、TFTのTM33がオン状態となり G4→Ｇ→Ｄショート24→TM33→S3→PS3→SS3 なる電流経路が生じる。したがってG-Dショート24を検
出することができる。なおTFTのTSmnのトランジスタにG
-Dショートが発生している場合は以下の電流経路が生じ
るため検出することができる。ただし今、TFTのTS23にG
-Dショートが発生していると仮定する。前記の場合、ゲ
ート信号線G3にオン電圧を印加した場合、TFTのTM23が
オン状態となり SS3→PS3→TM23→P23→TS23→G-Dショート→G2 なる電流経路が発生することにより検出することができ
る。
にオン電圧を他のゲート信号線にはオフ電圧が印加され
るようにする。次にSS1からSS3まで順次閉じていき、そ
のときにソース信号線に出力信号がないかを検出する。
すべての切り換え手段に対しておこなったのち、ゲート
ドライブICに対してシフトパルス信号を送り、オン電圧
印加位置をゲート信号線G2にする。そして同様に切り換
え手段を順次閉じていき、ソース信号線に出力信号がな
いかを検出する。以上の動作をすべてのゲート信号線、
ソース信号線に対して行なう。今、G-Dショート24が発
生しているため、ゲート信号線G4にオン電圧を印加した
とき、TFTのTM33がオン状態となり G4→Ｇ→Ｄショート24→TM33→S3→PS3→SS3 なる電流経路が生じる。したがってG-Dショート24を検
出することができる。なおTFTのTSmnのトランジスタにG
-Dショートが発生している場合は以下の電流経路が生じ
るため検出することができる。ただし今、TFTのTS23にG
-Dショートが発生していると仮定する。前記の場合、ゲ
ート信号線G3にオン電圧を印加した場合、TFTのTM23が
オン状態となり SS3→PS3→TM23→P23→TS23→G-Dショート→G2 なる電流経路が発生することにより検出することができ
る。
S-Dショートの検出方法はG-Dショート検出方法と同様
の方法で行なう。ただし、S-Dショートの検出方法では
信号線ドライブICを制御し、１本のソース信号線に信号
を印加する。前記信号印加位置はS2から順にすべての偶
数番目のソース信号線に対しておこなう。まずゲート信
号線G1のみにオン電圧を印加し、ソース信号線S2に信号
を印加する。次にSS1を閉じ、ソース信号線S1に信号が
印加されていないかを信号検出手段25で検出する。また
SS3を閉じ、ソース信号線S3に信号が印加されていない
かを検出する。次にソース信号線S4のみに信号を印加
し、SS3およびSS5を閉じ、ソース信号線S3,S4に信号が
印加されていないかを信号検出手段25で検出する。以上
の動作を今度はゲート信号線G2のみにオン電圧を印加し
ておこなう。前述の動作をすべてのゲート信号線および
ソース信号線に対しておこなう。第６図に示す液晶表示
パネルではS-Dショート26が発生しているため、ソース
信号線S2に信号を印加し、ゲート信号線G2にオン電圧を
印加し、かつSS3を閉じたとき、 S2→S-Dショート26→P22→TS22→S3→PS3→SS3 なる信号の経路が発生するため、S-Dショートを検出す
ることができる。
の方法で行なう。ただし、S-Dショートの検出方法では
信号線ドライブICを制御し、１本のソース信号線に信号
を印加する。前記信号印加位置はS2から順にすべての偶
数番目のソース信号線に対しておこなう。まずゲート信
号線G1のみにオン電圧を印加し、ソース信号線S2に信号
を印加する。次にSS1を閉じ、ソース信号線S1に信号が
印加されていないかを信号検出手段25で検出する。また
SS3を閉じ、ソース信号線S3に信号が印加されていない
かを検出する。次にソース信号線S4のみに信号を印加
し、SS3およびSS5を閉じ、ソース信号線S3,S4に信号が
印加されていないかを信号検出手段25で検出する。以上
の動作を今度はゲート信号線G2のみにオン電圧を印加し
ておこなう。前述の動作をすべてのゲート信号線および
ソース信号線に対しておこなう。第６図に示す液晶表示
パネルではS-Dショート26が発生しているため、ソース
信号線S2に信号を印加し、ゲート信号線G2にオン電圧を
印加し、かつSS3を閉じたとき、 S2→S-Dショート26→P22→TS22→S3→PS3→SS3 なる信号の経路が発生するため、S-Dショートを検出す
ることができる。
隣接ショートは第５図で示す液晶表示パネルの検査方
法と同様である。
法と同様である。
次に本発明の液晶表示パネルの製造方法の第３工程に
ついて説明する。第３工程終了後の液晶表示パネルの一
部拡大平面図を第７図に示す。ただし、第７図は第１図
の点線イで示す部分の図である。
ついて説明する。第３工程終了後の液晶表示パネルの一
部拡大平面図を第７図に示す。ただし、第７図は第１図
の点線イで示す部分の図である。
第３工程では第２工程で良品と判定された液晶表示パ
ネルに対して行う。第２工程で不良と判定された液晶表
示パネルはゲートおよび信号ドライブICを取りはずさ
れ、前記ICは再使用される。
ネルに対して行う。第２工程で不良と判定された液晶表
示パネルはゲートおよび信号ドライブICを取りはずさ
れ、前記ICは再使用される。
まず開放状態となっているソース信号線に信号ドライ
ブICをガラスオンチップ技術を用い接続する。次に電気
オーブン・ヒートコラムなどの方法を用い、フェノール
系を主剤とする場合約120℃で30分間程度加熱し、導電
性接合層を本硬化させ、液晶表示パネルは完成する。
ブICをガラスオンチップ技術を用い接続する。次に電気
オーブン・ヒートコラムなどの方法を用い、フェノール
系を主剤とする場合約120℃で30分間程度加熱し、導電
性接合層を本硬化させ、液晶表示パネルは完成する。
なお、本発明の検査工程の実施例において、奇数番目
と偶数番目のソース信号線にわけてプローブPSを接続す
るとしたがこれに限るものではなく、たとえば引き出し
端子13および信号線端子電極23a,23bを用いて、奇数番
目と偶数番目のソース信号線に同時に接続をおこなって
もよいことは明らかである。
と偶数番目のソース信号線にわけてプローブPSを接続す
るとしたがこれに限るものではなく、たとえば引き出し
端子13および信号線端子電極23a,23bを用いて、奇数番
目と偶数番目のソース信号線に同時に接続をおこなって
もよいことは明らかである。
また、本発明の実施例において、第２工程前に導電性
接合層を仮硬化させるとしたが、第２工程において、基
板１などに振動などを与えることがなく、ゲートおよび
信号ドライブICに位置ずれが生じさせることがない場合
は仮硬化させる必要がないことは明らかである。またゲ
ートおよび信号ドライブICが低価格で液晶表示パネルが
不良のとき、ICとパネルを同時にすててもコストに影響
しない場合は第２工程前に本硬化させてもよいことは明
らかである。
接合層を仮硬化させるとしたが、第２工程において、基
板１などに振動などを与えることがなく、ゲートおよび
信号ドライブICに位置ずれが生じさせることがない場合
は仮硬化させる必要がないことは明らかである。またゲ
ートおよび信号ドライブICが低価格で液晶表示パネルが
不良のとき、ICとパネルを同時にすててもコストに影響
しない場合は第２工程前に本硬化させてもよいことは明
らかである。
また、各ドライブICはTFTなどが形成された基板に積
載するとしたが、これに限定するものではなく、TFTな
どのスイッチング素子が接続された信号線に信号を印加
できる部位であればよいことは明らかである。
載するとしたが、これに限定するものではなく、TFTな
どのスイッチング素子が接続された信号線に信号を印加
できる部位であればよいことは明らかである。
また、各ドライブICはガラスオンチップ技術で積載す
るとしたが、これに限定するものではなく、信号線に容
易に信号を印加できるように、かつ容易にICを取りはず
しができる技術であればよいことは明らかである。
るとしたが、これに限定するものではなく、信号線に容
易に信号を印加できるように、かつ容易にICを取りはず
しができる技術であればよいことは明らかである。
発明の効果 本発明の液晶表示パネルの製造方法は、ゲートおよび
信号ドライブICをパネルに装着し、前記ドライブICを制
御することにより、前記パネルの良否検査をおこなうも
のである。したがって、ゲート信号線にプローブを圧接
する必要がなく、またソース信号線に圧接するプローブ
数も少なくてすむ。さらに微細間隔で形成されたゲート
信号線およびソース信号線に所定電圧または信号を印加
することができる。ゆえに絵素ピッチが非常に微細にな
っても十分にプロービングができ、かつ高速な検査をお
こなうことができる。また検査工程で液晶表示パネルが
不良である場合、各ドライブICは取りはずして再使用す
ることが可能である。したがって液晶表示パネルの製造
コストを大幅に低減させることができる。
信号ドライブICをパネルに装着し、前記ドライブICを制
御することにより、前記パネルの良否検査をおこなうも
のである。したがって、ゲート信号線にプローブを圧接
する必要がなく、またソース信号線に圧接するプローブ
数も少なくてすむ。さらに微細間隔で形成されたゲート
信号線およびソース信号線に所定電圧または信号を印加
することができる。ゆえに絵素ピッチが非常に微細にな
っても十分にプロービングができ、かつ高速な検査をお
こなうことができる。また検査工程で液晶表示パネルが
不良である場合、各ドライブICは取りはずして再使用す
ることが可能である。したがって液晶表示パネルの製造
コストを大幅に低減させることができる。
第１図は、本発明の液晶表示パネルの製造方法における
第１工程後の液晶表示パネルの平面図、第２図、第３
図、第４図、第７図は第１図の一部拡大図、第５図、第
６図は検査工程の説明図、第８図は従来の液晶表示パネ
ルの製造方法における第１工程後の液晶表示パネルの平
面図および断面図、第９図、第10図、第11図は第８図の
一部拡大図、第12図は従来の検査工程の説明図である。 １……ガラス基板、２……ゲートドライブIC積載部、3,
3a……信号ドライブIC積載部、４……対向電極基板、５
……封止樹脂、６……表示領域、７……スイッチング素
子形成部、８……対向電極、９……ゲート信号線、10,1
3……引き出し線、11……ゲートドライブIC制御信号
線、12……ソース信号線、14……信号ドライブIC制御信
号線、15……TFT、16……絵素電極、17,18……プロー
ブ、19……クロスショート、20……抵抗値測定手段、21
……ゲートドライブIC、22……信号ドライブIC、23a,23
b……信号線端子電極、24……ゲート・ドレイン短絡欠
陥、25……信号検出手段、26……ソース・ドレイン短絡
欠陥、T11〜T44,TM11〜TM35,TS11〜TS44……TFT、G1〜G
4……ゲート信号線、S1〜S5……ソース信号線、PS1〜PS
5……プローブ、SS1〜SS3……切換え手段。
第１工程後の液晶表示パネルの平面図、第２図、第３
図、第４図、第７図は第１図の一部拡大図、第５図、第
６図は検査工程の説明図、第８図は従来の液晶表示パネ
ルの製造方法における第１工程後の液晶表示パネルの平
面図および断面図、第９図、第10図、第11図は第８図の
一部拡大図、第12図は従来の検査工程の説明図である。 １……ガラス基板、２……ゲートドライブIC積載部、3,
3a……信号ドライブIC積載部、４……対向電極基板、５
……封止樹脂、６……表示領域、７……スイッチング素
子形成部、８……対向電極、９……ゲート信号線、10,1
3……引き出し線、11……ゲートドライブIC制御信号
線、12……ソース信号線、14……信号ドライブIC制御信
号線、15……TFT、16……絵素電極、17,18……プロー
ブ、19……クロスショート、20……抵抗値測定手段、21
……ゲートドライブIC、22……信号ドライブIC、23a,23
b……信号線端子電極、24……ゲート・ドレイン短絡欠
陥、25……信号検出手段、26……ソース・ドレイン短絡
欠陥、T11〜T44,TM11〜TM35,TS11〜TS44……TFT、G1〜G
4……ゲート信号線、S1〜S5……ソース信号線、PS1〜PS
5……プローブ、SS1〜SS3……切換え手段。
Claims (4)
- 【請求項１】アクティブマトリックス型液晶表示パネル
の製造方法であって、スイッチング素子に映像信号を伝
達する第１の信号線および第２の信号線と、スイッチン
グ素子をオンオフさせる信号を伝送する第３の信号線と
が形成され、かつ、任意の第１の信号線と前記第１の信
号線に隣接した第２の信号線とが異なる信号ドライブ回
路と電気的に接続されるように構成された第１の基板
に、対向電極が形成された第２の基板を装着してパネル
を形成する第１の工程と、 第３の信号線にゲートドライブ回路を、第１の信号線に
信号ドライブICを電気的に接続する第２の工程と、 前記ゲートドライブICと信号ドライブ回路のうち少なく
とも一方を動作させ、第２の信号線に出力される信号か
ら前記液晶パネルの良否を判定する第３の工程と、 第２の信号線に信号ドライブ回路を電気的に接続する第
４の工程を行うことを特徴とする液晶表示パネルの製造
方法。 - 【請求項２】ゲートドライブ回路および信号ドライブ回
路は前記回路ICの端子上に突起電極を有することを特徴
とする請求項１記載の液晶表示パネルの製造方法。 - 【請求項３】ゲートドライブ回路およびソースドライブ
回路はICであり、前記ICはチップオンガラス技術を用い
て第１の基板上に積載されることを特徴とする請求項１
記載の液晶表示パネルの製造方法。 - 【請求項４】ゲートドライブ回路およびソースドライブ
回路はICであり、前記ICが第２の工程で導電性接着剤を
用いて、信号線と電気的接続がとられ、かつ、前記導電
性接着剤が第２の工程で導電性接着剤を半硬化状態とす
ることを特徴とする請求項１記載の液晶表示パネルの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21655688A JPH0830819B2 (ja) | 1988-08-31 | 1988-08-31 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21655688A JPH0830819B2 (ja) | 1988-08-31 | 1988-08-31 | 液晶表示パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0264527A JPH0264527A (ja) | 1990-03-05 |
| JPH0830819B2 true JPH0830819B2 (ja) | 1996-03-27 |
Family
ID=16690287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21655688A Expired - Fee Related JPH0830819B2 (ja) | 1988-08-31 | 1988-08-31 | 液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0830819B2 (ja) |
-
1988
- 1988-08-31 JP JP21655688A patent/JPH0830819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0264527A (ja) | 1990-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777973B2 (en) | Liquid crystal display device and its testing method | |
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| US20030085855A1 (en) | Array substrate, method of inspecting array substrate, and liquid crystal display | |
| KR100232680B1 (ko) | Acf 구조 | |
| JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| KR20040059670A (ko) | 액정표시패널의 검사용 범프 구조 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| US11264442B2 (en) | Flat panel display including plurality of pads | |
| JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
| KR20040057692A (ko) | 액정표시패널의 검사용 패드 구조 | |
| JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
| JPH02251992A (ja) | 液晶表示パネルおよびその製造方法 | |
| US6961081B2 (en) | Positioning and inspecting system and method using same | |
| JPH0830819B2 (ja) | 液晶表示パネルの製造方法 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JP4177222B2 (ja) | 液晶表示装置及びその検査方法 | |
| JPH07113724B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2502699B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブｉｃ | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2001005016A (ja) | 液晶装置及びその検査方法 | |
| JPH11168214A (ja) | 液晶電気光学装置及びその作製方法 | |
| CN100399175C (zh) | 主动组件阵列基板 | |
| JPH0812355B2 (ja) | 液晶表示パネルの製造方法 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |