JPH02252250A - 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 - Google Patents
半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法Info
- Publication number
- JPH02252250A JPH02252250A JP7452689A JP7452689A JPH02252250A JP H02252250 A JPH02252250 A JP H02252250A JP 7452689 A JP7452689 A JP 7452689A JP 7452689 A JP7452689 A JP 7452689A JP H02252250 A JPH02252250 A JP H02252250A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- electrode
- protruding
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体チップの電極端子パッドと基板の電極
端子パッド間を突起状電極(以後、バンブ電極と表記)
を用いて機械的・電気的に接続する、いわゆるフリップ
チップボンディング(FlipCI+ip Bondl
ng:以後、FCBと表記)法に適用して有効な技術に
関するものである。
端子パッド間を突起状電極(以後、バンブ電極と表記)
を用いて機械的・電気的に接続する、いわゆるフリップ
チップボンディング(FlipCI+ip Bondl
ng:以後、FCBと表記)法に適用して有効な技術に
関するものである。
[従来の技術]
半導体チップの電極端子パッド上にバンブ電極を形成し
、これを用いて半導体チップの電極端子パッドと基板の
電極端子パッド間を機械的・電気的に接続するFCB法
による半導体チップの端子接続工程例を第15図を用い
て説明する。まず半導体チップ6の電極パッド8、基板
7の電極パッド9上に金バンブ電極4、もしくは、はん
だバンブ電極5をメツキ、蒸着などの方法で形成する第
15図(a) 、 (b)。つぎに、半導体チップ6を
フェイスダウンで基板7に仮搭載し、電極端子パッド8
と9を金バンブ電極4、もしくは、はんだバンブ電極5
を介して対向させ、熱圧着等による同相溶接、もしくは
、加熱溶融等によるマイクロソルダリングにより半導体
チップ6と基板7の電極端子パッド8と9の間を接続す
る(第15図(C))。
、これを用いて半導体チップの電極端子パッドと基板の
電極端子パッド間を機械的・電気的に接続するFCB法
による半導体チップの端子接続工程例を第15図を用い
て説明する。まず半導体チップ6の電極パッド8、基板
7の電極パッド9上に金バンブ電極4、もしくは、はん
だバンブ電極5をメツキ、蒸着などの方法で形成する第
15図(a) 、 (b)。つぎに、半導体チップ6を
フェイスダウンで基板7に仮搭載し、電極端子パッド8
と9を金バンブ電極4、もしくは、はんだバンブ電極5
を介して対向させ、熱圧着等による同相溶接、もしくは
、加熱溶融等によるマイクロソルダリングにより半導体
チップ6と基板7の電極端子パッド8と9の間を接続す
る(第15図(C))。
FCB法はインピーダンスミスマツチの原因となる接続
長さを極小にできる(接続長さは、従来−殻内に用いら
れてきたワイヤボンディング(1/irc 13ond
jng)法では数m11にも及ぶのに対し、FCB法で
は数十μm〜数百μmで済む)ため、高周波特性に優れ
る反面、上述した様に、金バンブ電極4、もしくは、は
んだバンブ電極5を半導体チップ6上に形成する工程が
必要となるため、半導体チップの歩留まりが低下する点
に問題があった。
長さを極小にできる(接続長さは、従来−殻内に用いら
れてきたワイヤボンディング(1/irc 13ond
jng)法では数m11にも及ぶのに対し、FCB法で
は数十μm〜数百μmで済む)ため、高周波特性に優れ
る反面、上述した様に、金バンブ電極4、もしくは、は
んだバンブ電極5を半導体チップ6上に形成する工程が
必要となるため、半導体チップの歩留まりが低下する点
に問題があった。
特に、半導体チップ6上にはんだバンブ電極5を形成す
る場合、従来−殻内には半導体チップ6の電極端子パッ
ド8は、はんだ付は性が悪いAΩ。
る場合、従来−殻内には半導体チップ6の電極端子パッ
ド8は、はんだ付は性が悪いAΩ。
溶融はんだに溶解してしまうAu等が用いられているた
め、従来の電極端子パッド形成工程に替わり、新たに、
Cuなどのマイクロソルダリング可能な金属を用いた電
極端子パッド形成工程の導入が必要となったり、従来か
ら製造されている半導体チップ6上にはんだバンブ電極
5を形成する場合、従来のAl1.Au等による電極端
子パッド8上に、Cuなどを用いたFCB用電極電極端
子パッド成する後工程の追加が必要となるなど、はんだ
バンブ電極形成工程のみならず、電極端子パッド形成工
程の変更、付加等も必要となり、半導体チップの歩留ま
りが更に低下する。
め、従来の電極端子パッド形成工程に替わり、新たに、
Cuなどのマイクロソルダリング可能な金属を用いた電
極端子パッド形成工程の導入が必要となったり、従来か
ら製造されている半導体チップ6上にはんだバンブ電極
5を形成する場合、従来のAl1.Au等による電極端
子パッド8上に、Cuなどを用いたFCB用電極電極端
子パッド成する後工程の追加が必要となるなど、はんだ
バンブ電極形成工程のみならず、電極端子パッド形成工
程の変更、付加等も必要となり、半導体チップの歩留ま
りが更に低下する。
半導体チップの歩留まり低下を防止するために、金バン
ブ電極4を基板7上のみに形成し、半導体チップの形成
工程に手を加えない手法も用いられてきたが、近年は、
抵抗、インダクタンス、容量内蔵基板の様に、基板形成
工程も半導体チップ形成工程同様に複雑化しており、基
板上へのバンブ形成工程の付加も、基板の歩留まりの低
下要因として見逃せなくなってきている。
ブ電極4を基板7上のみに形成し、半導体チップの形成
工程に手を加えない手法も用いられてきたが、近年は、
抵抗、インダクタンス、容量内蔵基板の様に、基板形成
工程も半導体チップ形成工程同様に複雑化しており、基
板上へのバンブ形成工程の付加も、基板の歩留まりの低
下要因として見逃せなくなってきている。
以上説明した諸問題のため、FCB法を用いて半導体チ
ップを端子接続しようとした場合、半導体チップや基板
の形成工程複雑化と、それに起因する歩留まりの低下に
より、コストが大幅にアップしてしまう点が問題であっ
た。
ップを端子接続しようとした場合、半導体チップや基板
の形成工程複雑化と、それに起因する歩留まりの低下に
より、コストが大幅にアップしてしまう点が問題であっ
た。
〔発明が解決しようとする課題]
本発明は、上述した問題を解決し、従来の半導体チップ
や基板の製造工程を大幅に変更することなく、半導体チ
ップの電極端子パッドと基板の電極端子パッド間をPC
B接続可能とする半導体チップ端子接続用フィルムおよ
び半導体チップ端子接続方法を提供することを目的とす
る。
や基板の製造工程を大幅に変更することなく、半導体チ
ップの電極端子パッドと基板の電極端子パッド間をPC
B接続可能とする半導体チップ端子接続用フィルムおよ
び半導体チップ端子接続方法を提供することを目的とす
る。
[課題を解決するための手段]
本発明は、電気絶縁性、耐熱性フィルムの一面に、バン
ブ電極を形成し、別の一面に、電極端子パッドを形成し
、上記バンブ電極と電極端子パッドは電気的に接続され
る構造であることを特徴とする接続フィルム、あるいは
、電気絶縁性、耐熱性フィルムの表裏にバンブ電極が形
成され、上記表裏のバンブ電極は電気的に接続される構
造であることを特徴とする接続フィルムを形成する。
ブ電極を形成し、別の一面に、電極端子パッドを形成し
、上記バンブ電極と電極端子パッドは電気的に接続され
る構造であることを特徴とする接続フィルム、あるいは
、電気絶縁性、耐熱性フィルムの表裏にバンブ電極が形
成され、上記表裏のバンブ電極は電気的に接続される構
造であることを特徴とする接続フィルムを形成する。
これら接続フィルムを単独、もしくは、組み合わせて半
導体チップと基板の間に挿入し、半導体チップの71S
!端子パツドをこれら接続フィルムのバンブ電極、7株
極端子パッドを介して、基板のはんだバンブ電極、もし
くは、電極端子パッドに接続する。
導体チップと基板の間に挿入し、半導体チップの71S
!端子パツドをこれら接続フィルムのバンブ電極、7株
極端子パッドを介して、基板のはんだバンブ電極、もし
くは、電極端子パッドに接続する。
[作 用]
本発明による接続フィルムを半導体チップと基板の間に
挿入して、半導体チップを基板にPCB接続した場合、
バンブ電極は接続フィルムに既に形成されているから、
半導体チップ上へのバンブ電極形成工程が不要であり、
半導体チップ歩留まりが低下しない。また、接続フィル
ムに形成されたバンブ電極の材料として、半導体チップ
上の従来のAΩ、Auなどの電極端子パッドと整合性の
よい金属を選択すれば、半導体チップ製造工程の大幅な
変更やはんだ金属と整合性の良い材料による電極端子パ
ッドの形成工程を後工程として追加する必要がない。ま
た、基板上へのバンブ電極工程を不要とすることも可能
であり、この場合、基板の形成工程も簡単にできる。
挿入して、半導体チップを基板にPCB接続した場合、
バンブ電極は接続フィルムに既に形成されているから、
半導体チップ上へのバンブ電極形成工程が不要であり、
半導体チップ歩留まりが低下しない。また、接続フィル
ムに形成されたバンブ電極の材料として、半導体チップ
上の従来のAΩ、Auなどの電極端子パッドと整合性の
よい金属を選択すれば、半導体チップ製造工程の大幅な
変更やはんだ金属と整合性の良い材料による電極端子パ
ッドの形成工程を後工程として追加する必要がない。ま
た、基板上へのバンブ電極工程を不要とすることも可能
であり、この場合、基板の形成工程も簡単にできる。
したがって、半導体チップや基板のコストは従来のまま
で、高周波特性の優れたFCB法を用いて半導体チップ
を基板に接続することができる。
で、高周波特性の優れたFCB法を用いて半導体チップ
を基板に接続することができる。
[実施例コ
以下、図面を参照して本発明の実施例を具体的に説明す
る。なお、実施例1〜4は本発明による接続フィルムを
単独で用いた例、実施例5〜7は本発明による接続フィ
ルムを組み合わせて用いた例である。
る。なお、実施例1〜4は本発明による接続フィルムを
単独で用いた例、実施例5〜7は本発明による接続フィ
ルムを組み合わせて用いた例である。
(実施例1)
第1図は、本発明の半導体チップ端子接続用フィルム(
以下接続用フィルムという)及びそれを用いた半導体チ
ップ端子接続方法(以下接続方法という)を示す第1の
実施例であり、半導体チップとはんだバンブ電極を設け
た基板、あるいは基板とはんだバンブ電極を設けた半導
体チップとの接続に適用されるものである。
以下接続用フィルムという)及びそれを用いた半導体チ
ップ端子接続方法(以下接続方法という)を示す第1の
実施例であり、半導体チップとはんだバンブ電極を設け
た基板、あるいは基板とはんだバンブ電極を設けた半導
体チップとの接続に適用されるものである。
第1図(a)に示すAが本実施例の接続用フィルムであ
り、フィルム1の片面に突起状電極(以下バンブ電極と
いう)4が、他の面に電極端子パッド3が設けられ、こ
れらがフィルム1を貫通して設けられた接続手段により
電気的に接続された構成となっている。ここで、フィル
ム1としてはポリイミドフィルムのように電気絶縁性・
耐熱性の優れた材料を、電極端子パッド3及びバンブ電
極4としては特に材料を規定しないが、電極端子パッド
3にはCuのようにマイクロソルダリング可能な金属を
、バンブ電極4にはAuのように半導体チップもしくは
基板上に形成された電極端子パッド8あるいは9に固相
溶接可能な金属を用いる。
り、フィルム1の片面に突起状電極(以下バンブ電極と
いう)4が、他の面に電極端子パッド3が設けられ、こ
れらがフィルム1を貫通して設けられた接続手段により
電気的に接続された構成となっている。ここで、フィル
ム1としてはポリイミドフィルムのように電気絶縁性・
耐熱性の優れた材料を、電極端子パッド3及びバンブ電
極4としては特に材料を規定しないが、電極端子パッド
3にはCuのようにマイクロソルダリング可能な金属を
、バンブ電極4にはAuのように半導体チップもしくは
基板上に形成された電極端子パッド8あるいは9に固相
溶接可能な金属を用いる。
このような接続用フィルムAの具体的作成工程を第2図
に示す。ここでは、フィルム1としてポリイミドフィル
ムを、電極端子パッド3としてCuを、バンブ電極4と
してAuを用いている。
に示す。ここでは、フィルム1としてポリイミドフィル
ムを、電極端子パッド3としてCuを、バンブ電極4と
してAuを用いている。
先ず、第2図(a)に示すように、フィルム1としての
ポリイミドフィルム1の片面に、第2図(b)に示すよ
うに、レジストR1をコートしてパタニングし、電極端
子パッド3となるCu層を1〜2μm程度、めっき、蒸
着等の方法により形成する。
ポリイミドフィルム1の片面に、第2図(b)に示すよ
うに、レジストR1をコートしてパタニングし、電極端
子パッド3となるCu層を1〜2μm程度、めっき、蒸
着等の方法により形成する。
次に、第2図(C)に示すように、フィルム1の他の面
にレジストR2をコートしてパタニングし、エツチング
により、電極端子パッド3の中心位置と対向するように
してフィルム1に貫通穴を形成する。更に、第3図(d
)に示すように、フィルム1に設けられた貫通穴にバン
ブ電極4となるA、u層を数十μm程度、めっき等の方
法で形成する。
にレジストR2をコートしてパタニングし、エツチング
により、電極端子パッド3の中心位置と対向するように
してフィルム1に貫通穴を形成する。更に、第3図(d
)に示すように、フィルム1に設けられた貫通穴にバン
ブ電極4となるA、u層を数十μm程度、めっき等の方
法で形成する。
その後、第2図(0)に示すように、レジストR1及び
R2を剥離して接続フィルムAが完成する。
R2を剥離して接続フィルムAが完成する。
なお、電極端子パッド3の表面酸化によるマイクロソル
ダリング不良を防止するためには、Cu層の上に薄いA
u層を形成し、Cu / A uの2層としておくこと
が有効である。
ダリング不良を防止するためには、Cu層の上に薄いA
u層を形成し、Cu / A uの2層としておくこと
が有効である。
次に、上記のようにして作成した接続用フィルムAを用
いた半導体チップと基板との接続方法の実施例を第1図
を用いて説明する。この場合は、半導体チップとはんだ
バンブ電極を設けた基板との接続例を示している。先ず
、第1図(a)に示すように、半導体チップ6の電極端
子パッド8と接続用フィルムAのバンブ電極4とを熱圧
着等による固相溶接により接続し、半導体チップ6と接
続用フィルムAとを一体化する。一方、第11図(b)
に示すように、基板7の電極端子パッド9上に、はんだ
バンブ電極5を予め、めっき、蒸着等の方法により形成
しておく。次いで、第1図(C)に示すように、接続用
フィルムAと半導体チップ6との一体構造物をフェイス
ダウンにより、基板7上に電極端子パッド3とはんだバ
ンブ電極5とを対向させて搭載し、加熱溶融等によるマ
イクロソルダリングによりはんだバンブ電極5と電極端
子パッド3とを接続する。
いた半導体チップと基板との接続方法の実施例を第1図
を用いて説明する。この場合は、半導体チップとはんだ
バンブ電極を設けた基板との接続例を示している。先ず
、第1図(a)に示すように、半導体チップ6の電極端
子パッド8と接続用フィルムAのバンブ電極4とを熱圧
着等による固相溶接により接続し、半導体チップ6と接
続用フィルムAとを一体化する。一方、第11図(b)
に示すように、基板7の電極端子パッド9上に、はんだ
バンブ電極5を予め、めっき、蒸着等の方法により形成
しておく。次いで、第1図(C)に示すように、接続用
フィルムAと半導体チップ6との一体構造物をフェイス
ダウンにより、基板7上に電極端子パッド3とはんだバ
ンブ電極5とを対向させて搭載し、加熱溶融等によるマ
イクロソルダリングによりはんだバンブ電極5と電極端
子パッド3とを接続する。
(実施例2)
第3図は、本発明の接続用フィルム及びそれを用いた接
続方法を示す第2の実施例であり、第1の実施例と同様
、半導体チップとはんだバンブ電極を設けた基板との接
続に適用されるものである。
続方法を示す第2の実施例であり、第1の実施例と同様
、半導体チップとはんだバンブ電極を設けた基板との接
続に適用されるものである。
第3図(a)に示すAが本実施例の接続用フィルムであ
り、フィルム1の片面にバンブ電極4が、他の面に電極
端子パッド3が形成され、これらがフィルム1を貫通し
て設けられた接続手段により電気的に接続された構成と
なっているが、本実施例では電極端子パッド3を第1と
第2の2つの電極端子パッド3aおよび3bとに分けて
構成し、第2の電極端子パッド3bの中心位置とバンブ
電極4の中心位置とをオフセットするようにした点が第
1の実施例とは異なる。このような構成とすることによ
り、半導体チップ6の電極端子パッド8と基板7のはん
だバンブ電極5の相互位置に、半導体チップ6や基板7
の設計変更等に伴う「ずれ」が生じた場合、この「ずれ
」を吸収する作用や、設計ルールの違いによる半導体チ
ップ6の電極端子パッド8のピッチと基板7のはんだバ
1ンプ電極5のピッチの違いを整合する作用を持たせる
ことができる。ここで、接続用フィルムAを構成するフ
ィルム1、電極端子パッド3、バンブ電極4の材料は第
1の実施例の場合と同様である。
り、フィルム1の片面にバンブ電極4が、他の面に電極
端子パッド3が形成され、これらがフィルム1を貫通し
て設けられた接続手段により電気的に接続された構成と
なっているが、本実施例では電極端子パッド3を第1と
第2の2つの電極端子パッド3aおよび3bとに分けて
構成し、第2の電極端子パッド3bの中心位置とバンブ
電極4の中心位置とをオフセットするようにした点が第
1の実施例とは異なる。このような構成とすることによ
り、半導体チップ6の電極端子パッド8と基板7のはん
だバンブ電極5の相互位置に、半導体チップ6や基板7
の設計変更等に伴う「ずれ」が生じた場合、この「ずれ
」を吸収する作用や、設計ルールの違いによる半導体チ
ップ6の電極端子パッド8のピッチと基板7のはんだバ
1ンプ電極5のピッチの違いを整合する作用を持たせる
ことができる。ここで、接続用フィルムAを構成するフ
ィルム1、電極端子パッド3、バンブ電極4の材料は第
1の実施例の場合と同様である。
次に、本実施例の接続用フィルムAの具体的作成工程を
第4図に示す。ここでは、フィルム1としてポリイミド
フィルムを、第1の電極端子パッド3aとしてTiを第
2の電極端子パッド3bとしてCuを、バンブ電極4と
してAuを用いている。先ず、第4図(a)に示すよう
に、フィルム1としてのポリイミドフィルムの片面に第
4図(b)に示すように、レジストR1をコートしてパ
タニングし、第1の電極端子バッド3aとなるTi層を
0.1〜0.2μm程度蒸着等の方法により形成する。
第4図に示す。ここでは、フィルム1としてポリイミド
フィルムを、第1の電極端子パッド3aとしてTiを第
2の電極端子パッド3bとしてCuを、バンブ電極4と
してAuを用いている。先ず、第4図(a)に示すよう
に、フィルム1としてのポリイミドフィルムの片面に第
4図(b)に示すように、レジストR1をコートしてパ
タニングし、第1の電極端子バッド3aとなるTi層を
0.1〜0.2μm程度蒸着等の方法により形成する。
次に第4図(e)に示すようにレジストR1と第1の電
極端子バッド3aを覆うようにしてレジストR2をコー
トしてパタニングし、第2の電極端子バッド3bとなる
Cu層を1〜2μm程度、めっき等の方法により形成す
る。この後、第4図(d)に示すように、フィルム1の
他の面にレジストR3をコートしてパタニングし、エツ
チングによりフィルム1に貫通穴を形成し、更に第4図
(C)に示すように、該貫通穴にバンブ電極4となるA
u層を数十μm程度、めっき等の方法で形成する。次い
で、第4図(r)に示すようにレジストR1,R2,R
3を剥離することにより、接続用フィルムAが完成する
。なお、第2の電極端子バッド3bの表面酸化によるマ
イクロソルダリング不良を防止するためには、Cu層の
上に薄いAu層を形成し、Cu/〜Auの2層としてお
くことが有効である。
極端子バッド3aを覆うようにしてレジストR2をコー
トしてパタニングし、第2の電極端子バッド3bとなる
Cu層を1〜2μm程度、めっき等の方法により形成す
る。この後、第4図(d)に示すように、フィルム1の
他の面にレジストR3をコートしてパタニングし、エツ
チングによりフィルム1に貫通穴を形成し、更に第4図
(C)に示すように、該貫通穴にバンブ電極4となるA
u層を数十μm程度、めっき等の方法で形成する。次い
で、第4図(r)に示すようにレジストR1,R2,R
3を剥離することにより、接続用フィルムAが完成する
。なお、第2の電極端子バッド3bの表面酸化によるマ
イクロソルダリング不良を防止するためには、Cu層の
上に薄いAu層を形成し、Cu/〜Auの2層としてお
くことが有効である。
本実施例の接続用フィルムにおいては、第2の電極端子
バッド3bとバンブ電極4との相対位置を、第1の電極
端子バッド3aを介して自由に設計することが可能とな
る。
バッド3bとバンブ電極4との相対位置を、第1の電極
端子バッド3aを介して自由に設計することが可能とな
る。
上記のようにして作成した接続用フィルムAを用いた接
続方法は第1の実施例の場合とほぼ同様であるが、この
場合には第3図(e)に示すように、半導体チップ6と
接続用フィルムの一体構造物における第2の電極端子バ
ッド3bと基板7のはんだバンブ電極5とを接続するよ
うにする。
続方法は第1の実施例の場合とほぼ同様であるが、この
場合には第3図(e)に示すように、半導体チップ6と
接続用フィルムの一体構造物における第2の電極端子バ
ッド3bと基板7のはんだバンブ電極5とを接続するよ
うにする。
(実施例3)
第5図は、本発明の接続用フィルム及びそれを用いた接
続方法を示す第3の実施例であり、はんだバンブ電極5
を形成していない基板と半導体チップとの接続に適用さ
れる。
続方法を示す第3の実施例であり、はんだバンブ電極5
を形成していない基板と半導体チップとの接続に適用さ
れる。
第5図(a)におけるBが本実施例の接続用フィルムで
あり、第3図(a)に示した第2の実施例の接続用フィ
ルムAにおける第2の電極端子バッド3b面上に更には
んだバンブ電極5を設けた構成としたものである。従っ
て、バンブ電極4と、第2の電極端子バッド3b及びは
んだバンブ電極5とはオフセットされた構成となってい
る。接続用フィルムBをこのような構成とすることによ
り、第2の実施例と同様の作用、更には固相溶接時のボ
ンディングツールが、はんだバンブ電極5に干渉しない
ようにする実質的な作用を持たせることかできる。ここ
で、接続用フィルムBを構成するフィルム1、電極端子
バッド3、バンブ電極4の材料は第1及び第2の実施例
の場合と同様である。
あり、第3図(a)に示した第2の実施例の接続用フィ
ルムAにおける第2の電極端子バッド3b面上に更には
んだバンブ電極5を設けた構成としたものである。従っ
て、バンブ電極4と、第2の電極端子バッド3b及びは
んだバンブ電極5とはオフセットされた構成となってい
る。接続用フィルムBをこのような構成とすることによ
り、第2の実施例と同様の作用、更には固相溶接時のボ
ンディングツールが、はんだバンブ電極5に干渉しない
ようにする実質的な作用を持たせることかできる。ここ
で、接続用フィルムBを構成するフィルム1、電極端子
バッド3、バンブ電極4の材料は第1及び第2の実施例
の場合と同様である。
次に、本実施例の接続用フィルムBの具体的作成工程を
第6図に示す。ここでは、フィルム1としてポリイミド
フィルムを、第1の電極端子バッド3aとしてTiを、
第2の電極端子バッド3bとしてCuを、バンブ電極と
してAuを用いている。作成工程は第4図に示した第2
の実施例の場合とほぼ同様であるが、第6図(e)の工
程において示すように、第2の電極端子バッド3b面上
にはんだバンブ電極5となるはんだ層を数十μm程度、
めっき等の方法により形成した点が第2の実施例とは異
なる。
第6図に示す。ここでは、フィルム1としてポリイミド
フィルムを、第1の電極端子バッド3aとしてTiを、
第2の電極端子バッド3bとしてCuを、バンブ電極と
してAuを用いている。作成工程は第4図に示した第2
の実施例の場合とほぼ同様であるが、第6図(e)の工
程において示すように、第2の電極端子バッド3b面上
にはんだバンブ電極5となるはんだ層を数十μm程度、
めっき等の方法により形成した点が第2の実施例とは異
なる。
上記のようにして作成した接続用フィルムBを用いた接
続方法を第5図を用いて説明する。先ず、第5図(a)
に示すように、半導体チップ6の電極端子バッド8と接
続用フィルムBのバンブ電極4とを熱圧着等による固相
溶接により接続し、半導体チップ6と接続用フィルムB
とを一体化する。
続方法を第5図を用いて説明する。先ず、第5図(a)
に示すように、半導体チップ6の電極端子バッド8と接
続用フィルムBのバンブ電極4とを熱圧着等による固相
溶接により接続し、半導体チップ6と接続用フィルムB
とを一体化する。
次いで、第5図(b)に示すように、接続用フィルムB
と半導体チップ6との一体構造物をフェイスダウンによ
り基板7上に、接続用フィルムBのはんだバンブ電極5
と基板7の電極端子バッド9とを対向させて搭載し、加
熱溶融等によるマイクロソルダリングにより接続する。
と半導体チップ6との一体構造物をフェイスダウンによ
り基板7上に、接続用フィルムBのはんだバンブ電極5
と基板7の電極端子バッド9とを対向させて搭載し、加
熱溶融等によるマイクロソルダリングにより接続する。
本実施例では接続用フィルムBのバンブ電極5と基板7
の電極端子バッド9とを接続するようにしたが、はんだ
バンブ電極5と半導体チップ6の電極端子バッド8を接
続するようにしてもよい。
の電極端子バッド9とを接続するようにしたが、はんだ
バンブ電極5と半導体チップ6の電極端子バッド8を接
続するようにしてもよい。
(実施例4)
第7図は、本発明の接続用フィルム及びそれを用いた接
続方法を示す第4の実施例であり、第3の実施例と同様
、はんだバンブ電極5を形成していない基板と半導体チ
ップとの接続に適用される。
続方法を示す第4の実施例であり、第3の実施例と同様
、はんだバンブ電極5を形成していない基板と半導体チ
ップとの接続に適用される。
第7図(a)におけるBが本実施例の接続用フィルムで
あり、フィルム]の片面に電極端子パッド3および第1
のバンブ電極4aを、他の面に第2のバンブ電極4bが
設けられ、第2のバンブ電極4))がフィルム1を貫通
して設けられた接続手段により電極端子バッド3と電気
的に接続されており、且つ電極端子バッド3及び第1の
バンブ電極4aの中心位置と第2のバンブ電極4bの中
心位置とが重なるような構成となっている。ここで、第
1のバンブ電極4bとしては、基板7の電極端子パッド
9に固相溶接可能な、はんだ以外の材料であれば特に規
定しない。
あり、フィルム]の片面に電極端子パッド3および第1
のバンブ電極4aを、他の面に第2のバンブ電極4bが
設けられ、第2のバンブ電極4))がフィルム1を貫通
して設けられた接続手段により電極端子バッド3と電気
的に接続されており、且つ電極端子バッド3及び第1の
バンブ電極4aの中心位置と第2のバンブ電極4bの中
心位置とが重なるような構成となっている。ここで、第
1のバンブ電極4bとしては、基板7の電極端子パッド
9に固相溶接可能な、はんだ以外の材料であれば特に規
定しない。
このような接続用フィルムBの具体的作成工程を第8図
に示す。ここでは、フィルム1としてポリイミドフィル
ムを、電極端子バッド3としてTiを、第1及び第2の
バンプ電極4a、4bとしてAuを用いている。先ず、
第8図(a)に示すように、フィルム1としてのポリイ
ミドフィルムの片面に、第8図(b)に示すように、レ
ジストR1をコートしてパタニングし、電極端子パッド
3をO21〜0.2μm程度蒸若等の方法により形成す
る。次いで第8図(e)に示すようにフィルム1の他の
面にレジストR2をコートしてパタニングし、エツチン
グによりフィルム1に貫通穴を形成する。更に、第8図
(d)に示すように、電極端子パッド3上及び前記貫通
穴部分に第1のバンブ電極4a及び′TS2のバンブ電
極4bであるAu層を数十μm程度、めっき等の方法で
形成する。最後に第8図(e)に示すように、レジスト
R1及びR2を剥離することにより接続用フィルムBが
完成する。なお、第8図(r)に示すように、電極端子
バッド3を省き、フィルム1の表裏面の第]−のバンブ
電極4a及び第2のバンブ電極4bとを一体化し、バン
ブ電極4とした構造としてもよい。
に示す。ここでは、フィルム1としてポリイミドフィル
ムを、電極端子バッド3としてTiを、第1及び第2の
バンプ電極4a、4bとしてAuを用いている。先ず、
第8図(a)に示すように、フィルム1としてのポリイ
ミドフィルムの片面に、第8図(b)に示すように、レ
ジストR1をコートしてパタニングし、電極端子パッド
3をO21〜0.2μm程度蒸若等の方法により形成す
る。次いで第8図(e)に示すようにフィルム1の他の
面にレジストR2をコートしてパタニングし、エツチン
グによりフィルム1に貫通穴を形成する。更に、第8図
(d)に示すように、電極端子パッド3上及び前記貫通
穴部分に第1のバンブ電極4a及び′TS2のバンブ電
極4bであるAu層を数十μm程度、めっき等の方法で
形成する。最後に第8図(e)に示すように、レジスト
R1及びR2を剥離することにより接続用フィルムBが
完成する。なお、第8図(r)に示すように、電極端子
バッド3を省き、フィルム1の表裏面の第]−のバンブ
電極4a及び第2のバンブ電極4bとを一体化し、バン
ブ電極4とした構造としてもよい。
次に、上記のようにして作成した接続用フィルムBを用
いた接続方法の実施例を第7図を用いて説明する。先ず
、第7図(a)に示すように、基板7の電極端子パッド
9と接続用フィルムBの第2のバンブ電極4bとを熱圧
着等による固相溶接により接続し、基−板7と接続用フ
ィルムBとを一体化する。次いで、第7図(b)に示す
ように、基板7と接続用フィルムBとの一体構造物に、
半導体チップ6を電極端子パッド8と前記一体構造物の
第1のバンブ電極4aとを対向するようにしてフェイス
ダウンで搭載し、熱圧着等による固相溶接により接続す
る。なお、半導体チップ6と接続用フィルムBとを一体
化した後に、その一体構造物をフェイスダウンで基板7
に搭載し接続してもよい。
いた接続方法の実施例を第7図を用いて説明する。先ず
、第7図(a)に示すように、基板7の電極端子パッド
9と接続用フィルムBの第2のバンブ電極4bとを熱圧
着等による固相溶接により接続し、基−板7と接続用フ
ィルムBとを一体化する。次いで、第7図(b)に示す
ように、基板7と接続用フィルムBとの一体構造物に、
半導体チップ6を電極端子パッド8と前記一体構造物の
第1のバンブ電極4aとを対向するようにしてフェイス
ダウンで搭載し、熱圧着等による固相溶接により接続す
る。なお、半導体チップ6と接続用フィルムBとを一体
化した後に、その一体構造物をフェイスダウンで基板7
に搭載し接続してもよい。
更に、本実施例の接続用フィルムBの構成は、第3図に
示した実施例2の構成の接続用フィルムAにおける第2
の電極端子バッド3bの代りに本実施例の第1のバンブ
電極4aを形成し、第9図に示すように、第1のバンブ
電極4aの中心位置と第2のバンブ電極4bの中心位置
とが重ならないようにオフセット状態とすることも可能
である。
示した実施例2の構成の接続用フィルムAにおける第2
の電極端子バッド3bの代りに本実施例の第1のバンブ
電極4aを形成し、第9図に示すように、第1のバンブ
電極4aの中心位置と第2のバンブ電極4bの中心位置
とが重ならないようにオフセット状態とすることも可能
である。
このような構成の接続用フィルムの作成は、第4図に示
した手法を応用して行えることは言うま、でもない。
した手法を応用して行えることは言うま、でもない。
(実施例5)
第10図(C)は第1の実施例の接続フィルムと第3の
実施例の接続フィルムを用いて、はんだバンブ電極が形
成されていない基板に半導体チップを接続する本発明の
第5の実施例を示す図で、Aが第1の実施例の接続用フ
ィルム、Bが第3の実施例の接続フィル−ム、半導体チ
ップ6の電極端子パッド8は、接続フィルムAのバンブ
電極4、電極端子バッド3、接続フィルムBのはんだバ
ンブ電極5a1 (第6図の4に対応する)電極端子パ
ッド3a、2,3b、はんだバンブ電極5b(第6図の
5に対応する)を介して、基板7の電極端子パッド8に
接続される。
実施例の接続フィルムを用いて、はんだバンブ電極が形
成されていない基板に半導体チップを接続する本発明の
第5の実施例を示す図で、Aが第1の実施例の接続用フ
ィルム、Bが第3の実施例の接続フィル−ム、半導体チ
ップ6の電極端子パッド8は、接続フィルムAのバンブ
電極4、電極端子バッド3、接続フィルムBのはんだバ
ンブ電極5a1 (第6図の4に対応する)電極端子パ
ッド3a、2,3b、はんだバンブ電極5b(第6図の
5に対応する)を介して、基板7の電極端子パッド8に
接続される。
接続工程は、例えば次の様に行う。第1O図(a)に示
すように、半導体チップ6と接続用フィルムAの一体化
構造物は実施例1と同様に形成する。
すように、半導体チップ6と接続用フィルムAの一体化
構造物は実施例1と同様に形成する。
次に、第10図(b)に示すように、接続フィルムBを
基板7上に搭載し、接続フィルムBのはんだバンブ電極
5bと基板7の端子パッド9を加熱溶融等によるマイク
ロソルダリングにより接続する次に、第10図(e)に
示すように、半導体チップ6と接続用フィルムAの一体
化構造物をフェイスダウンで基板8と接続用フィルムB
の一体化構造物上に搭載し、接続フィルムAの電極端子
バッド3と接続フィルムBのはんだバンブ電極5aを加
熱溶融等によるマイクロソルダリングにより接続する。
基板7上に搭載し、接続フィルムBのはんだバンブ電極
5bと基板7の端子パッド9を加熱溶融等によるマイク
ロソルダリングにより接続する次に、第10図(e)に
示すように、半導体チップ6と接続用フィルムAの一体
化構造物をフェイスダウンで基板8と接続用フィルムB
の一体化構造物上に搭載し、接続フィルムAの電極端子
バッド3と接続フィルムBのはんだバンブ電極5aを加
熱溶融等によるマイクロソルダリングにより接続する。
本実施例では、第3の実施例の接続フィルムの代わりに
、半導体チップ端子接続用フィルムと同様な構造で、は
んだバンブ電極5a、5bが形成されている、第11図
(a)に示す様な半導体チップ端子接続用フィルムを用
い、第11図(b)に示す様な接続構造としても良く、
接続工程は、例えば第11図に示す様に第1の実施例と
同様な半導体チップ6と接続フィルムAの一体化構造物
、および、第8図(e)に示すような接続フィルムBを
基板7上に搭載し、接続フィルムAの電極端子バッド3
と接続フィルムBのはんだバンブ電極5a(第8図の4
8に対応する)、および、接続フィルムBのはんだバン
ブ電極5b(第8図の4bに対応する)と基板7の端子
バッド9を加熱溶融等によるマイクロソルダリングによ
り同時に接続しても良い。
、半導体チップ端子接続用フィルムと同様な構造で、は
んだバンブ電極5a、5bが形成されている、第11図
(a)に示す様な半導体チップ端子接続用フィルムを用
い、第11図(b)に示す様な接続構造としても良く、
接続工程は、例えば第11図に示す様に第1の実施例と
同様な半導体チップ6と接続フィルムAの一体化構造物
、および、第8図(e)に示すような接続フィルムBを
基板7上に搭載し、接続フィルムAの電極端子バッド3
と接続フィルムBのはんだバンブ電極5a(第8図の4
8に対応する)、および、接続フィルムBのはんだバン
ブ電極5b(第8図の4bに対応する)と基板7の端子
バッド9を加熱溶融等によるマイクロソルダリングによ
り同時に接続しても良い。
(実施例6)
第12図(e)は第3の実施例の接続用フィルムと第1
の実施例の接続フィルムを用いて、はんだバンブ電極が
形成されていない基板に半導体チップを接続する本発明
の第6の実施例を示す図で、Bが第3の実施例の接続フ
ィルム、Aが第1の実施例の接続フィルム、半導体チッ
プ6の電極端子パッド8は、接続フィルムBのバンブ電
極4、電極端子パッド2(第6図の3aに対する) 3
(第6図の3bに対応する)、はんだバンブ電極5、接
続フィルムへの電極端子バッド3、バンブ電極4を介し
て、基板7の電極端子パッド9に接続される。
の実施例の接続フィルムを用いて、はんだバンブ電極が
形成されていない基板に半導体チップを接続する本発明
の第6の実施例を示す図で、Bが第3の実施例の接続フ
ィルム、Aが第1の実施例の接続フィルム、半導体チッ
プ6の電極端子パッド8は、接続フィルムBのバンブ電
極4、電極端子パッド2(第6図の3aに対する) 3
(第6図の3bに対応する)、はんだバンブ電極5、接
続フィルムへの電極端子バッド3、バンブ電極4を介し
て、基板7の電極端子パッド9に接続される。
接続工程は、例えば次の様に行う。第12図(a>に示
すように、半導体チップ6と接続フィルムBの一体化構
造物は実施例3と同様に形成し、又第12図(b)に示
すように基板7と接続フィルムAの一体化構造物は実施
例1の半導体チップ6と接続ダイルムAの一体化構造物
形成工程と同様の工程で形成する。次に、第12図(C
)に示すように、半導体チップ6と接続フィルムBの一
体化構造物を基板7と接続フィルムAの一体化構造物上
に搭載し、接続フィルムB上のはんだバンブ電極5と接
続フィルムA上の電極端子バッド3を加熱溶融等による
マイクロソルダリングにより接続する。
すように、半導体チップ6と接続フィルムBの一体化構
造物は実施例3と同様に形成し、又第12図(b)に示
すように基板7と接続フィルムAの一体化構造物は実施
例1の半導体チップ6と接続ダイルムAの一体化構造物
形成工程と同様の工程で形成する。次に、第12図(C
)に示すように、半導体チップ6と接続フィルムBの一
体化構造物を基板7と接続フィルムAの一体化構造物上
に搭載し、接続フィルムB上のはんだバンブ電極5と接
続フィルムA上の電極端子バッド3を加熱溶融等による
マイクロソルダリングにより接続する。
本実施例では、第13図に示す様に、半導体チップ6と
接続フィルムAの一体化構造物と基板7と接続フィルム
Bの一体化構造物を形成した後に、接続フィルムA上の
電極端子バッド3と接続フィルムB上のバンブ電極5を
加熱溶融等によるマイクロソルダリングにより接続して
も良い。
接続フィルムAの一体化構造物と基板7と接続フィルム
Bの一体化構造物を形成した後に、接続フィルムA上の
電極端子バッド3と接続フィルムB上のバンブ電極5を
加熱溶融等によるマイクロソルダリングにより接続して
も良い。
(実施例7)
第14図(a)は第1の実施例の接続フィルム2枚と第
3の実施例の接続フィルムを用い、はんだバンブ電極が
形成されていない基板に半導体チップを接続する本発明
の第7の実施例を示す図で、Al、A2が第1の実施例
の接続フィルム、Bが第2の実施例接続フィルム、半導
体チップ6の電極端子パッド8は、接続フィルムA1の
バンブ電極4、電極端子バッド3、接続フィルムBのは
んだバンブ電極5a(第6図の4に対応する)、電極端
子バッド3a、2.3b%はんだバンブ電極5b(第6
図の5に対応する) 接続フィルムA2の電極端子パッ
ド3、バンブ電極4を介して、基板7の電極端子パッド
9に接続される。
3の実施例の接続フィルムを用い、はんだバンブ電極が
形成されていない基板に半導体チップを接続する本発明
の第7の実施例を示す図で、Al、A2が第1の実施例
の接続フィルム、Bが第2の実施例接続フィルム、半導
体チップ6の電極端子パッド8は、接続フィルムA1の
バンブ電極4、電極端子バッド3、接続フィルムBのは
んだバンブ電極5a(第6図の4に対応する)、電極端
子バッド3a、2.3b%はんだバンブ電極5b(第6
図の5に対応する) 接続フィルムA2の電極端子パッ
ド3、バンブ電極4を介して、基板7の電極端子パッド
9に接続される。
接続工程は、例えば次の様に行う。第14図(a) (
b)に示すように、半導体チップ6と接続フィルム1、
および、基板7と接続フィルムA2の一体化構造物は実
施例1と同様に形成する次に、第14図(c)に示すよ
うに、半導体チップ6と接続フィルムA1の一体化構造
物、および、接続フィルムBを、基板7と接続フィルム
A2の一体化構造物上に搭載し、接続シートA1の電極
端子バッド3と接続シートBのはんだバンプ5a1接1
2シートBのはんだバンブ電極5b1゛および接続フィ
ルムA2の電極端子パッド3を加熱溶融等によるマイク
ロソルダリングにより同時に接続する。
b)に示すように、半導体チップ6と接続フィルム1、
および、基板7と接続フィルムA2の一体化構造物は実
施例1と同様に形成する次に、第14図(c)に示すよ
うに、半導体チップ6と接続フィルムA1の一体化構造
物、および、接続フィルムBを、基板7と接続フィルム
A2の一体化構造物上に搭載し、接続シートA1の電極
端子バッド3と接続シートBのはんだバンプ5a1接1
2シートBのはんだバンブ電極5b1゛および接続フィ
ルムA2の電極端子パッド3を加熱溶融等によるマイク
ロソルダリングにより同時に接続する。
本実施例では、第3の実施例の接続フィルムの代わりに
、はんだバンブ電極が形成されている、第11図(a)
に示す様な半導体チップ端子接続用フィルムを用いても
良く、接続工程は、接続フィルムBのはんだバンブ電極
5bと接続フィルムA2の端子パッド3の加熱溶融等に
よるマイクロソルダリングと、接続フィルムA2の電極
端子パッド3と接続フィルムBのはんだバンブ電極5a
の加熱溶融等によるマイクロソルダリングを、別々に行
っても良い。
、はんだバンブ電極が形成されている、第11図(a)
に示す様な半導体チップ端子接続用フィルムを用いても
良く、接続工程は、接続フィルムBのはんだバンブ電極
5bと接続フィルムA2の端子パッド3の加熱溶融等に
よるマイクロソルダリングと、接続フィルムA2の電極
端子パッド3と接続フィルムBのはんだバンブ電極5a
の加熱溶融等によるマイクロソルダリングを、別々に行
っても良い。
[発明の効果]
以上説明したように、本発明による接続フィルムを、半
導体チップと基板の間に挿入して半導体チップをPCB
接続した場合、半導体チップ上にバンブ電極を形成する
必要がない。また、半導体チップの端子パッドは従来の
ままでよいため、半導体製造工程の大幅な変更の必要や
、従来から製造されていた半導体チップをPCB接続す
る場合でも電極パッド形成工程を半導体チップの後工程
として追加する必要がない。また、基板上へのバンブ電
極形成工程を不要とすることも可能であり、この場合、
基板の形成工程も簡単にできる。したがって、半導体チ
ップや基板のコストは従来のままで、FCB法を用いて
半導体チップを接続することができる。
導体チップと基板の間に挿入して半導体チップをPCB
接続した場合、半導体チップ上にバンブ電極を形成する
必要がない。また、半導体チップの端子パッドは従来の
ままでよいため、半導体製造工程の大幅な変更の必要や
、従来から製造されていた半導体チップをPCB接続す
る場合でも電極パッド形成工程を半導体チップの後工程
として追加する必要がない。また、基板上へのバンブ電
極形成工程を不要とすることも可能であり、この場合、
基板の形成工程も簡単にできる。したがって、半導体チ
ップや基板のコストは従来のままで、FCB法を用いて
半導体チップを接続することができる。
一面のバンブ電極の中心位置と、別の一面の電極端子パ
ッド、もしくは、バンブ電極の中心位置間をオフセット
した接続フィルムを、半導体チップと基板の間に挿入し
て半導体チップPCB接続した場合には、上述した様に
、半導体チップ上の電極端子パッドと基板上のはんだバ
ンブ電極、もしくは、電極端子パッドの相互位置のずれ
を吸収する作用や、半導体チップ上の電極端子パッドの
ピッチを基板上のはんだバンブ電極のピッチに整合する
作用を持つから、半導体チップや基板の設計変更による
パッド間の相互位置の変化を、接続フィルムの設計変更
のみで吸収できたり、半導体チップや基板をそれぞれ独
自の設計ルールに基づき製作できる利点がある。さらに
、半導体チップの電極端子パッドのピッチを、接続フィ
ルムを用いて広げることができるから、半導体チップの
電気的テスト時に、多数のプローブを一度に立てること
が容易きなり、テスタビリティに優れる。
ッド、もしくは、バンブ電極の中心位置間をオフセット
した接続フィルムを、半導体チップと基板の間に挿入し
て半導体チップPCB接続した場合には、上述した様に
、半導体チップ上の電極端子パッドと基板上のはんだバ
ンブ電極、もしくは、電極端子パッドの相互位置のずれ
を吸収する作用や、半導体チップ上の電極端子パッドの
ピッチを基板上のはんだバンブ電極のピッチに整合する
作用を持つから、半導体チップや基板の設計変更による
パッド間の相互位置の変化を、接続フィルムの設計変更
のみで吸収できたり、半導体チップや基板をそれぞれ独
自の設計ルールに基づき製作できる利点がある。さらに
、半導体チップの電極端子パッドのピッチを、接続フィ
ルムを用いて広げることができるから、半導体チップの
電気的テスト時に、多数のプローブを一度に立てること
が容易きなり、テスタビリティに優れる。
また、熱膨張係数が、半導体チップの熱膨張係数と基板
の熱膨張係数の中間の値となるフィルム材料を用いて接
続フィルムを形成すれば、半導体チップと基板の熱膨張
係数ミスマツチを吸収し、接続信頼性を向上することも
可能である。
の熱膨張係数の中間の値となるフィルム材料を用いて接
続フィルムを形成すれば、半導体チップと基板の熱膨張
係数ミスマツチを吸収し、接続信頼性を向上することも
可能である。
第1図は本発明の第1の実施例による半導体チップと基
板の接続構造とその接続工程を示す図、第2図は本発明
の第1の実施例の接続フィルムの具体的な実施例とその
形成工程を示す図、第3図は本発明の第2の実施例によ
る半導体チップと基板の接続構造とその接続工程を示す
図、第4図は本発明の第2の実施例の接続フィルムの別
の具体的な実現例とその形成工程を示す図、第5図は本
発明の第3の実施例による半導体チップと基板の接続構
造とその接続工程を示す図、第6図は本発明の第3の実
施例の接続フィルムの具体的な実現例とその形成工程を
示す図、第7図は本発明の第4の実施例による半導体チ
ップと基板の接続構造とその接続工程を示す図、第8図
及び第9図は本発明の第4の実施例の接続フィルムの具
体的な実現例とその形成工程を示す図、第10図は本発
明の第5の実施例による半導体チップと基板の接続構造
とその接続工程を示す図、第11図は本発明の第5の実
施例による半導体チップと基板の別の接続構造と別の接
続工程を示す図、第12図は本発明の第6の実施例によ
る半導体チップと基板の接続構造とその接続工程を示す
図、第13図は本発明の第6の実施例による半導体チッ
プと基板の別の接続構造とその接続工程を示す図、第1
4図は本発明の第7の実施例による半導体チップと基板
の接続構造とその接続工程を示す図、第コ、5図は従来
のFCB法を用いた半導体チップと基板の接続構造とそ
の接続工程を示す図である。 図中、A、AI、A2.Bは接続フィルム、1は電気絶
縁性、耐熱性等の良好なフィルム、2.3.3a、3b
は電極端子パッド、4.4a。 4J)はバンブ電極、5..5a、5bははんだバンブ
電極、6は半導体チップ、7は基板、8は半導体チップ
6上に形成された電極端子パッド、9は基板7上に形成
された電極端子パッド。 (a)
板の接続構造とその接続工程を示す図、第2図は本発明
の第1の実施例の接続フィルムの具体的な実施例とその
形成工程を示す図、第3図は本発明の第2の実施例によ
る半導体チップと基板の接続構造とその接続工程を示す
図、第4図は本発明の第2の実施例の接続フィルムの別
の具体的な実現例とその形成工程を示す図、第5図は本
発明の第3の実施例による半導体チップと基板の接続構
造とその接続工程を示す図、第6図は本発明の第3の実
施例の接続フィルムの具体的な実現例とその形成工程を
示す図、第7図は本発明の第4の実施例による半導体チ
ップと基板の接続構造とその接続工程を示す図、第8図
及び第9図は本発明の第4の実施例の接続フィルムの具
体的な実現例とその形成工程を示す図、第10図は本発
明の第5の実施例による半導体チップと基板の接続構造
とその接続工程を示す図、第11図は本発明の第5の実
施例による半導体チップと基板の別の接続構造と別の接
続工程を示す図、第12図は本発明の第6の実施例によ
る半導体チップと基板の接続構造とその接続工程を示す
図、第13図は本発明の第6の実施例による半導体チッ
プと基板の別の接続構造とその接続工程を示す図、第1
4図は本発明の第7の実施例による半導体チップと基板
の接続構造とその接続工程を示す図、第コ、5図は従来
のFCB法を用いた半導体チップと基板の接続構造とそ
の接続工程を示す図である。 図中、A、AI、A2.Bは接続フィルム、1は電気絶
縁性、耐熱性等の良好なフィルム、2.3.3a、3b
は電極端子パッド、4.4a。 4J)はバンブ電極、5..5a、5bははんだバンブ
電極、6は半導体チップ、7は基板、8は半導体チップ
6上に形成された電極端子パッド、9は基板7上に形成
された電極端子パッド。 (a)
Claims (10)
- (1)電気絶縁性、耐熱性を有するフィルムの一面に突
起状電極が形成され、上記フィルムの別の一面に電極端
子パッドが形成され、上記突起状電極と上記電極端子パ
ッド間は上記フィルムを貫通して設けられた接続手段に
より電気的は接続され、上記突起状電極の中心位置と上
記電極端子パッドの中心位置がオフセットされもしくは
オフセットされていないことを特徴とする半導体チップ
端子接続用フィルム。 - (2)電気絶縁性、耐熱性を有するフィルムの一面に半
導体チップ上もしくは基板上の電極端子パッドに固相溶
接可能な金属から成る突起状電極が形成され、上記フィ
ルムの別の一面にマイクロソルダリング可能な金属から
なる電極端子パッドが形成され、上記突起状電極と上記
電極端子パッド間は上記フィルムを貫通して設けられた
接続手段により電気的は接続され、上記突起状電極の中
心位置と上記電極端子パッドの中心位置がオフセットさ
れもしくはオフセットされていないことを特徴とする半
導体チップ端子接続用フィルム。 - (3)電気絶縁性、耐熱性を有するフィルムの表裏面に
突起状電極が形成され、上記表裏面の突起状電極間は上
記フィルムを貫通して設けられた接続手段により電気的
に接続され、上記表裏面の突起状電極の中心位置間がオ
フセットされていることを特徴とする半導体チップ端子
接続用フィルム。 - (4)電気絶縁性、耐熱性を有するフィルムの表裏面に
突起状電極が形成され、上記表裏面の突起状電極間は上
記フィルムを貫通して設けられた接続手段により電気的
に接続され、上記表裏面の突起状電極の中心位置間がオ
フセットされている構造であり、少なくとも一面の突起
状電極には、半導体チップ上もしくは基板上の電極端子
パッドに固相溶接可能な金属が用いられていることを特
徴とする半導体チップ端子接続用フィルム。 - (5)電気絶縁性、耐熱性を有するフィルムの表裏面に
突起状電極が形成され、上記表裏面の突起状電極間は上
記フィルムを貫通して設けられた接続手段により電気的
に接続されている構造であり、少なくとも一面の突起状
電極には、半導体チップ上もしくは基板上の電極端子パ
ッドに固相溶接可能な金属が用いられていることを特徴
とする半導体チップ端子接続用フィルム。 - (6)電気絶縁性、耐熱性を有するフィルムの一面に半
導体チップ上の電極端子パッドに固相溶接可能な金属か
ら成る突起状電極が形成され、上記フィルムの別の一面
にマイクロソルダリング可能な金属からなる電極端子パ
ッドが形成され、上記突起状電極と上記電極端子パッド
間は上記フィルムを貫通して設けられた接続手段により
電気的は接続され、上記突起状電極の中心位置と上記電
極端子パッドの中心位置がオフセットされもしくはオフ
セットされていないことを特徴とする半導体チップ端子
接続用フィルムを、半導体チップと基板の間に挿入し、
上記半導体チップの電極端子パッドと上記半導体チップ
端子接続用フィルムの突起状電極を固相溶接により機械
的・電気的に接続し、上記半導体チップ端子接続用フィ
ルムの他の面の電極端子パッドと上記基板の突起状はん
だ電極をマイクロソルダリングにより機械的・電気的に
接続することを特徴とする半導体チップ端子接続方法。 - (7)電気絶縁性、耐熱性を有するフィルムの表裏面に
突起状電極が形成され、上記表裏面の突起状電極間は上
記フィルムを貫通して設けられた接続手段により電気的
に接続され、上記表裏面の突起状電極の中心位置間がオ
フセットされている構造であり、一面の突起状電極には
、半導体チップ上の電極端子パッドに固相溶接可能な金
属が用いられ、別の一面の突起状電極にははんだ金属が
用いられていることを特徴とする半導体チップ端子接続
用フィルム、 もしくは、電気絶縁性、耐熱性を有するフィルムの表裏
面に突起状電極が形成され、上記表裏面の突起状電極間
は上記フィルムを貫通して設けられた接続手段により電
気的に接続されている構造であり、一面の突起状電極に
は、半導体チップ上の電極端子パッドに固相溶接可能な
金属が用いられ、別の一面の突起状電極には、基板上の
電極端子パッドに固相溶接可能な金属が用いられている
ことを特徴とする半導体チップ端子接続用フィルムを、
半導体チップと基板の間に挿入し、上記半導体チップの
電極端子パッドと上記半導体チップ端子接続用フィルム
の片面の突起状電極を固相溶接により機械的・電気的に
接続し、上記半導体チップ端子接続用フィルムの他の面
の突起状電極と上記基板の電極端子パッドをマイクロソ
ルダリング、もしくは、固相溶接により機械的・電気的
に接続することを特徴とする半導体チップ端子接続方法
。 - (8)電気絶縁性、耐熱性を有するフィルムの一面に半
導体チップ上の電極端子パッドに固相溶接可能な金属か
ら成る突起状電極が形成され、上記フィルムの別の一面
にマイクロソルダリング可能な金属からなる電極端子パ
ッドが形成され、上記突起状電極と上記電極端子パッド
間は上記フィルムを貫通して設けられた接続手段により
電気的は接続され、上記突起状電極の中心位置と上記電
極端子パッドの中心位置がオフセットされもしくはオフ
セットされていないことを特徴とする第1の半導体チッ
プ端子接続用フィルムと、 電気絶縁性、耐熱性を有するフィルムの表裏面に突起状
電極が形成され、上記表裏面の突起状電極間は上記フィ
ルムを貫通して設けられた接続手段により電気的に接続
され、上記表裏面の突起状電極の中心位置間がオフセッ
トされている構造であり、突起状電極には、はんだ金属
が用いられていることを特徴とする第2の半導体チップ
端子接続用フィルム、 もしくは、電気絶縁性、耐熱性を有するフィルムの表裏
面に突起状電極が形成され、上記表裏面の突起状電極間
は上記フィルムを貫通して設けられた接続手段により電
気的に接続されている構造であり、突起状電極には、は
んだ金属が用いられていることを特徴とする第2の半導
体チップ端子接続用フィルムを、 半導体チップと基板の間に挿入し、上記半導体チップの
電極端子パッドと上記第1の半導体チップ端子接続用フ
ィルムの突起状電極を固相溶接により機械的・電気的に
接続し、上記第1の半導体チップ端子接続用フィルムの
電極端子パッドと上記第2の半導体チップ端子接続用フ
ィルムの片面の突起状電極、および上記第2の半導体チ
ップ端子接続用フィルムの他の面の突起状電極と上記基
板の電極端子パッドをマイクロソルダリングにて機械的
・電気的に接続することを特徴とする半導体チップ端子
接続方法。 - (9)電気絶縁性、耐熱性を有するフィルムの表裏面に
突起状電極が形成され、上記表裏面の突起状電極間は上
記フィルムを貫通して設けられた接続手段により電気的
に接続され、上記表裏面の突起状電極の中心位置間がオ
フセットされている構造であり、一面の突起状電極には
、半導体チップ上の電極端子パッドに固相溶接可能な金
属が用いられ、別の一面の突起状電極にははんだ電極が
用いられていることを特徴とする第1の半導体チップ端
子接続用フィルムと、 電気絶縁性、耐熱性を有するフィルムの一面に基板上の
電極端子パッドに固相溶接可能な金属から成る突起状電
極が形成され、上記フィルムの別の一面にマイクロソル
ダリング可能な金属からなる電極端子パッドが形成され
、上記突起状電極と上記電極端子パッド間は上記フィル
ムを貫通して設けられた接続手段により電気的は接続さ
れ、上記突起状電極の中心位置と上記電極端子パッドの
中心位置がオフセットされもしくはオフセットされてい
ないことを特徴とする第2の半導体チップ端子接続用フ
ィルム、 もしくは、電気絶縁性、耐熱性を有するフィルムの一面
に半導体チップ上の電極端子パッドに固相溶接可能な金
属から成る突起状電極が形成され、上記フィルムの別の
一面にマイクロソルダリング可能な金属からなる電極端
子パッドが形成され、上記突起状電極と上記電極端子パ
ッド間は上記フィルムを貫通して設けられた接続手段に
より電気的は接続され、上記突起状電極の中心位置と上
記電極端子パッドの中心位置がオフセットされもしくは
オフセットされていないことを特徴とする第1の半導体
チップ端子接続用フィルムと、 電気絶縁性、耐熱性を有するフィルムの表裏面に突起状
電極が形成され、上記表裏面の突起状電極間は上記フィ
ルムを貫通して設けられた接続手段により電気的に接続
され、上記表裏面の突起状電極の中心位置間がオフセッ
トされている構造であり、一面の突起状電極には、基板
上の電極端子パッドに固相溶接可能な金属が用いられ、
別の一面の突起状電極には、はんだ金属が用いられてい
ることを特徴とする第2の半導体チップ端子接続用フィ
ルムを、 半導体チップと基板の間に挿入し、上記半導体チップの
電極端子パッドと上記第1の半導体チップ端子接続用フ
ィルムの片面の突起状電極、および、上記基板の電極端
子パッドと上記第2の半導体チップ端子接続用フィルム
の突起状電極を固相溶接により機械的・電気的に接続し
、第1の半導体チップ端子接続用フィルムの他の面の突
起状電極と上記第2の半導体チップ端子接続用フィルム
の他の面の電極端子パッド、もしくは、第1の半導体チ
ップ端子接続用フィルムの他の面の電極端子、パッドと
上記第2の半導体チップ端子接続用フィルムの他の面の
突起状電極をマイクロソルダリングにて機械的・電気的
に接続することを特徴とする半導体チップ端子接続方法
。 - (10)電気絶縁性、耐熱性を有するフィルムの一面に
半導体チップ上の電極端子パッドに固相溶接可能な金属
から成る突起状電極が形成され、上記フィルムの別の一
面にマイクロソルダリング可能な金属からなる電極端子
パッドが形成され、上記突起状電極と上記電極端子パッ
ド間は上記フィルムを貫通して設けられた接続手段によ
り電気的は接続され、上記突起状電極の中心位置と上記
電極端子パッドの中心位置がオフセットされもしくはオ
フセットされていないことを特徴とする第1の半導体チ
ップ端子接続用フィルム、 電気絶縁性、耐熱性を有するフィルムの表裏面に突起状
電極が形成され、上記表裏面の突起状電極間は上記フィ
ルムを貫通して設けられた接続手段により電気的に接続
され、上記表裏面の突起状電極の中心位置間がオフセッ
トされている構造であり、突起状電極には、はんだ金属
が用いられていることを特徴とする第2の半導体チップ
端子接続用フィルム、 もしくは、電気絶縁性、耐熱性を有するフィルムの表裏
面に突起状電極が形成され、上記表裏面の突起状電極間
は上記フィルムを貫通して設けられた接続手段により電
気的に接続されている構造であり、突起状電極には、は
んだ金属が用いられていることを特徴とする第2の半導
体チップ端子接続用フィルム、 および、電気絶縁性、耐熱性を有するフィルムの一面に
基板上の電極端子パッドに固相溶接可能な金属から成る
突起状電極が形成され、上記フィルムの別の一面にマイ
クロソルダリング可能な金属からなる電極端子パッドが
形成され、上記突起状電極と上記電極端子パッド間は上
記フィルムを貫通して設けられた接続手段により電気的
は接続され、上記突起状電極の中心位置と上記電極端子
パッドの中心位置がオフセットされもしくはオフセット
されていないことを特徴とする第3の半導体チップ端子
接続用フィルムを、 半導体チップと基板の間に挿入し、上記半導体チップの
電極端子パッドと上記第1の半導体チップ端子接続用フ
ィルムの突起状電極、および、上記第3の半導体チップ
端子接続用フィルムの突起状電極と上記基板の電極端子
パッドを固相溶接により機械的・電気的に接続し、上記
第1の半導体チップ端子接続用フィルムの電極端子パッ
ドと上記第2の半導体チップ端子接続用フィルムの片面
の突起状電極、および、上記第2の半導体チップ端子接
続用フィルムの他の面の突起状電極と上記第3の半導体
チップ端子接続用フィルムの電極端子パッドをマイクロ
ソルダリングにて機械的・電気的に接続することを特徴
とする半導体チップ端子接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7452689A JPH02252250A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7452689A JPH02252250A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02252250A true JPH02252250A (ja) | 1990-10-11 |
Family
ID=13549847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7452689A Pending JPH02252250A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02252250A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019514A1 (en) * | 1998-09-28 | 2000-04-06 | Hitachi, Ltd. | Semiconductor package and flip-chip bonding method therefor |
| US6816385B1 (en) | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598840A (en) * | 1979-01-23 | 1980-07-28 | Nec Corp | Electroconductive structure for semiconductor device |
| JPS61116849A (ja) * | 1984-11-12 | 1986-06-04 | Nec Corp | 半導体装置の製造方法 |
| JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
| JPS62293730A (ja) * | 1986-06-13 | 1987-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 基板間接続子の製造法 |
| JPS63177434A (ja) * | 1987-01-19 | 1988-07-21 | Hitachi Ltd | 電子部品の接続構造とその製造方法 |
-
1989
- 1989-03-27 JP JP7452689A patent/JPH02252250A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5598840A (en) * | 1979-01-23 | 1980-07-28 | Nec Corp | Electroconductive structure for semiconductor device |
| JPS61116849A (ja) * | 1984-11-12 | 1986-06-04 | Nec Corp | 半導体装置の製造方法 |
| JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
| JPS62293730A (ja) * | 1986-06-13 | 1987-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 基板間接続子の製造法 |
| JPS63177434A (ja) * | 1987-01-19 | 1988-07-21 | Hitachi Ltd | 電子部品の接続構造とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019514A1 (en) * | 1998-09-28 | 2000-04-06 | Hitachi, Ltd. | Semiconductor package and flip-chip bonding method therefor |
| US6816385B1 (en) | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977441B2 (en) | Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JPWO2001008223A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3731378B2 (ja) | 半導体素子の製造方法、および半導体素子、ならびに実装モジュール | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JP2006505935A (ja) | バンプ構造の接合によって接続される回路素子を備える装置 | |
| JPH02252250A (ja) | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 | |
| JP5225825B2 (ja) | 半導体素子収納用パッケージの製造方法及び半導体装置の製造方法 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| JP2515944B2 (ja) | セラミックパッケ―ジおよびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH11186423A (ja) | ハーメチックシールカバーおよびその製造方法 | |
| JPH0311646A (ja) | フィルムキャリア | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JP3622160B2 (ja) | セラミック基板およびその製造方法 | |
| JPH0466384B2 (ja) | ||
| JPH0677285A (ja) | Ic素子の実装方法 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH01214196A (ja) | 混成集積回路 | |
| JP2968969B2 (ja) | 配線基板 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 | |
| JPH0158865B2 (ja) | ||
| JPH01273327A (ja) | 半導体装置の製法 |