JPH0158865B2 - - Google Patents
Info
- Publication number
- JPH0158865B2 JPH0158865B2 JP58219808A JP21980883A JPH0158865B2 JP H0158865 B2 JPH0158865 B2 JP H0158865B2 JP 58219808 A JP58219808 A JP 58219808A JP 21980883 A JP21980883 A JP 21980883A JP H0158865 B2 JPH0158865 B2 JP H0158865B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film
- semiconductor element
- electrode
- metal protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子等の高密度、薄型、小型の
実装における転写型バンプ方式による半導体装置
の製造方法に関するものである。
実装における転写型バンプ方式による半導体装置
の製造方法に関するものである。
従来例の構成とその問題点
近年、IC、LST等の半導体素子は各種の家庭
電化製品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は、省資源化、
省電力化のためにあるいは利用範囲を拡大させる
ために、多機能化、小型化、薄型化のいわゆるポ
ータブル化が促進されてきている。
電化製品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は、省資源化、
省電力化のためにあるいは利用範囲を拡大させる
ために、多機能化、小型化、薄型化のいわゆるポ
ータブル化が促進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化が要求されてき
ている。拡散工程、電極配線工程の終了したシリ
コンスライスは半導体素子単位のチツプに切断さ
れ、チツプの周辺に設けられたアルミ電極端子か
ら外部端子へ電極リードを取出して取扱いやすく
しまた機械的保護のためにパツケージングされ
る。通常、これら半導体素子のパツケージングに
は、OIL、チツプキヤリヤ、フリツプチツプ、フ
イルムキヤリヤ方式等が用いられているが、前記
した目的のためには、フイルムキヤリヤ方式が有
望である。
ために、パツケージングの小型化が要求されてき
ている。拡散工程、電極配線工程の終了したシリ
コンスライスは半導体素子単位のチツプに切断さ
れ、チツプの周辺に設けられたアルミ電極端子か
ら外部端子へ電極リードを取出して取扱いやすく
しまた機械的保護のためにパツケージングされ
る。通常、これら半導体素子のパツケージングに
は、OIL、チツプキヤリヤ、フリツプチツプ、フ
イルムキヤリヤ方式等が用いられているが、前記
した目的のためには、フイルムキヤリヤ方式が有
望である。
半導体素子の電極端子にフイルムキヤリヤのリ
ード端素を接合する手段のひとつとして転写バン
プ方式（特開昭56−152147号）が提案されてい
る。この転写バンプ方式は、絶縁性基板上の半導
体素子の電極と対応した位置にAuの金属突起
（バンプ）を形成しておき、まず、前記金属突起
とフイルムキヤリヤのSnメツキしたリード端子
とを位置合せし、ツールで加圧、加熱し、前記リ
ード端子に前記絶縁性基板上の金属突起をAu・
Sn合金で接合し、絶縁性基板上から前記金属突
起を剥離せしめ、リード端子に転写させる。次い
で、半導体素子（アルミ）と前記リード端子の金
属突起とを位置合せし、ツールで加圧、加熱せし
め、Au・Al合金で前記金属突起と半導体素子の
電極端子とを接合するものである。
ード端素を接合する手段のひとつとして転写バン
プ方式（特開昭56−152147号）が提案されてい
る。この転写バンプ方式は、絶縁性基板上の半導
体素子の電極と対応した位置にAuの金属突起
（バンプ）を形成しておき、まず、前記金属突起
とフイルムキヤリヤのSnメツキしたリード端子
とを位置合せし、ツールで加圧、加熱し、前記リ
ード端子に前記絶縁性基板上の金属突起をAu・
Sn合金で接合し、絶縁性基板上から前記金属突
起を剥離せしめ、リード端子に転写させる。次い
で、半導体素子（アルミ）と前記リード端子の金
属突起とを位置合せし、ツールで加圧、加熱せし
め、Au・Al合金で前記金属突起と半導体素子の
電極端子とを接合するものである。
従来、前記転写バンプ方式のフイルムキヤリヤ
のリードは第１図に示す構成であつた。すなわ
ち、長尺の樹脂フイルム１には半導体素子２と樹
脂フイルム１から延在したリード端子３とを接合
するために開孔部４が形成されている。樹脂フイ
ルム１から延在したリード端子３は、開孔部４の
領域において、同一の巾を有するものであつた
（第１図ａ）。この場合、リード端子３に基板上に
形成した金属突起を位置合せし転写する際に、前
記リード端子３に金属突起との位置合せ時の所定
位置を示すキーがないために、延在したリード端
子３のどの領域に金属突起を転写、接合すべきか
が不明確となる。
のリードは第１図に示す構成であつた。すなわ
ち、長尺の樹脂フイルム１には半導体素子２と樹
脂フイルム１から延在したリード端子３とを接合
するために開孔部４が形成されている。樹脂フイ
ルム１から延在したリード端子３は、開孔部４の
領域において、同一の巾を有するものであつた
（第１図ａ）。この場合、リード端子３に基板上に
形成した金属突起を位置合せし転写する際に、前
記リード端子３に金属突起との位置合せ時の所定
位置を示すキーがないために、延在したリード端
子３のどの領域に金属突起を転写、接合すべきか
が不明確となる。
また、リード端子３の巾が金属突起５の巾より
も大きいと、半導体素子２の電極６とリード端子
３に転写した金属突起５とを位置合せする際に、
第１図ｂの如く、金属突起５がリード端子３にか
くれてしまうために、位置合せが著じるしく困難
となり位置合せずれによる接合強度の低下をまね
くものである。また、仮に第１図ｃのごとく、リ
ード端子３の巾が金属突起５のよりも小さいと、
リード端子３の延在方向と直角方向の位置合せ
は、前記金属突起５がリード端子３からはみだす
ので割合容易ではあるが、延在方向の位置合せは
困難となり、樹脂フイルム１と半導体素子２との
別離が上下、左右方向でたとえばａとa2で異なつ
てしまう。したがつて、樹脂フイルム１に機械的
応力・熱的応力が作用した場合にリード端子３の
長さが異なるために、リード端子３が受ける応力
も、上下、左右方向で不均等になり、リード端子
の破断をまねくことがあつた。また、距離Ａの相
異は、金属突起半導体素子の電極との接合時にリ
ード端子からの熱の逃げが不均等であるからのボ
ンデイングツールの温度分布に不均性をもたら
し、これもまた接合強度の低下をもたらすもので
あつた。これは第１図ｂの構成でも同様に生じ
る。
も大きいと、半導体素子２の電極６とリード端子
３に転写した金属突起５とを位置合せする際に、
第１図ｂの如く、金属突起５がリード端子３にか
くれてしまうために、位置合せが著じるしく困難
となり位置合せずれによる接合強度の低下をまね
くものである。また、仮に第１図ｃのごとく、リ
ード端子３の巾が金属突起５のよりも小さいと、
リード端子３の延在方向と直角方向の位置合せ
は、前記金属突起５がリード端子３からはみだす
ので割合容易ではあるが、延在方向の位置合せは
困難となり、樹脂フイルム１と半導体素子２との
別離が上下、左右方向でたとえばａとa2で異なつ
てしまう。したがつて、樹脂フイルム１に機械的
応力・熱的応力が作用した場合にリード端子３の
長さが異なるために、リード端子３が受ける応力
も、上下、左右方向で不均等になり、リード端子
の破断をまねくことがあつた。また、距離Ａの相
異は、金属突起半導体素子の電極との接合時にリ
ード端子からの熱の逃げが不均等であるからのボ
ンデイングツールの温度分布に不均性をもたら
し、これもまた接合強度の低下をもたらすもので
あつた。これは第１図ｂの構成でも同様に生じ
る。
発明の目的
本発明はこのような従来の問題に鑑み、位置合
せが著じるしく容易で、接合強度の高い転写バン
プ方式を行うことのできる方法を提供することを
目的とする。
せが著じるしく容易で、接合強度の高い転写バン
プ方式を行うことのできる方法を提供することを
目的とする。
発明の構成
本発明は、金属突起を転写・接合するフイルム
リードの巾が、前記金属突起を転写する領域でか
つ半導体素子の電極に相対応した領域の巾を、他
の領域よりも巾広い構造を有し、これにより転写
バンプ方式により半導体素子を実装する際、位置
合せが容易でかつ、接合強度および信頼度の高い
実装を可能とするものである。
リードの巾が、前記金属突起を転写する領域でか
つ半導体素子の電極に相対応した領域の巾を、他
の領域よりも巾広い構造を有し、これにより転写
バンプ方式により半導体素子を実装する際、位置
合せが容易でかつ、接合強度および信頼度の高い
実装を可能とするものである。
実施例の説明
第２図は本発明の第１の実施例におけるフイル
ムリードの構造を示したものである。樹脂フイル
ム１から延在したフイルムリード２０はその先端
領域２１においてその他の部分よりも巾広い寸法
を有している。すなわち前記フイルムリード２０
の先端領域２１は、転写用の金属突起が転写・接
合されかつ半導体素子の電極と相対応した位置の
領域であつて、樹脂フイルム１から延在したフイ
ルムリード２０の巾Ｂよりも、先端領域２１の巾
Ｃが大きい構造である。また、フイルムリード２
０の巾ＣおよびＤは、半導体素子の電極の寸法と
同一かもしくは小さく構成されている。
ムリードの構造を示したものである。樹脂フイル
ム１から延在したフイルムリード２０はその先端
領域２１においてその他の部分よりも巾広い寸法
を有している。すなわち前記フイルムリード２０
の先端領域２１は、転写用の金属突起が転写・接
合されかつ半導体素子の電極と相対応した位置の
領域であつて、樹脂フイルム１から延在したフイ
ルムリード２０の巾Ｂよりも、先端領域２１の巾
Ｃが大きい構造である。また、フイルムリード２
０の巾ＣおよびＤは、半導体素子の電極の寸法と
同一かもしくは小さく構成されている。
次に第３図をもちいて、本発明にかかる方法を
詳細に説明する。絶縁性上基板２２を主体とする
表面にメツキ法等で形成された金属突起２３とフ
イルムリード２０とを位置合せする場合、通常、
フイルムリード２０の矢印４０方向から顕微鏡等
で観察しながら位置合せする。この時、フイルム
リード２０の先端領域２１は第２図で説明した如
く巾広くなつているから、金属突起２３が、フイ
ルムリード２０のＣ，Ｄで囲まれた領域２１内に
入る様に、すなわち、Ｃ，Ｄで囲まれた領域２１
内に金属突起２３がかくれる様に位置合せすれば
良い。この様に位置合せの領域が各フイルムリー
ド毎に指定されているので著じるしく位置合せが
容易となるものである。この様にしてフイルムリ
ード２０のＣ，Ｄで囲まれた領域２１に金属突起
２３を転写・接合（第３図ａ）し、次いで半導体
素子２の電極６に位置合せして接合する。半導体
素子２のアルミ電極６と、フイルムリード２０の
金属突起２３とを位置合せするわけであるが、こ
の場合、アルミ電極６と金属突起２３とを位置合
せするのではなく、前記フイルムリード２０の先
端のＣ，Ｄで囲まれた領域２１と、アルミ電極６
とを位置合せすればよい（第３図ｂ）。
詳細に説明する。絶縁性上基板２２を主体とする
表面にメツキ法等で形成された金属突起２３とフ
イルムリード２０とを位置合せする場合、通常、
フイルムリード２０の矢印４０方向から顕微鏡等
で観察しながら位置合せする。この時、フイルム
リード２０の先端領域２１は第２図で説明した如
く巾広くなつているから、金属突起２３が、フイ
ルムリード２０のＣ，Ｄで囲まれた領域２１内に
入る様に、すなわち、Ｃ，Ｄで囲まれた領域２１
内に金属突起２３がかくれる様に位置合せすれば
良い。この様に位置合せの領域が各フイルムリー
ド毎に指定されているので著じるしく位置合せが
容易となるものである。この様にしてフイルムリ
ード２０のＣ，Ｄで囲まれた領域２１に金属突起
２３を転写・接合（第３図ａ）し、次いで半導体
素子２の電極６に位置合せして接合する。半導体
素子２のアルミ電極６と、フイルムリード２０の
金属突起２３とを位置合せするわけであるが、こ
の場合、アルミ電極６と金属突起２３とを位置合
せするのではなく、前記フイルムリード２０の先
端のＣ，Ｄで囲まれた領域２１と、アルミ電極６
とを位置合せすればよい（第３図ｂ）。
本発明では、フイルムリード２０の先端部の
Ｃ，Ｄで囲まれた金属突起を転写・接合する領域
は、半導体素子２のアルミ電極６よりも小さめの
寸法であるから、第３図ｂの矢印４１方向から位
置合わせした場合、アルミ電極６の方がＣ，Ｄの
領域２１よりも大きいから、容易に位置合せがで
きる。
Ｃ，Ｄで囲まれた金属突起を転写・接合する領域
は、半導体素子２のアルミ電極６よりも小さめの
寸法であるから、第３図ｂの矢印４１方向から位
置合わせした場合、アルミ電極６の方がＣ，Ｄの
領域２１よりも大きいから、容易に位置合せがで
きる。
また、位置合せも単に半導体素子２のアルミ電
極６にフイルムリード２０の先端Ｃ，Ｄの領域２
１の指定された領域を重ね合わせるだけで良い。
この状態で金属套起２３は、確実にアルミ電極６
領域内に存在し、確実な位置合せが実施され、接
合される（第３図Ｃ）。
極６にフイルムリード２０の先端Ｃ，Ｄの領域２
１の指定された領域を重ね合わせるだけで良い。
この状態で金属套起２３は、確実にアルミ電極６
領域内に存在し、確実な位置合せが実施され、接
合される（第３図Ｃ）。
第４図は、フイルムリードの第２の実施例であ
る。第４図ａは樹脂フイルムから延在したフイル
ムリード２０の巾広の領域２１に突起２０′を形
成したものであつて、位置合せの際のフイルムリ
ードの先端領域２１の中心位置を判別しやすい様
に形成したものである。また、第４図ｂは、フイ
ルムリード２０の先端領域を円形３１に形成した
もので、半導体素子の電極の四角の領域と位置合
せする際、著じるしく容易になるものである。こ
のように、本発明においては、この種にフイルム
リードの先端部の形状にこだわるものではなく、
延在した領域の巾よりも巾広く構成されることが
特徴である。
る。第４図ａは樹脂フイルムから延在したフイル
ムリード２０の巾広の領域２１に突起２０′を形
成したものであつて、位置合せの際のフイルムリ
ードの先端領域２１の中心位置を判別しやすい様
に形成したものである。また、第４図ｂは、フイ
ルムリード２０の先端領域を円形３１に形成した
もので、半導体素子の電極の四角の領域と位置合
せする際、著じるしく容易になるものである。こ
のように、本発明においては、この種にフイルム
リードの先端部の形状にこだわるものではなく、
延在した領域の巾よりも巾広く構成されることが
特徴である。
次に第５図をもちいて、本発旧の全体の工程の
実施例を説明する。
実施例を説明する。
樹脂フイルム１から延在したフイルムリード２
０はCu箔をエツチング処理し、ビーム状に形成
され、かつSnメツキを0.4μｍの厚さに有するもの
である。一方、金属突起２３を形成するための基
板２２は、ガラス、セラミツク等の絶縁性基板上
にPt、Pd、iTO等の金属膜または導電性の金属
酸化膜が形成され、この上にさらに、半導体素子
の電極に相対応する領域のみを開孔したメツキ用
マスクパターンを有するSiO2、Si3N4、ポリイミ
ド膜等の絶縁膜が形成されており、開孔部に金属
突起２３が電解メツキ法で形成される（第５図
ａ）。
０はCu箔をエツチング処理し、ビーム状に形成
され、かつSnメツキを0.4μｍの厚さに有するもの
である。一方、金属突起２３を形成するための基
板２２は、ガラス、セラミツク等の絶縁性基板上
にPt、Pd、iTO等の金属膜または導電性の金属
酸化膜が形成され、この上にさらに、半導体素子
の電極に相対応する領域のみを開孔したメツキ用
マスクパターンを有するSiO2、Si3N4、ポリイミ
ド膜等の絶縁膜が形成されており、開孔部に金属
突起２３が電解メツキ法で形成される（第５図
ａ）。
次に、フイルムリード２０の巾広の領域と金属
突起２３とを位置合せし、ボンデイングツール３
２で加熱加圧せしめ、フイルムリードの先端部の
巾広の領域に、金属突起２３をAu・Snの合金で
転写・接合し、基板２２より、金属突起２３を剥
離するものである（第５図ｂ）。
突起２３とを位置合せし、ボンデイングツール３
２で加熱加圧せしめ、フイルムリードの先端部の
巾広の領域に、金属突起２３をAu・Snの合金で
転写・接合し、基板２２より、金属突起２３を剥
離するものである（第５図ｂ）。
次にフイルムリード２０に転写・接合されて金
属突起２３を半導体素子２の電極６に位置合せす
るわけであるが、この場合、フイルムリード２０
の巾広の領域と位置合せするのみで良い（第５図
ｃ）。位置合せが終了した段階で、金属突起２３
は、確実に前記半導体素子２の電極６上の領域内
に位置合せされ存在するものである。この状態で
ボンデイングツール３３で加圧・加熱すれば、金
属突起はAu・Alの合金で接合され、第５図ｄの
状態を得るものである。
属突起２３を半導体素子２の電極６に位置合せす
るわけであるが、この場合、フイルムリード２０
の巾広の領域と位置合せするのみで良い（第５図
ｃ）。位置合せが終了した段階で、金属突起２３
は、確実に前記半導体素子２の電極６上の領域内
に位置合せされ存在するものである。この状態で
ボンデイングツール３３で加圧・加熱すれば、金
属突起はAu・Alの合金で接合され、第５図ｄの
状態を得るものである。
発明の効果
本発明によれば、延在したフイルムリードの
巾広く形成されている先端領域内に前記転写用
の金属突起がかくれてしまう様に位置合せを行
えば良くまた前記フイルムリードに転写した金
属突起を半導体素子の電極に接合する際も、フ
イルムリードの巾広の先端領域を半導体素子の
電極領域に位置合せすれば良いから、著じるし
く位置合せが容易となり、この工程での所要時
間を短縮できるものである。
巾広く形成されている先端領域内に前記転写用
の金属突起がかくれてしまう様に位置合せを行
えば良くまた前記フイルムリードに転写した金
属突起を半導体素子の電極に接合する際も、フ
イルムリードの巾広の先端領域を半導体素子の
電極領域に位置合せすれば良いから、著じるし
く位置合せが容易となり、この工程での所要時
間を短縮できるものである。
また、金属突起も半導体素子の電極も巾広く
なつているフイルムリードの先端領域を基準に
位置合せを行なうことができるので従来例で説
明した第１図ｂまたはc′の寸法Ａが上下、左右
方向で変化し、フイルムリードの強度を低下さ
すことがないので信頼性の高い半導体装置を得
ることができる。
なつているフイルムリードの先端領域を基準に
位置合せを行なうことができるので従来例で説
明した第１図ｂまたはc′の寸法Ａが上下、左右
方向で変化し、フイルムリードの強度を低下さ
すことがないので信頼性の高い半導体装置を得
ることができる。
さらにまた、位置合せが容易でかつ確実に実
施できるので、金属突起とフイルムリードの位
置合せづれや、半導体素子の電極に対する位置
合せづれが発生しない。このため著じるしく接
合強度が安定した信頼性の高い半導体装置を得
ることができる。
施できるので、金属突起とフイルムリードの位
置合せづれや、半導体素子の電極に対する位置
合せづれが発生しない。このため著じるしく接
合強度が安定した信頼性の高い半導体装置を得
ることができる。
第１図ａ〜ｃは従来のフイルムリーデと金属突
起および半導体素子の電極との接合方法を示す平
面図、第２図は本発明の第１の実施例のフイルム
リードの構造を示す平面図、第３図ａ，ｂは本発
明のフイルムリードと金属突起および半導体素子
の電極との接合状態の断面図、同ｃは同接合状態
の平面図、第４図ａ，ｂは本発明の他の実施例の
フイルムリードの構造を示す平面図、第５図ａ〜
ｄは本発明を用いた転写バンプ方式の工程断面図
である。 １……樹脂フイルム、２……半導体素子、６…
…電極、２０……フイル リード、２１，３１…
…巾広の先端領域、２３……金属突起。
起および半導体素子の電極との接合方法を示す平
面図、第２図は本発明の第１の実施例のフイルム
リードの構造を示す平面図、第３図ａ，ｂは本発
明のフイルムリードと金属突起および半導体素子
の電極との接合状態の断面図、同ｃは同接合状態
の平面図、第４図ａ，ｂは本発明の他の実施例の
フイルムリードの構造を示す平面図、第５図ａ〜
ｄは本発明を用いた転写バンプ方式の工程断面図
である。 １……樹脂フイルム、２……半導体素子、６…
…電極、２０……フイル リード、２１，３１…
…巾広の先端領域、２３……金属突起。
Claims (1)
- 【特許請求の範囲】 １ 金属突起を転写する領域でかつ半導体素子の
電極に相対応する領域の巾が、樹脂フイルムから
延在した他の領域の巾よりも大きいフイルムリー
ドを用い、前記リードの相対応する領域に、基板
上の前記金属突起を転写・接合する工程、前記金
属突起前記半導体素子の電極に接合する工程とを
有することを特徴とする半導体装置の製造方法。 ２ フイルムリードの相対応する領域の巾が、金
属突起の外寸と同一もしくは大きいことを特徴と
する特許請求の範囲第１項記載の半導体装置の製
造方法。 ３ フイルムリードの相対応する領域の巾が、半
導体素子の電極寸法と同一もしくは小さいことを
特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219808A JPS60111433A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219808A JPS60111433A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60111433A JPS60111433A (ja) | 1985-06-17 |
| JPH0158865B2 true JPH0158865B2 (ja) | 1989-12-13 |
Family
ID=16741355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219808A Granted JPS60111433A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111433A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4422753B2 (ja) * | 2007-12-14 | 2010-02-24 | シャープ株式会社 | 半導体装置 |
-
1983
- 1983-11-22 JP JP58219808A patent/JPS60111433A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60111433A (ja) | 1985-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| WO1993000703A1 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
| US6909182B2 (en) | Spherical semiconductor device and method for fabricating the same | |
| JPH0239097B2 (ja) | ||
| JPS59194460A (ja) | 半導体装置 | |
| JPH0158865B2 (ja) | ||
| US6204164B1 (en) | Method of making electrical connections to integrated circuit | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JPH0221653B2 (ja) | ||
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| KR0138843B1 (ko) | 전극이 양면에 형성된 광소자의 전극연결방법 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH0682705B2 (ja) | 半導体装置の実装方法 | |
| JPH01273327A (ja) | 半導体装置の製法 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPH09240176A (ja) | Ｉｃカード及びその製造方法 | |
| JPH10163251A (ja) | 半導体装置及びその製造方法 | |
| JPH0691095B2 (ja) | 半導体装置の製造方法 | |
| JPH0463434A (ja) | 半導体装置 | |
| JPH02231737A (ja) | 電極の接続方法 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 |