JPH02252255A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH02252255A
JPH02252255A JP7320389A JP7320389A JPH02252255A JP H02252255 A JPH02252255 A JP H02252255A JP 7320389 A JP7320389 A JP 7320389A JP 7320389 A JP7320389 A JP 7320389A JP H02252255 A JPH02252255 A JP H02252255A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor
single crystal
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7320389A
Other languages
English (en)
Inventor
Satoshi Sugino
聡 杉野
Nobuyuki Takakura
信之 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7320389A priority Critical patent/JPH02252255A/ja
Publication of JPH02252255A publication Critical patent/JPH02252255A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体基板の製造方法に関する。
〔従来の技術〕
半導体基板として、面方向において隣合う他領域と絶縁
膜で分離された半導体単結晶領域が表面側に設けられて
いる半導体基板がある。同半導体基板では、通常、上記
半導体単結晶領域が複数個設けられており、これを用い
れば、それぞれの領域に形成される半導体素子同士の電
気的干渉が起きないという利点がある。この半導体基板
は、従来、つぎのようにして製造されている。
単結晶シリコン層からなる半導体基板用原材を用い、原
材表面に所定厚みで単結晶シリコン堆積層を成長させて
おいて、同堆積層において分離単結晶シリコン領域とな
る部分の周囲に沿ってまず溝を形成する。この溝は、溝
形成以外の部分をレジスト層で覆い、スパッタリング等
の物理的エツチング方法を用いてレジスト層未被覆部分
を掘り下げることで形成する。溝を形成した後、レジス
ト層を除去し、続いて、溝側壁を熱酸化しておいてから
、溝内に多結晶シリコンを充填する。その後、溝内に充
填された多結晶シリコンを酸化することにより絶縁膜化
すれば、絶縁膜で面方向に隣合う他領域と分離された単
結晶シリコン領域が基板表面側にできる。この従来の半
導体基板における分離方式はトレンチアイソレーション
と通称される。
〔発明が解決しようとする課題〕
上記トレンチアイソレーション分離方式は、PN接合分
離方式に比べると、寄生素子の発生する恐れがない、微
細な分離が可能である等の利点があるのであるが、一方
では、絶縁膜の信頼性(耐圧)が十分でなかったり、分
離容量のバラツキが大きいという問題がある。
これは、溝への多結晶シリコン充填が実際には中々うま
くいかず、十分に性状が安定した絶縁膜を形成できない
からである。特に、分離の微細化に伴い絶縁膜幅が狭(
なるが、この場合、溝の幅が狭く (アスペクト比が高
い)なり、当然、多結晶シリコンの充填はいっそう困難
となり、上記問題が深刻化する。
この発明は、上記事情に鑑み、絶縁膜幅が狭い場合であ
っても、絶縁膜の信頼性が高く、しかも、分離容量のバ
ラツキの少ない半導体基板を製造することができる方法
を提供することを課題とする。
C課題を解決するための手段フ 前記課題を解決するため、この発明では、面方向におい
て隣合う他領域と絶縁膜で分離された半導体単結晶領域
が表面側に設けられている半導体基板を得るにあたり、
第1図+d)にみるように、前記半導体単結晶領域が形
成される空間部分Sを囲む絶縁膜4が半導体単結晶層表
面上に形成されている半導体基板用原材を用い、第1図
(e)にみるように、同原材表面全体に半導体堆積層5
を形成し、ついで、同堆積層5における前記絶縁膜4上
の半導体多結晶部分5′を選択的に除去するようにして
いる。
この発明で用いられる半導体基板用原材としては、例え
ば、単結晶シリコン層からなる板材等が例示されるが、
これに限らない。絶縁膜としては、例えば、多結晶シリ
コン膜の表面を酸化あるいは窒化した酸化膜や窒化膜が
例示されるが、これに限らない。また、半導体堆積層と
しては、例えば、エピタキシャル成長によるシリコン堆
積層が挙げられるが、これに限らない。
〔作   用〕
この発明の半導体基板の製造においては、隣合う他領域
から分離される半導体単結晶領域が形成される空間部分
を囲む絶縁膜が半導体単結晶層表面上に形成されている
半導体基板川原材を用い、その表面全体に半導体堆積層
を積層形成するわけであるが、前記空間部分では単結晶
面上に堆積がなされるため、同空間部分には単結晶半導
体領域用の半導体単結晶部分が形成されるようになる。
一方、絶縁股上には、単結晶でなく除去容易な半導体多
結晶部分が堆積するので、これをエツチング等で除去し
絶縁膜面を露出させる。そうすれば、空間部分内の半導
体単結晶部分が絶縁膜により隣合う他領域から分離され
た領域になる。
この製造方法では、従来のように溝を形成したり、狭い
溝内に多結晶シリコン等を充填したりする難しい製造工
程は全く必要がなく、絶縁膜幅の狭い場合にも、性状の
安定した絶縁膜が製造できる。
絶縁膜は、詳しくは後述するように、通常の半導体装置
製造における技術(具体的には、多結晶シリコンの積層
、パターンニング、熱酸化処理等)を使い、原材におけ
る半導体単結晶層表面上に形成するだけであるから、幅
の狭い性状の安定した絶縁膜が簡単に作れる。また、半
導体堆積層の形成や半導体多結晶部分(例えば、多結晶
シリコン)の除去も、やはり通常の半導体装置製造にお
ける技術(エピタキシャル成長、エツチング処理等)を
使って容易に行える。
したがって、この発明においては、半導体基板が容易に
製造でき、しかも、幅の短い絶縁膜でもって微細な分離
を行うようにしても、その絶縁膜の信頼性が高く、分離
容量のバラツキが少なくなる。
〔実 施 例〕
以下、この発明にかかる半導体基板の製造方法の一実施
例を説明する。
第1図1a)〜(g)は、この発明の一例により半導体
基板を製造するときの様子を順を追ってあられすまず、
第1図(alに示すP型シリコン半導体単結晶層からな
る半導体基板用原材1の表面を、熱酸化処理による薄い
5iozl!2で覆い、この上に絶縁膜形成域部分に窓
のあるレジストマスクを積層しておいて、エツチングを
施した後、マスクを除去し、同第1図(alにみるよう
に、5iOJ央2に窓(開口部)2aを明ける。
続いて、第1図(b)にみるように、5ift膜2の上
にボロン(B)が十分にドープされた多結晶シリコン膜
3を積んだ後、この多結晶シリコン膜3における絶縁膜
形成用部分の表面にマスクを設け、エツチングを施し未
マスク部分の多結晶シリコン膜を選択的に除く。そして
、マスクを除去すると、第1図(C)にみるように、絶
縁膜形成用としての多結晶シリコン膜3′のみが原材(
単結晶シリコン層)1表面に残された状態となる。
続いて、熱酸化処理を施して多結晶シリコン膜3′の表
面を酸化した後、SiO□膜2の不要部分をエツチング
除去すれば、この発明の製造方法で用いる半導体基板用
原材1が得られる。つまり、第1図(dlにみるように
、半導体単結晶領域が形成される空間部分Sを囲む絶縁
膜(この実施例では熱酸化膜)4が半導体単結晶層表面
上に形成されている半導体基板用原材1が得られるので
ある。なお、第1図(dlでは、便宜上、空間部分Sの
二側端だけを絶縁HfJ4が挟むような図としているが
、実際には他側端も絶縁膜が挟んでいて、空間部分Sの
周囲が絶縁膜4で囲われた状態である。
また、多結晶シリコン膜3′の表面を酸化するのではな
く、窒化することにより形成したシリコン窒化膜を絶縁
膜とするようであってもよい。
つぎに、絶縁膜4を形成した面全体にN型シリコンを、
例えばエピタキシャル成長法により酸化膜4とほぼ同じ
程度の高さに堆積させる。勿論、シリコン堆積層5を原
材1と同じP型シリコンとしたり、堆禎厚みを酸化膜4
の高さ以上、あるいは、以下としたりしてもよいことは
いうまでもない。このシリコン堆積層5は、第1図(e
)みるように、絶縁膜4の所では多結晶シリコン部分5
′となり、単結晶シリコン層面上(空間部分S)では単
結晶シリコン部分5″となっている。
そして、第1図(flにみるように、シリコン堆積層5
における単結晶シリコン部分5′の表面を選択的に覆う
レジストマスク6を設け、エツチング処理を施して、多
結晶シリコン部分5′を選択的に除去して絶縁I!i!
4を露出させた後、レジストマスク6を除去すれば、第
1図(g)にみるように、半導体基板が完成する。
完成した半導体基板Aには、第1図(glにみるように
、空間部分Sでは半導体単結晶面の露出した半導体単結
晶領域5“が絶縁膜4により隣合う他領域から分離され
た状態で表面側に設けられていることとなる。
なお、第1図(d1〜(g)にみるように、多結晶シリ
コン膜3′にドープされたポロン10は、単結晶シリコ
ン層(原材1)内に拡散し、絶縁膜4直下の不純物濃度
を高め、いわゆるチャネルストッパーとして作用する。
つまり、5iOzll臭2に窓2aを設けておくととも
に、チャネルストッパー用不純物(この実施例ではボロ
ン)がドープされた多結晶シリコン膜3を設けることに
より、製造中の加熱処理でもって自動的にチャネルスト
ッパーを形成するようになるのである。チャネルストッ
パーの必要がないときは、窓2aを設けなかったり、多
結晶シリコン膜3をポロンノンドープとしたりしてもよ
い。チャネルストッパーのある場合、酸化膜4両側の半
導体単結晶領域にそれぞれ設けられたN層を接続してし
まうような反転層(チャネル)が酸化膜4下に形成され
るのを阻止できるようになる。
なお、上記半導体基板Aを用いた場合、絶縁膜4に孔を
明け、多結晶シリコン膜3′に接触する電極を設ければ
、原材1の多結晶シリコン層とコンタクトすることがで
きる。ただ、このようなコンタクト電極を設けることに
なる絶縁膜4については、あるていど幅を大きくする必
要がある。
〔発明の効果〕
以上に述べたように、この発明の半導体装置の製造方法
では、従来のような溝形成や溝への多結晶半導体の充填
が必要なく、幅の短い分離絶縁膜であっても性状の安定
したものとすることができるため、得られた半導体基板
では、絶縁膜の信頼性(耐圧)が十分にあり、しかも、
分離容量のバラツキが少なく、実用性に優れる。
【図面の簡単な説明】
第1図(a)〜(ff)は、この発明の製造方法の一例
により半導体基板を製造するときの様子をあられす概略
断面図である。 1・・・半導体基板用原板  4・・・絶縁膜用酸化膜
5・・・半導体堆積層  5′・・・半導体多結晶部分
5″・・・半導体単結晶部分(半導体単結晶領域)A・
・・半導体基板  S・・・空間部分代理人 弁理士 
 松 本 武 彦

Claims (1)

    【特許請求の範囲】
  1. 1面方向において隣合う他領域と絶縁膜で分離された半
    導体単結晶領域が表面側に設けられている半導体基板を
    得るにあたり、前記半導体単結晶領域が形成される空間
    部分を囲む絶縁膜が半導体単結晶層表面上に形成されて
    いる半導体基板用原材を用い、同原材表面全体に半導体
    堆積層を形成し、ついで、同堆積層における前記絶縁膜
    上の半導体多結晶部分を選択的に除去するようにするこ
    とを特徴とする半導体基板の製造方法。
JP7320389A 1989-03-25 1989-03-25 半導体基板の製造方法 Pending JPH02252255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7320389A JPH02252255A (ja) 1989-03-25 1989-03-25 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7320389A JPH02252255A (ja) 1989-03-25 1989-03-25 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02252255A true JPH02252255A (ja) 1990-10-11

Family

ID=13511355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7320389A Pending JPH02252255A (ja) 1989-03-25 1989-03-25 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02252255A (ja)

Similar Documents

Publication Publication Date Title
JP2746225B2 (ja) 半導体装置及びその製造方法
KR100209714B1 (ko) 반도체소자의 격리막 및 이의 형성방법
JPH02252255A (ja) 半導体基板の製造方法
JPH04280451A (ja) 半導体素子分離領域の製造方法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JP3164381B2 (ja) 半導体装置の製造方法
JPS63188952A (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS58190040A (ja) 半導体装置の製造方法
JPH02252256A (ja) 半導体基板の製造方法
JPS6115372A (ja) 半導体装置およびその製造方法
JPS6117143B2 (ja)
JP2812282B2 (ja) 半導体装置の製造方法
JPH01214064A (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JPS6025247A (ja) 半導体装置の製造方法
JPH0230160A (ja) 半導体装置
JPS5963762A (ja) 半導体装置の製造方法
JPH01111373A (ja) 半導体装置の製造方法
JPH01274448A (ja) 素子分離領域の形成方法
JPS59186343A (ja) 半導体装置の製法
JPH05251435A (ja) 半導体装置の素子分離用酸化膜の形成方法
JPH081927B2 (ja) 半導体装置の基板構造の製造方法
JPH0287547A (ja) 絶縁層分離基板の製造方法
JPS6185839A (ja) 半導体集積回路の製造方法
JPS63119564A (ja) 半導体装置の製造方法