JPH01274448A - 素子分離領域の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、種々の半導体装１の製造に適用して好適な
素子分離領域の形成方法に関する。

（従来の領域） 種々の半導体装Ｉｌヲ製造するに当り、半導体素子同士
の間を機能上分離して、複数の素子を基板に作り込むた
めの素子分離領域が広く用いられている。このような素
子分離領域として、例えば文献：　ｒＰｈｉｌｉｐｓ　
Ｒｅ５ｅａｒｃｈ　Ｒｅｐｏｒｔｓ（フィリップス　リ
サーチ　リボーツ）　Ｊ　（２５，１）、１１８〜１３
２、１９７０）に開示されるような、選択酸化（Ｌｏｃ
ａｌＯｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ：ＬＯ
ＧＯＳ）法が主として採用されている。

以下、従来の素子分離領域の一例としで、上述のＬＯＧ
ＯＳ法につき図面￥！参照して説明する。

第２図（Ａ）〜（Ｅ）は、従来の素子分離領域を説明す
るため、各形成工程毎の概略的な基板断面により示す説
明図である。また、説明の理解を容易とするため、各工
程毎に種々の構成成分を配設した構成成分を、下地とし
て包括的に表わすものとする。ざらに、図中、１１は例
えばｐ型車結晶シリコン（Ｓｉ）から成り、（＋００）
面を有する基板、１３は酸化シリコン（例えばＳｉＯ□
）から成るバッド酸化膜、１５は窒化シリコン（例えば
Ｓ　ｊ３Ｎ４）から成る窒化膜、１７はフィールド領域
、１９は開口部、２１はチャネルストップ領域、２３は
酸化膜、２５はフィールド領域１７にｖ４接するアクテ
ィブ領域、２７は素子分離領域を示す。

まず始めに、基板１１の表面が露出した状態でドライ酸
化を行ない、約３００（人）程度の膜厚でバッド酸化膜
１３ヲ形成する。続いて、上述のバッド酸化膜１３上に
、ＬＰ−ＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍ
ｉｃａｌＶａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：減圧ＣＶ
Ｄ）法により、約１５００（人）程度の膜厚を以って窒
化膜１５を堆積し、第２図（Ａ）に示す下地を得る。

次に、基板１１のフィールド領域１７に相当する窒化膜
１５の表面のみを露出するレジストパターン（図示せず
）を形成する。然る後、当該パターンをエツチングマス
クとして、例えば反応性イオンエツチング（Ｒｅａｃｔ
ｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｑ：ＲＩＥ）法またはそ
の他の異方性エツチング領域により、上述の富化膜１５
を除去する。

続いて、例えばレジストパターンを除去した後、上述の
エツチング処理により残存する窒化膜１５ヲエツチング
マスクとしてバッド酸化膜１３をエツチング除去し、前
述した基板１１表面を露出する開口部１９を形成する（
第２図（Ｂ））。

続いて、少なくとも、残存する窒化膜１５をイオン注入
用のマスクとして、例えばホウ素（Ｂ）のような半導体
装置の設計に応じた不純物をイオンとして注入（図中、
一連の矢印ａにより示す。）し、フィールド領域１７に
相当する基板１１にチャネルストップ領域２１（図中、
−点鎖線で囲んで示す、）を形成する（第２図（Ｃ））
。

この際に注入される不純物濃度は、所望とする半導体装
置の設計により所定の値として行なわれるが、例えば１
　ｘ　１０１３（１０１３（の打ち込み濃度で約３０（
にｅＶ）のイオンエネルギーを印加し、約１×１０”（
ａｍ−３）の濃度でチャネル反転の防止を図るためのチ
ャネルストップ領域を形成する。

次に、前述の開口部１９によって基板１１が露出した状
態で、残存する窒化膜１５を酸化マスクとしてウェット
酸化を行なう、このようにして、フィールド領域１７に
露出した基板１１を熱酸化して、バッド酸化膜１３に連
続し、約６０００　（λ）程度の設計に応じた膜厚で酸
化膜２３を形成する（第２図（Ｄ））。

然る後、上述の窒化膜１５、及びアクティブ領域２５に
残存するバッド酸化膜１３の夫々をエツチング除去し、
第２図（Ｅ）に示すような素子分Ｍ領域２７が形成され
る。

（発明が解決しようとする課題） しかしながら、上述した従来の素子分Ｍ領域の形成方法
では、素子分離領域の形成に係る熱酸化処理の際に、耐
酸化マスクとして作用する窒化膜の下側にも酸化膜成長
を来し、所謂、バーズビークが発生するという問題点が
有った。

この点につき詳細に説明すれば、バッド酸化膜１３及び
窒化膜１５の膜厚を前述の値で形成した後、酸化膜２３
の膜厚を約６０００　（λ）程度まで成長させた場合、
素子分離領域の形成を目的とした開口部の寸法をＬＥ（
第２図（Ｂ）９照）とし、実際に形成される素子分Ｍ領
域の寸法ＬＦ（第２図（Ｅ）参照）とすれば、ＬＦ　　
ＬＥで求められる変換差ΔＤは約０．９（μｍ）程度に
成る。このことからも理解できるように、バーズビーク
の幅はΔＤ／２に相当し、このバーズど−りの発生はフ
ィールド領域の寸法を拡大させる。これがため、素子分
離後に行なわれる半導体装置の製造に当り、アクティブ
領域に種々の構成成分を形成するためのホトリソ工程で
マスクずれ等を生じ、歩留りの低下を来すこととなる。

また、上述したフィールド領域の拡大は、半導体装置の
高密度化にも支障を来す。

このバーズビークを低減させるためには、前述したバッ
ド酸化膜の膜厚を小さく抑えたつ、窒化膜の膜厚を大き
く取ることも有効であるが、得られた素子分離領域の境
界部分に応力が集中するという新な問題を生じる。この
応力集中は結晶欠陥を引き起こし、例えばリーク電流の
増大による素子分離領域の劣化等につながる。

また、前述した従来の領域では、寄生トランジスタ（フ
ィールドトランジスタ）の反転防止を目的として、素子
分離領域の下側に相当する基板部分にチャネルストップ
領域を形成している。

上述した熱酸化処理に伴ない、チャネルストップ領域に
注入された不純物の熱拡散も進行する。

これがため、特に、当該不純物の側方拡散は実質的なア
クティブ領域の寸法縮小を来たし、例えばトランジスタ
の閾値Ｖ工が上昇するといった、所謂、狭チャネル効果
が起こり易くなるという問題点が有った。

この発明は上述した従来の種々の問題点に鑑み成された
ものであり、前述した変換差ΔＤの低減を図ることによ
り結晶欠陥を軽減し、狭チャネル効果を抑制し、かつ半
導体製雪の高密度化を達成することが可能な素子分離領
域の形成方法を提供することを目的とする。

（課題を解決するための手段） この目的の達成を図るため、この発明の素子分離領域の
形成方法によれば、 単結晶シリコンより成る基板の表面にバッド酸化膜及び
窒化膜を順次形成する工程と、前述の基板のフィールド
領域に形成された上述の窒化膜及びパッド酸化膜を順次
エツチング除去して開口部を形成する工程と、 上述の開口部を介して、前述のフィールド領域に相当す
る基板に溝部を形成する工程と、上述の溝部に側面酸化
膜及び底面酸化膜から成る内面酸化膜を形成する工程と
、 前述した底面酸化膜をエツチング除去する工程と、 前述の溝部を埋め戻す埋め込み層を選択シリコン成長に
より形成する工程と、 上述した埋め込み層の表面を酸化膜成長させて素子分離
領域を形成する工程と を含むことを特徴としでいる。

（作用） この発明に係る素子分離領域の形成方法の構成によれば
、まず、熱酸化処理による酸化膜成長に当って、酸素の
拡散方向がパッド酸化膜と溝部内の側面酸化膜との夫々
の延在方向に分散する。

これがため、従来の方法に比して耐酸化マスクとして機
能する成分の構成に変更を加えることなく前述した変換
差ΔＤの軽減を図ることができ、素子分離領域の耐圧劣
化を来すことなくバーズビークの低減が実現し得る。

また、この方法によれば、側面酸化膜が埋め込み層に注
入された不純物の側方拡散を軽減させるため、充分な不
純物濃度を以って埋め込み層を形成する。これがため、
従来構成の素子分離領域に比べて、素子分離領域の膜厚
を小ざくしても、充分な耐圧を実現することができる。

ざらに、この発明の方法によれば、前述した底面酸化膜
を除去し、単結晶シリコン基板を露出状態として埋め込
み層を形成するため、溝部内のみを、選択的に、埋め戻
すことができる。

（実施例） 以下、この発明の実施例につき図面を参照して説明する
。尚、以下の説明で参照する図面は、この発明が理解し
得る程度に概略的に示しであるに過ぎず、この発明はこ
れら図示例にのみ限定されるものではない。

第１図（Ａ）〜（Ｇ）は、この発明の詳細な説明するた
め、第２図（Ａ）〜（Ｅ）と同様に、各工程毎の概略的
な基板断面により示す説明図である。これら図中、既に
説明した構成成分と同一の機能を有するものには同一の
符号を付して示す。

まず始めに、既に説明した従来領域と同様に、基板１１
の表面に対してドライ酸化を行ない、約３００（λ）程
度の膜厚でパッド酸化膜１３を形成する。続いて、上述
のバッド酸化膜１３上に、ＬＰ−ＣＶＯ法により、約１
５００（人）程度の膜厚を以って窒化膜１５を堆積し、
第１図（Ａ）に示す下地を得る。

次に、フィールド領域１７に相当する窒化膜１５の表面
のみを露出するレジストパターン（図示せず）８形成す
る。このレジストパターンをエツチングマスクとして、
ＲＩＥ法またはその他の異方性エツチング領域により、
フィールド領［１７上の窒化膜１５及びパッド酸化膜１
３を順次除去し、前述した基板１１表面を露出する開口
部１９を形成する。

ざらに、上述のレジストパターンをマスクとして、基板
１１に対する異方性エツチング処理を行ない、第１図（
８）に示すような溝部２９が形成される。

ここで、上述した工程につき詳細に説明する。

この実施例では、開口部１９及び溝部２９を形成するに
当り、レジストパターンをエツチングマスクとした場合
につき説明した。しかしながら、上述した構成成分をエ
ツチング処理によって形成する際、１回のレジストパタ
ーン形成により、少なくとも３つの層を食刻する必要が
有る。従って、エツチングマスクとして充分な膜厚を以
ってレジストパターンを形成することが難しい場合、第
１図（Ａ）で説明した工程において、窒化膜１５の上側
に例えば酸化シリコンからなる膜（図示せず）を被着し
、このＭをエツチングマスクに用いても良い。

また、この実施例では約０．３（μｍ）の深さを以って
基板１１ヲエツチング除去し、図示のような溝部２９を
形成した。

次に、上述の下地に対して、前述したパターン酸化膜１
３と同様に、ドライ酸化処理を行ない、溝部２９から露
出した基板１１に内面酸化膜３１を形成する（第１図（
Ｃ））。

上述した内面酸化膜３１は、残存する窒化膜１５を耐酸
化マスクとして形成され、溝部２９の内側部に相当する
面に形成された側面酸化膜３１ａと、当該部２９の底部
に相当する面に形成される底面酸化膜３１ｂとから構成
されるものである。また、この実施例では、上述した内
面酸化膜３１の膜厚が約４００（人）となるようにドラ
イ酸化の条件を設定した。

次に、前述したＲＩＥ法またはその他の異方性エツチン
グ領域により、上述した底面酸化膜３１ａのみを除去し
、第１図（Ｄ）に示すように、溝部２９の底部で基板１
１が露出する状態の下地を得る。

続いて、従来周知の、選択的なシリコン成長領域により
、基板１１を構成する単結晶シリコンの上側に埋め込み
層３３上選択成長させ、前述した溝部２９を埋め戻し、
第１図（Ｅ）に示す状態の下地が得られる。

この埋め込み層３３ヲ構成する半導体材料としては、単
結晶シリコン、ポリシリコン及びアモルファスシリコン
といった材料に、従来領域においてチャネルストップ領
ｔ＊２＋　（第２図（Ｃ）参照）を構成する不純物を含
有する状態で被着させる。

この際の不純物濃度は、既に説明したように、所望とす
る半導体装置の設計に応じた値としで形成し得るが、例
えば約１　ｘ　１０”（ｃｍ””）程度の濃度となるよ
うに被着形成すれば良い。

また、この実施例の方法によれば、不純物を含む半導体
材料の被着によりチャネルストップ形成を行なう、これ
がため、従来の領域に比べて、比較的高Ｊ度の不純物に
よりチャネルストップを形成することも可能となる。

次に、前述した開口部１９によって埋め込み層３３が露
出した状態で、従来と同様に、窒化膜１５を酸化マスク
としてウェット酸化を行なう。このようにして、パッド
酸化膜１３に連続し、約４０００（λ）程度の設計に応
じた膜厚で酸化膜３５を形成する（第１図（Ｆ））。

このように種々の工程を経た後、アクティブ領域２５に
残存する窒化膜１５、及びパッド酸化膜１３の夫々をエ
ツチング除去し、第１図（Ｇ）に示すような素子分離領
域３７が形成される。

ここで、この発明の方法により形成される素子分離領域
の膜厚及び形成状態につき詳細に説明する。

上述した説明からも理解できるように、溝部２９を形成
した後、当該部２９に内面酸化膜３１を形成する。この
内面酸化膜３１のうちの底面酸化膜３１ａを除去するこ
とにより、埋め込み層３３の選択シリコン成長を可能と
し、高濃度の不純物を以って形成することかできる。従
って、上述の熱酸化工程により形成される酸化膜３５の
膜厚は、従来構成に比べで小さい値で形成しても、素子
分離領域の耐圧は充分に確保し得る。この加熱処理条件
の緩和は、膜厚成長に必要な時間の短縮を可能とし、下
地に対する高い温度条件下での処理を緩和することによ
り、結晶欠陥の発生頻度も低下させることができる。

また、このように、酸化膜３５の形成条件を比較的緩和
できるため、前述した変換差ΔＤの軽減を図ることがで
き、上述の条件下では△Ｄが約０．４（ｕｍ）以下の値
となり、バーズビークの低減が認められた。このような
効果は、酸化膜３５の成長に係る条件（膜厚の減少）に
よってのみ達成されるものではなく、前述した酸素の側
方拡散がバッド酸化膜１３と側面酸化膜３１ｂとの双方
に分散可能であることも一つの要因と考えられる。

ざらに、この側面酸化膜３１ｂは酸化膜３５の形成に関
してのみ効果をもたらすものではなく、埋め込み層３３
に含まれる不純物を高濃度にした場合であっても、アク
ティブ領域２５方向１こ対する不純物拡散ヲ阻止する役
割も果たしている。この場合、所望とする半導体装置の
活性領域として利用する基板深さに応じ、上述した側面
酸化膜３１ｂの高さ（前述した溝部２９の深さに相当）
を充分ｌこ大きな値として設計すれば、前述の狭チャネ
ル効果低減を図ることができる。

以上、この発明の実施例につき説明したが、この発明は
上述した特定の条件にのみ限定されるものではない。

例えば、上述した実施例では、埋め込み層３３自体に不
純物８添加した状態としで被着する場合につき説明した
。しかしながら、この発明の方法によれば、埋め込み層
の形成に当り、種々の手段を採ることができる。

まず、第１図（Ｄ）８参照して説明した状態の下地に対
しで、従来と同様のイオン注入を行ない、溝部の底面に
のみ不純物を拡散させた後、選択シリコン成長により埋
め込み層を形成することもできる。この場合、例えば酸
化膜成長を行なう際の熱酸化処理によって埋め込み層側
に不純物が拡散してチャネルストップが形成されるが、
側面酸化膜を配設することにより、アクティブ領域方向
への拡散は実質的に無視し得る程度のものとなる。

これら材料、寸法、配百間係、数値的条件またはその他
の条件は、この発明の目的の範囲内で、任意好適に設計
の変更及び変形を行ない得ること明らかである。

（発明の効果） 上述した説明からも明らかなように、この発明の素子分
１１１領域の形成方法によれば、側面酸化膜を配設した
状態で埋め込み層の酸化処理を行なうため、酸素の拡散
方向がバッド酸化膜と側面酸化膜との夫々の延在方向に
分散する。これがため、前述した変換差△Ｄの軽減を図
ることができ、素子分離領域の耐圧劣化を来すことなく
バーズビークの低減が実現し得る。

また、側面酸化膜が埋め込み層に注入された不純物の側
方拡散を軽減させるため、充分な不純物濃度を以って埋
め込み層を形成する。これがため、素子分離領域の膜厚
を小さくしても、充分な耐圧を実現することができ、変
換差へＤを低減すると共に、熱処理時間の短縮により、
結晶欠陥の発生頻度を低減し得る。

ざら（こ、この発明の方法によれば、前述した底面酸化
膜を除去し、単結晶シリコン基板を露出状態として埋め
込み層を形成するため、溝部内のみを、選択的１こ、埋
め戻すことができる。

従って、変換差ΔＤの低減を図ることにより結晶欠陥を
軽減し、狭チャネル効果を抑制し、かつ半導体装置の高
密度化を実現することが可能な素子分離領域を形成する
ことができ、延いては、優れた特性を有する種々の半導
体装Ｍを歩留り良く安価に提供することができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は、この発明の方法の実施例を説
明するため、各工程毎の概略的な基板断面により示す説
明図、 第２図（Ａ）〜（Ｅ）は従来の領域を説明するため、第
１図（Ａ）〜（Ｇ）と同様にして示す説明図である。 １１・・・・基板、１３・・・・パッド酸化膜、１５・
・・・窒化膜１７・・・・フィールド領域、１９・・・
・開口部２１・・・・チャネルストップ領域、２３．３
５・・・・・酸化膜２５・・・・アクティブ領域、２７
．３７・・・・・素子分離領域２９・・・・溝部、Ｕ・
・・・内面酸化膜３１ａ・・・・・底面酸化膜、３１ｂ
・・・・・側面酸化膜３３・・・・埋め込み層。 特許出願人　　　　沖電気工業株式会社３１ｂ　　　　
　　　　　　　　　３１ｂ３訃酸化膜　２５ニアクチイ
ブ領域 英施例の説明図 第１図 Ｕフ　ぐフ ｌへ （シ ＼、Ｉ 芙施例の説明図 第１図（Ｇ） 従来領域の説明図 第２図

Claims (1)

【特許請求の範囲】
1. （１）単結晶シリコンより成る基板の表面にパッド酸化
   膜及び窒化膜を順次形成する工程と、 前記基板のフィールド領域に形成された前記窒化膜及び
   パッド酸化膜を順次エッチング除去して開口部を形成す
   る工程と、 前記開口部を介して、前記フィールド領域に相当する前
   記基板に溝部を形成する工程と、前記溝部に側面酸化膜
   及び底面酸化膜から成る内面酸化膜を形成する工程と、 前記底面酸化膜をエッチング除去する工程と、前記溝部
   を埋め戻す埋め込み層を選択シリコン成長させる工程と
   、 前記埋め込み層の表面を酸化膜成長させて素子分離領域
   を形成する工程と を含むことを特徴とする素子分離領域の形成方法。