JPH02253345A - Input/output controller - Google Patents
Input/output controllerInfo
- Publication number
- JPH02253345A JPH02253345A JP7629289A JP7629289A JPH02253345A JP H02253345 A JPH02253345 A JP H02253345A JP 7629289 A JP7629289 A JP 7629289A JP 7629289 A JP7629289 A JP 7629289A JP H02253345 A JPH02253345 A JP H02253345A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output control
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 230000009977 dual effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置を冗長構造の二重系とする電子
計算機系の入出力制御装置に利用する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is applied to an input/output control device for an electronic computer system in which the central processing unit is a redundant dual system.
本発明は入出力制御装置において、
冗長構造の二重系の中央処理装置の一方に対しては実際
の入出力制御を行い他方に対しては入出力制御をエミュ
レートすることにより、二重系の中央処理装置の並行動
作が可能で、ホットスタンバイ方式による冗長方式が実
現できるようにしたものである。The present invention provides an input/output control device that performs actual input/output control on one side of a dual system central processing unit with a redundant structure and emulates input/output control on the other. The central processing unit can operate in parallel, and a redundant system using a hot standby system can be realized.
従来の入出力制御装置では、入出力装置が単一の場合に
二重系の中央処理装置からめ入出力要求を両方処理する
ことができないために1、片方の中央処理装置を待機さ
せておくコールドスタンバイ方式を採用していた。With conventional input/output control devices, when there is a single input/output device, it is impossible to process both input/output requests due to the dual system central processing unit.1. A standby system was used.
しかし、このような従来の入出力制御装置では、コール
ドスタンバイ方式を採用していたために、障害発生から
復旧まで時間がかかる欠点があった。However, since such conventional input/output control devices employ a cold standby method, they have the disadvantage that it takes time to recover from a failure.
本発明は上記の欠点を解決するもので、ホットスタンバ
イ方式の冗長方式が実現できる入出力制御装置を提供す
ることを目的とする。The present invention solves the above-mentioned drawbacks, and aims to provide an input/output control device that can implement a hot standby redundancy system.
本発明は、冗長構成の二重系の中央処理装置と、この二
重系の中央処理装置との間でデータの入出力を行う単一
の入出力装置と、上記二重系の中央処理装置の入出力要
求に基づいて上記単一の入出力装置との入出力制御を行
う入出力制御部とを備えた入出力制御装置において、上
記入出力制御部は、上記二重系の中央処理装置の一方の
入出力要求に対しては上記単一の入出力装置との入出力
制御を行い、他方の入出力要求に対しては入出力制御を
エミュレートする手段を含むことを特徴とする。The present invention provides a redundant dual-system central processing unit, a single input/output device for inputting and outputting data between the dual-system central processing unit, and the dual-system central processing unit. In the input/output control device, the input/output control unit includes an input/output control unit that performs input/output control with the single input/output device based on input/output requests from the dual-system central processing unit. The present invention is characterized in that it includes means for performing input/output control with the single input/output device for one input/output request, and emulating input/output control for the other input/output request.
ここで「エミュレート」とは、同一のプログラムを実行
させて同一の結果を得ることをいう。Here, "emulate" means to execute the same program and obtain the same result.
入出力制御部は二重系の中央処理装置の一方の入出力要
求に対しては単一の入出力装置との実際の入出力制御を
行い、他方の入出力要求に対しては入出力制御をエミュ
レートする。この動作により二重系の中央処理装置の並
行動作が可能となり、ホットスタンバイ方式による冗長
方式が実現できる。したがって障害発生から復旧までの
時間を短縮できる。The input/output control unit performs actual input/output control with a single input/output device in response to input/output requests from one side of the dual system central processing unit, and performs input/output control in response to input/output requests from the other side. to emulate. This operation enables parallel operation of dual-system central processing units and realizes a redundant system using a hot standby system. Therefore, the time from failure occurrence to recovery can be shortened.
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例入出力制御装置のブロック構成図で
ある。第1図において、入出力制御装置は、冗長構成の
二重系の中央処理装置としてQ系の中央処理装置l、お
よびl系の中央処理装置1□と、二重系の中央処理装置
1IS12との間でデータの入出力を行う一単一の入出
力装置として固定ディスク装置3と、二重系の中央処理
装置11.12の入出力要求に基づいて固定ディスク装
置3との入出力制御を行う入出力制御部2とを備える。Embodiments of the present invention will be described with reference to the drawings. 1st
The figure is a block diagram of an input/output control device according to an embodiment of the present invention. In FIG. 1, the input/output control device includes a Q-system central processing unit 1 and an I-system central processing unit 1□ as redundant dual-system central processing units, and a dual-system central processing unit 1IS12. The fixed disk device 3 is used as a single input/output device that inputs and outputs data between the two, and the input/output control with the fixed disk device 3 is performed based on the input/output requests of the dual system central processing unit 11 and 12. and an input/output control unit 2 that performs the following operations.
ここで本発明の特徴とするところは、入出力制御部2に
、二重系の中央処理装置1..12の一方の入出力要求
に対しては固定ディスク装置3との入出力制御を行い、
他方の入出力要求に対しては入出力制御をエミュレート
する手段を含むことにある。Here, the feature of the present invention is that the input/output control unit 2 includes a dual system central processing unit 1. .. 12, performs input/output control with the fixed disk device 3,
For the other input/output request, it includes means for emulating input/output control.
このような構成の入出力制御装置の動作について説明す
る。0系の中央処理装置11からの入出力要求に対して
は、通常通り固定ディスク装置3を制御し、指定された
処理を行う。このときに、処理履歴およびデータを入出
力制御部2内に保存しておく、1系の中央処理装置12
からの入出力要求に対しては、上記情報に基づき固定デ
ィスク装置3の制御をエミュレートし、固定ディスク装
置3に対する実制御を行わない。この装置の動作時には
、0系の中央処理装置IIからの入出力要求が常に1系
からの入出力要求より先行するように、1系の中央処理
装置12のクロック信号を0系よりわずかに遅くしてお
く。The operation of the input/output control device having such a configuration will be explained. In response to an input/output request from the 0-system central processing unit 11, the fixed disk device 3 is controlled as usual to perform the specified processing. At this time, the 1-system central processing unit 12 stores the processing history and data in the input/output control unit 2.
In response to an input/output request from , the control of the fixed disk device 3 is emulated based on the above information, and actual control of the fixed disk device 3 is not performed. During operation of this device, the clock signal of the central processing unit 12 of the 1-system is set slightly slower than that of the 0-system so that input/output requests from the 0-system central processing unit II always precede input/output requests from the 1-system. I'll keep it.
第2図は本発明の入出力制御装置のブロック構成図であ
る。第2図において、21はマイクロプロセッサ、22
はROM、23はRAM、24はO系の中央処理装置1
1のインタフェース部、25はl系の中央処理装置12
のインタフェース部、26は固定ディスクコントローラ
および27は周辺LSIを示す。マイクロプロセッサ2
1は、ROM22に搭載されるファームウェアに従って
固定ディスクコントローラ26を制御し、固定ディスク
装置3の制御を行う。RA M23および周辺LSI2
7は、マイクロプロセッサ21の実行を支援する。0系
の中央処理装置1.からの入出力要求処理時には、処理
履歴およびデータがRAM23に格納される。中央処理
装置15.1.とのインタフェース部24.25は、各
中央処理装置1..12からコマンドを受取り、ステー
タスを返す。FIG. 2 is a block diagram of the input/output control device of the present invention. In FIG. 2, 21 is a microprocessor, 22
is ROM, 23 is RAM, 24 is O-system central processing unit 1
1 is an interface unit, and 25 is an l-based central processing unit 12.
26 is a fixed disk controller, and 27 is a peripheral LSI. microprocessor 2
1 controls the fixed disk controller 26 according to firmware installed in the ROM 22, and controls the fixed disk device 3. RAM M23 and peripheral LSI2
7 supports the execution of the microprocessor 21. 0 system central processing unit 1. When processing an input/output request from, the processing history and data are stored in the RAM 23. Central processing unit 15.1. The interface unit 24,25 with each central processing unit 1. .. Receives commands from 12 and returns status.
表は本発明の入出力制御装置のRAMの内容を示す表で
あり、0系の中央処理装置11からの入出力要求に対す
る処理時にRA M23に格納される処理履歴およびデ
ータを示す。一般には、一つの入出力要求に対してヘッ
ド移動コマンドやリードコマンド等の複数のコマンドが
固定ディスクコントローラに対して発行される。固定デ
ィスクコントローラに対して発行するコマンドにはその
種類によってデータ転送を伴うものと伴わないものがあ
る。0系の中央処理装置1.からの入出力要求処理時に
は、入出力要求コマンド、そのコマンドを実行する際に
発行した固定ディスクコントローラ26へのコマンド、
転送データ、固定ディスクコントローラ26からのステ
ータス応答および処理終了時に中央処理装置1へ返すス
テータスをRAM23に格納する。The table shows the contents of the RAM of the input/output control device of the present invention, and shows the processing history and data stored in the RAM 23 when processing an input/output request from the 0-system central processing unit 11. Generally, multiple commands such as a head movement command and a read command are issued to the fixed disk controller in response to one input/output request. Depending on the type of commands issued to the fixed disk controller, there are some that involve data transfer and others that do not. 0 system central processing unit 1. When processing an input/output request from, an input/output request command, a command issued to the fixed disk controller 26 when executing the command,
The transferred data, the status response from the fixed disk controller 26, and the status returned to the central processing unit 1 at the end of processing are stored in the RAM 23.
(以下本頁余白)
〔発明の効果〕
以上説明したように、本発明は、両系CPUの並行動作
が可能となり、ホットスタンバイ方式による冗長方式が
実現できる優れた効果がある。(Hereinafter, in the margin of this page) [Effects of the Invention] As explained above, the present invention has the excellent effect of enabling parallel operation of both CPUs and realizing a redundancy system using a hot standby system.
第1図は本発明一実施例入出力制御装置のブロック構成
図。
第2図は本発明の入出力制御装置の入出力制御部のブロ
ック構成図。
11・・・0系の中央処理装置、1□・・・1系の中央
処理装置、2・・・入出力制御部、3・・・固定ディス
ク装置、21・・・マイクロプロセッサ、22・・・R
OM、23・・・RAM、 24.25・・・インタフ
ェース部、26・・・固定ディスクコントローラ、27
・・・周辺LSI。
第
実施例
図FIG. 1 is a block diagram of an input/output control device according to an embodiment of the present invention. FIG. 2 is a block diagram of the input/output control section of the input/output control device of the present invention. 11...0-system central processing unit, 1□...1-system central processing unit, 2...I/O control unit, 3...fixed disk device, 21...microprocessor, 22...・R
OM, 23...RAM, 24.25...Interface section, 26...Fixed disk controller, 27
...Peripheral LSI. 1st embodiment diagram
Claims (1)
う単一の入出力装置と、 上記二重系の中央処理装置の入出力要求に基づいて上記
単一の入出力装置との入出力制御を行う入出力制御部と を備えた入出力制御装置において、 上記入出力制御部は、上記二重系の中央処理装置の一方
の入出力要求に対しては上記単一の入出力装置との入出
力制御を行い、他方の入出力要求に対しては入出力制御
をエミュレートする手段を含む ことを特徴とする入出力制御装置。[Scope of Claims] 1. A dual-system central processing unit with a redundant configuration; a single input/output device that inputs and outputs data between the dual-system central processing unit; an input/output control unit that performs input/output control with the single input/output device based on input/output requests from the central processing unit, the input/output control unit comprising: means for performing input/output control with the single input/output device for one input/output request of the central processing unit, and emulating input/output control for the other input/output request. Characteristic input/output control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7629289A JPH02253345A (en) | 1989-03-27 | 1989-03-27 | Input/output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7629289A JPH02253345A (en) | 1989-03-27 | 1989-03-27 | Input/output controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253345A true JPH02253345A (en) | 1990-10-12 |
Family
ID=13601268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7629289A Pending JPH02253345A (en) | 1989-03-27 | 1989-03-27 | Input/output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253345A (en) |
-
1989
- 1989-03-27 JP JP7629289A patent/JPH02253345A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550311B2 (en) | Multiple control system of magnetic disk | |
| JPS60218113A (en) | Robot control system | |
| JPS5851293B2 (en) | Data exchange control method | |
| JP2644857B2 (en) | Data transfer method | |
| JP3043361B2 (en) | Distributed processor control method | |
| JPH02304616A (en) | File control system | |
| JPS61156451A (en) | Control device of input output device | |
| JPS6223895B2 (en) | ||
| KR950009572B1 (en) | How to perform a fast online backup on a fast medium computer | |
| JPS604498B2 (en) | How to combine an electronic computer and a direct memory access device | |
| JPS61243559A (en) | Dual processing system | |
| JPS62260263A (en) | Program control system by multiprocessor | |
| JPS63158654A (en) | Microcontroller | |
| JPS62229350A (en) | Command transmission and control system | |
| JPS61285566A (en) | Input and output controller | |
| JPS59144932A (en) | Switching method of processor | |
| JPH0473184B2 (en) | ||
| JPH053033B2 (en) | ||
| JPH0746337B2 (en) | Adapter control method | |
| JPH0830465A (en) | Message-driven multitasking system | |
| JPS62106561A (en) | Processing system for transferring status | |
| JPH01169551A (en) | Extended storage transfer control system | |
| JPS60254268A (en) | Selection system of microprogram data | |
| JPS6191743A (en) | Control system of dedicated arithmetic device | |
| JPH01185733A (en) | Input/output emulation system |