JPH02253345A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央処理装置を冗長構造の二重系とする電子
計算機系の入出力制御装置に利用する。

〔概要〕

本発明は入出力制御装置において、 冗長構造の二重系の中央処理装置の一方に対しては実際
の入出力制御を行い他方に対しては入出力制御をエミュ
レートすることにより、二重系の中央処理装置の並行動
作が可能で、ホットスタンバイ方式による冗長方式が実
現できるようにしたものである。

〔従来の技術〕

従来の入出力制御装置では、入出力装置が単一の場合に
二重系の中央処理装置からめ入出力要求を両方処理する
ことができないために１、片方の中央処理装置を待機さ
せておくコールドスタンバイ方式を採用していた。

〔発明が解決しようとする問題点〕

しかし、このような従来の入出力制御装置では、コール
ドスタンバイ方式を採用していたために、障害発生から
復旧まで時間がかかる欠点があった。

本発明は上記の欠点を解決するもので、ホットスタンバ
イ方式の冗長方式が実現できる入出力制御装置を提供す
ることを目的とする。

〔問題点を解決するための手段〕

本発明は、冗長構成の二重系の中央処理装置と、この二
重系の中央処理装置との間でデータの入出力を行う単一
の入出力装置と、上記二重系の中央処理装置の入出力要
求に基づいて上記単一の入出力装置との入出力制御を行
う入出力制御部とを備えた入出力制御装置において、上
記入出力制御部は、上記二重系の中央処理装置の一方の
入出力要求に対しては上記単一の入出力装置との入出力
制御を行い、他方の入出力要求に対しては入出力制御を
エミュレートする手段を含むことを特徴とする。

ここで「エミュレート」とは、同一のプログラムを実行
させて同一の結果を得ることをいう。

〔作用〕

入出力制御部は二重系の中央処理装置の一方の入出力要
求に対しては単一の入出力装置との実際の入出力制御を
行い、他方の入出力要求に対しては入出力制御をエミュ
レートする。この動作により二重系の中央処理装置の並
行動作が可能となり、ホットスタンバイ方式による冗長
方式が実現できる。したがって障害発生から復旧までの
時間を短縮できる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例入出力制御装置のブロック構成図で
ある。第１図において、入出力制御装置は、冗長構成の
二重系の中央処理装置としてＱ系の中央処理装置ｌ、お
よびｌ系の中央処理装置１□と、二重系の中央処理装置
１ＩＳ１２との間でデータの入出力を行う一単一の入出
力装置として固定ディスク装置３と、二重系の中央処理
装置１１．１２の入出力要求に基づいて固定ディスク装
置３との入出力制御を行う入出力制御部２とを備える。

ここで本発明の特徴とするところは、入出力制御部２に
、二重系の中央処理装置１．．１２の一方の入出力要求
に対しては固定ディスク装置３との入出力制御を行い、
他方の入出力要求に対しては入出力制御をエミュレート
する手段を含むことにある。

このような構成の入出力制御装置の動作について説明す
る。０系の中央処理装置１１からの入出力要求に対して
は、通常通り固定ディスク装置３を制御し、指定された
処理を行う。このときに、処理履歴およびデータを入出
力制御部２内に保存しておく、１系の中央処理装置１２
からの入出力要求に対しては、上記情報に基づき固定デ
ィスク装置３の制御をエミュレートし、固定ディスク装
置３に対する実制御を行わない。この装置の動作時には
、０系の中央処理装置ＩＩからの入出力要求が常に１系
からの入出力要求より先行するように、１系の中央処理
装置１２のクロック信号を０系よりわずかに遅くしてお
く。

第２図は本発明の入出力制御装置のブロック構成図であ
る。第２図において、２１はマイクロプロセッサ、２２
はＲＯＭ、２３はＲＡＭ、２４はＯ系の中央処理装置１
１のインタフェース部、２５はｌ系の中央処理装置１２
のインタフェース部、２６は固定ディスクコントローラ
および２７は周辺ＬＳＩを示す。マイクロプロセッサ２
１は、ＲＯＭ２２に搭載されるファームウェアに従って
固定ディスクコントローラ２６を制御し、固定ディスク
装置３の制御を行う。ＲＡ　Ｍ２３および周辺ＬＳＩ２
７は、マイクロプロセッサ２１の実行を支援する。０系
の中央処理装置１．からの入出力要求処理時には、処理
履歴およびデータがＲＡＭ２３に格納される。中央処理
装置１５．１．とのインタフェース部２４．２５は、各
中央処理装置１．．１２からコマンドを受取り、ステー
タスを返す。

表は本発明の入出力制御装置のＲＡＭの内容を示す表で
あり、０系の中央処理装置１１からの入出力要求に対す
る処理時にＲＡ　Ｍ２３に格納される処理履歴およびデ
ータを示す。一般には、一つの入出力要求に対してヘッ
ド移動コマンドやリードコマンド等の複数のコマンドが
固定ディスクコントローラに対して発行される。固定デ
ィスクコントローラに対して発行するコマンドにはその
種類によってデータ転送を伴うものと伴わないものがあ
る。０系の中央処理装置１．からの入出力要求処理時に
は、入出力要求コマンド、そのコマンドを実行する際に
発行した固定ディスクコントローラ２６へのコマンド、
転送データ、固定ディスクコントローラ２６からのステ
ータス応答および処理終了時に中央処理装置１へ返すス
テータスをＲＡＭ２３に格納する。

（以下本頁余白） 〔発明の効果〕 以上説明したように、本発明は、両系ＣＰＵの並行動作
が可能となり、ホットスタンバイ方式による冗長方式が
実現できる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例入出力制御装置のブロック構成
図。 第２図は本発明の入出力制御装置の入出力制御部のブロ
ック構成図。 １１・・・０系の中央処理装置、１□・・・１系の中央
処理装置、２・・・入出力制御部、３・・・固定ディス
ク装置、２１・・・マイクロプロセッサ、２２・・・Ｒ
ＯＭ、２３・・・ＲＡＭ、　２４．２５・・・インタフ
ェース部、２６・・・固定ディスクコントローラ、２７
・・・周辺ＬＳＩ。 第 実施例 図

Claims (1)

1. 【特許請求の範囲】 １、冗長構成の二重系の中央処理装置と、 この二重系の中央処理装置との間でデータの入出力を行
   う単一の入出力装置と、 上記二重系の中央処理装置の入出力要求に基づいて上記
   単一の入出力装置との入出力制御を行う入出力制御部と を備えた入出力制御装置において、 上記入出力制御部は、上記二重系の中央処理装置の一方
   の入出力要求に対しては上記単一の入出力装置との入出
   力制御を行い、他方の入出力要求に対しては入出力制御
   をエミュレートする手段を含む ことを特徴とする入出力制御装置。